JP4967616B2 - 多段階段状素子並びにモールドの製造方法 - Google Patents
多段階段状素子並びにモールドの製造方法 Download PDFInfo
- Publication number
- JP4967616B2 JP4967616B2 JP2006311938A JP2006311938A JP4967616B2 JP 4967616 B2 JP4967616 B2 JP 4967616B2 JP 2006311938 A JP2006311938 A JP 2006311938A JP 2006311938 A JP2006311938 A JP 2006311938A JP 4967616 B2 JP4967616 B2 JP 4967616B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- etching
- mask pattern
- opening
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
かかる一般的な手法は、各リソグラフィにおいてアライメント誤差が避けられない。そこで、この問題を解決する方法として、レジストマスクと金属マスクとを組み合わせて、工程を工夫することで、アライメント誤差の問題を回避する方法が提案されている(例えば、特許文献1,2参照)。
これに対し、特許文献2に記載の方法は、アライメント誤差が生じることを前提として予めパターン修正を施し、この結果生じた微細な突起物をウェットエッチングによって除去することで、前記問題を回避している。
特許文献3や非特許文献2に記載の方法は、アライメント誤差の問題を回避できるだけでなく、リソグラフィ工程の回数を大幅に減らし、構造の段数にかかわらず一回で完了させることができる点も大きな利点である。特に、電子線リソグラフィ工程は高コストの工程であり、この工程を減らすことはコスト低減に大きく寄与する。
また、特許文献3や非特許文献2に記載の方法においては、実用面における問題が存在する。すなわち、非特許文献2に記載の方法では、電子ビームドーズ量の大小でレジスト現像時の溶解量を制御する必要があることから、結果的に低コントラストのレジストが必要となる。しかし、近年電子線描画に使われるレジストのコントラストは非常に高く、そのような制御が難しいことから、現在一般的に使用されているレジストプロセスが使用できない。
また、特許文献3に記載の方法では、一般的な量産用高速電子線描画装置が必要であり、描画中の加速電圧変更がサポートされていない点が大きな課題である。このため、量産用の描画装置が使用できず、結果として実用的な大面積の多段階段状構造素子またはモールド(金型)を製造することが難しいという問題がある。
本発明で採用する多段階段状素子並びにこれを成形するモールドの製造方法は、多段階段状構造を形成するに際し、ドライエッチング時のマイクロローディング効果を利用する。マイクロローディング効果は、多段階段状構造のマスクパターンを形成する孔の開口径やエッチング幅の縮小に伴って、エッチング速度が低下する現象である。この現象の原因については、例えば、「超微細加工技術(応用物理学会編、1997年、pp. 225〜227)」に概略が記載されている。
図1はマイクロローディング効果の概略を説明する模式図であり、同図(a)は上面図、同図(b)は同図(a)中に示されたA−A´線に沿う断面図である。
マイクロローディングの影響が見られるエッチングパターンでは、例えば図1に示すように、レジスト層301および保護層201をマスクとして、レジスト層開口300、保護膜層開口200の寸法が異なるパターンをエッチングすると、基材101の凹部100のエッチング深さに差が生じる。
一般的な微細加工では、このような差が生じることは望ましくないので、エッチング条件などを詳細に制御し、極力影響が生じないような手法を講じなくてはならない。
前記開口寸法の異なるパターンの保護層201は、レジスト層301中にリソグラフィ工程によって一括で形成した微細レジストパターンをマスクとしてエッチングすることにより形成できる。これは、一回のリソグラフィ工程で多段階段状構造を形成できることを意味しており、リソグラフィ回数増加による製造コスト上昇や、アライメント誤差といった課題を解決することができる。また、レジスト層301の前記微細レジストパターンは、深さ方向には一様な形状であるため、リソグラフィの際に特殊な装置や材料を必要としない。
しかしながら、図1(a)および図1(b)に示した基材101の断面構造では、厚さの薄い壁状の構造が残っている。そこで本発明では、この壁状構造を等方性エッチングによって除去するか、あるいはマイクロローディングを伴うドライエッチングを実施する際に、略逆テーパー形状にエッチングすることによって壁状の構造を除去する。以下本発明の実施の形態について述べる。
図2は、第1の実施の形態にかかる多段階段状素子の製造工程の説明するための断面図である。
まず、図2の工程(1)において、基材111上に、これをエッチングする際のマスクとなる保護層211を成膜し、さらに、この保護層211上にこれをパターニングする際のマスクとなるレジスト層311を成膜する。保護層211の材質は、基材111をエッチングする際の耐性が十分に高く、さらに基材111との選択的な除去が可能なものを選択する。
また、図2の工程(5)と図2の工程(6)の間の工程で微細保護層パターン212を除去するようにしてもよい。この場合、最上段部分の高さに若干の変化が生じるが、工程上本質的な問題ではないため、その詳細な説明は省略する。
最後に、図2の工程(8)において、微細保護層パターン212を含めた保護層211全体を除去することで、微細な多段階段状構造113が完成する。
図3は、第2の実施の形態にかかる多段階段状素子の製造工程の説明するための断面図である。
まず、図3の工程(1)において、基材121上に、これをエッチングする際のマスクとなる保護層221を成膜し、さらに、この保護層221上にこれをパターニングする際のマスクとなるレジスト層321を成膜する。保護層221の材質は、基材121をエッチングする際の耐性が十分に高く、さらに基材121との選択的な除去が可能なものを選択する。
一方、多段階段状構造122の第2段目に相当する平面部123cに対応する部分(第2段相当部322c)及び多段階段状構造122の第3段目に相当する平面部122dに対応する部分(第2段相当部322c)では、微細な線あるいは孔形状の開口320c、320dを形成する。この線あるいは孔形状の開口320c、320dの寸法は、基材121をドライエッチングする際に、マイクロローディング効果が生じるようなサイズに設計する。
なお、基材121が微細レジストパターン322を用いて、直接エッチングできる場合には、保護層221並びに微細保護層パターン222は必要ない。この場合、図3の工程(3),(4)に示した工程は省略可能であり、かつ微細保護層パターン222を図3の工程(5),(6)の間に除去してもよく、上記第1の実施形態と同様である。
図4は、第3の実施の形態にかかる多段階段状素子の製造工程を説明するための断面図である。
まず、図4の工程(1)において、基材131上に、これをエッチングする際のマスクとなる保護層231を成膜し、さらに、この保護層231上にこれをパターニングする際のマスクとなるレジスト層331を成膜する。保護層231の材質は、基材131をエッチングする際の耐性が十分に高く、さらに基材131との選択的な除去が可能なものを選択する。
図4の工程(5)において、基材121の材質に対応したエッチング雰囲気中で、等方性エッチングを行う。このエッチング工程では、深さ方向と左右方向に同時にエッチングが進行するので、擬似階段状構造132の第2段相当部132c、第3段相当部132dに存在する微細な壁状構造体133c1がエッチングの進行と共に、横方向に細くなって行く。さらにエッチングを進めていくと、やがて図4の工程(6)に示すように、ドライエッチング中途の擬似階段状構造133の第2段目相当部133cに見られる壁状構造132c1の下部厚さがほぼゼロになる。この状態からさらにエッチングを進めると、最終的に図4の工程(7)に示すように壁状構造132c1が消失し、微細な多段階段状構造134が得られる。ここで、符号134aは多段階段状構造134の最下段に相当する平面部を示し、符号134bは多段階段状構造134の最上段に相当する平面部を示し、符号134cは多段階段状構造134の第2段目に相当する平面部を示している。
最後に、図4の工程(8)において、微細保護層パターン232を除去することにより、微細な多段階段状構造134が完成する。
また、第3の実施の形態では、上記第1の実施の形態の場合と比べて等方性エッチングの工程が不要で、全体工程数が少なくなる利点があるが、一方で階段状構造側壁が逆テーパーとなる問題点が生じる。この逆テーパーが実用上問題とならない程度に小さくするためには、深いエッチングが必要となる点に注意が必要である。
(実施例1)
実施例1として、石英製の3段階のモールド作製の実施例について説明する。
この場合、工程の流れは図2と全く同様なので、図2を参照しながら、具体的な材料名等を当てはめて説明する。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に、微細レジストパターン312として、開口寸法200nmのホール形状パターンを100nmの間隔を離してマトリクス状に配置するものとする(図2の工程(2)参照)。
続いて、塩素系プラズマを用いた反応性イオンエッチングによって、微細レジストパターン312を微細クロムパターン(微細保護層パターン212)に転写する(図2の工程(3)参照)。
さらに、酸素プラズマによるアッシングや薬液によるクリーニングによって、微細レジストパターン312を除去する(図2の工程(4)参照)。
引き続いて、石英基板(基材111)全体を緩衝フッ酸水溶液中に浸漬し、石英の等方性エッチングを行う(図2の工程(6)参照)。擬似階段状構造112の内部が、左右方向および深さ方向に向かって等方的にエッチングされて行き、エッチング量がほぼ50nmに達した時点で、第2段相当部112cに見られた壁状の構造が消失し、多段階段状構造113が形成される。ここで、さらに10nm程度エッチングを行い、全体をより平滑な面とする(図2の工程(7)参照)。
最後に、微細クロムパターン(微細保護層パターン212)を除去し、基板全体を洗浄して、石英凹型モールドが完成する(図2の工程(8)参照)。
次に、実施例2として、上記第2の実施の形態に対応する石英製の四段階モールド作製の一例を、図3を参照しながら説明する。
まず、石英基板にごく薄いクロム膜(保護層221)とレジスト層321を成膜する点は、実施例1の場合と同様である(図3の工程(1)参照)。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に微細レジストパターン322の第2段相当部322cとして、開口寸法200nmの線パターンを、同じく微細レジストパターン322の第3段相当部322dとしては開口寸法400nmの線パターンを、それぞれ100nmの間隔を開けて、並べて配置するものとする(図3の工程(2)参照)。
引き続き、石英基板(基材121)全体を緩衝フッ酸水溶液中に浸漬し、石英の等方性エッチングを行い(図3の工程(6)参照)、多段階段状構造123を形成する(図3の工程(7)参照)。また、微細クロムパターン(微細保護層パターン222)を除去し、基板全体を洗浄して、多段階段状モールドを完成する(図3の工程(8)参照)。これらも実施例1の場合と同様である。
次に、実施の形態3に対応する実施例として、シリコンの逆テーパーエッチングを用いて、三階層のモールドを製造する方法について、図4を参照しながら説明する。
まず、単結晶シリコン基板(基材131)上に熱酸化膜(保護層231)を成膜し、さらにその上に電子線描画用レジスト膜(レジスト層331)を塗布する(図4の工程(1)参照)。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に微細レジスト層パターン332の第2段相当部332cとして、開口寸法500nmのドットパターンを100nmの間隔を開けてマトリクス状に配置するものとする(図4の工程(2)参照)。
以上の工程で、単結晶シリコン基板(基材131)をエッチングする準備が完了したので、続いて、フッ素系プラズマを用いた反応性イオンエッチングによって、単結晶シリコン基板(基材131)をたとえば95°の逆テーパー形状にエッチングしていく(図4の工程(5)参照)。
最後に、熱酸化膜パターン(微細保護層パターン232)を除去し、基板全体を洗浄して、シリコン製の多段階段状モールドが完成する(図4の工程(8)参照)。
Claims (12)
- 2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、
基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、
前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、
前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、
前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされる、
ことを特徴とする多段階段状素子の製造方法。 - 前記リソグラフィ工程は、前記基板上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンを形成する工程を含むことを特徴とする請求項1記載の多段階段状素子の製造方法。
- 前記リソグラフィ工程は、前記基板上にマスク用の保護膜を形成する工程と、前記保護膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンに対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記保護膜をエッチングして前記マスクパターンを形成する工程を含むことを特徴とする請求項1記載の多段階段状素子の製造方法。
- 前記階段の最上段に対応する平面部の前記マスクパターンの開口はなく、前記最上段を除く各平面部に対応する前記マスクパターンの開口の寸法は、該平面部の高さが低くなるにつれて大きくなるように設定されていることを特徴とする請求項1ないし3の何れか1項に記載の多段階段状素子の製造方法。
- 前記開口は、線、ホール及びドットの何れかの形状を呈していることを特徴とする請求項1記載の多段階段状素子の製造方法。
- 前記擬似階段工程のエッチングは異方性エッチングであり、前記階段成形工程のエッチングは等方性エッチングであることを特徴とする請求項1記載の多段階段状素子の製造方法。
- 2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、
基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、
前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、
前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、
前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされる、
を備えることを特徴とする多段階段状素子成形用モールドの製造方法。 - 前記リソグラフィ工程は、前記基板上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンを形成する工程を含むことを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
- 前記リソグラフィ工程は、前記基板上にマスク用の保護膜を形成する工程と、前記保護膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンに対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記保護膜をエッチングして前記マスクパターンを形成する工程を含むことを特徴とする請求項7記載の多段階段状素子成形用モールド製造方法。
- 前記階段の最上段に対応する平面部の前記マスクパターンの開口はなく、前記最上段を除く各平面部に対応する前記マスクパターンの開口の寸法は、該平面部の高さが低くなるにつれて大きくなるように設定されていることを特徴とする請求項7ないし9の何れか1項に記載の多段階段状素子成形用モールドの製造方法。
- 前記開口は、線、ホール及びドットの何れかの形状を呈していることを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
- 前記擬似階段工程のエッチングは異方性エッチングであり、前記階段成形工程のエッチングは等方性エッチングであることを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311938A JP4967616B2 (ja) | 2006-11-17 | 2006-11-17 | 多段階段状素子並びにモールドの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311938A JP4967616B2 (ja) | 2006-11-17 | 2006-11-17 | 多段階段状素子並びにモールドの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008129192A JP2008129192A (ja) | 2008-06-05 |
JP4967616B2 true JP4967616B2 (ja) | 2012-07-04 |
Family
ID=39555084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006311938A Expired - Fee Related JP4967616B2 (ja) | 2006-11-17 | 2006-11-17 | 多段階段状素子並びにモールドの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967616B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010113270A (ja) * | 2008-11-10 | 2010-05-20 | Toppan Printing Co Ltd | 微小立体構造の製造方法及びそれに用いる露光用マスク |
JP2011159850A (ja) * | 2010-02-02 | 2011-08-18 | Toshiba Corp | テンプレート、テンプレートの製造方法およびパターン形成方法 |
JP5544914B2 (ja) * | 2010-02-15 | 2014-07-09 | 大日本印刷株式会社 | 反射型マスクの製造方法 |
WO2019090328A1 (en) * | 2017-11-06 | 2019-05-09 | Magic Leap, Inc. | Method and system for tunable gradient patterning using a shadow mask |
JP2024085086A (ja) | 2022-12-14 | 2024-06-26 | コニカミノルタ株式会社 | 機能性膜の製造方法及び機能性膜 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4027108B2 (ja) * | 2002-02-06 | 2007-12-26 | キヤノン株式会社 | フォトマスク |
JP2004241586A (ja) * | 2003-02-05 | 2004-08-26 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2008112036A (ja) * | 2006-10-31 | 2008-05-15 | Osaka Prefecture | 微細構造体の製造方法 |
-
2006
- 2006-11-17 JP JP2006311938A patent/JP4967616B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008129192A (ja) | 2008-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102436100B1 (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
US8324107B2 (en) | Method for forming high density patterns | |
KR102207120B1 (ko) | 메모리 핀 패턴을 형성하기 위한 방법 및 시스템 | |
TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
KR20180072828A (ko) | 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법 | |
US7846345B2 (en) | Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained | |
JP5078058B2 (ja) | モールド及びモールドの作製方法 | |
JP6232731B2 (ja) | インプリントモールドの製造方法 | |
JP4967616B2 (ja) | 多段階段状素子並びにモールドの製造方法 | |
JP5359430B2 (ja) | パターン形成方法、インプリントモールド及びフォトマスク | |
JP5050621B2 (ja) | インプリントモールドおよびインプリントモールド製造方法 | |
US9586343B2 (en) | Method for producing nanoimprint mold | |
JP2015095501A (ja) | パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド | |
JP2010014857A (ja) | マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ | |
TW200939297A (en) | Method for patterning two-dimensional islands | |
JP5682202B2 (ja) | パターン形成方法、パターン形成体 | |
JP6089451B2 (ja) | ナノインプリントモールドおよびその製造方法 | |
TWI229377B (en) | Method for forming cavities having different aspect ratios | |
JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
JP5440071B2 (ja) | パターン形成方法、パターン形成体 | |
JP5915027B2 (ja) | パターン成形用構造体および微細パターン形成方法 | |
JP6794308B2 (ja) | マイクロレンズアレイ製造用金型の作製方法 | |
JP6156013B2 (ja) | インプリントモールドの製造方法 | |
MacDonald et al. | Design and fabrication of highly complex topographic nano-imprint template for dual Damascene full 3-D imprinting | |
JP2011199136A (ja) | インプリント用モールド及びその作製方法並びにパターン転写体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |