JP4967616B2 - 多段階段状素子並びにモールドの製造方法 - Google Patents

多段階段状素子並びにモールドの製造方法 Download PDF

Info

Publication number
JP4967616B2
JP4967616B2 JP2006311938A JP2006311938A JP4967616B2 JP 4967616 B2 JP4967616 B2 JP 4967616B2 JP 2006311938 A JP2006311938 A JP 2006311938A JP 2006311938 A JP2006311938 A JP 2006311938A JP 4967616 B2 JP4967616 B2 JP 4967616B2
Authority
JP
Japan
Prior art keywords
forming
etching
mask pattern
opening
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006311938A
Other languages
English (en)
Other versions
JP2008129192A (ja
Inventor
学 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006311938A priority Critical patent/JP4967616B2/ja
Publication of JP2008129192A publication Critical patent/JP2008129192A/ja
Application granted granted Critical
Publication of JP4967616B2 publication Critical patent/JP4967616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、回折素子に代表される光学素子や半導体の製造に適用される多段階段状素子の製造方法並びに多段階段状素子を成形するモールドの製造方法に関する。
ガラスや金属、シリコンなどの基材の表面に特定の微細パターンで多段階の段形状を形成してなる構造物は、回折素子に代表される光学素子として使われるだけでなく、これらの素子を製造するためのモールドとしても使用される。近年、このような用途が大きな広がりを見せており、また、より微細なパターンや、より段数の多い構造のものの要求が増加している。
また、近年のLSI銅配線プロセスに用いられるデュアルダマシン構造物の形成に対しては、三段構造のモールドを使ったナノインプリント技術を用いることによって、必要な工程数を1/3程に削減できるという報告がある。このことから、多段構造物のモールドに対する要望が高まっている(例えば、非特許文献1参照)。
多段階段状構造を製造する方法としては、各段に対応するパターンのレジストを、下層に対してアライメントした重ね合せリソグラフィによって形成し、このレジストをマスクとしてエッチングやメッキによって形成していく手法が一般的である。
かかる一般的な手法は、各リソグラフィにおいてアライメント誤差が避けられない。そこで、この問題を解決する方法として、レジストマスクと金属マスクとを組み合わせて、工程を工夫することで、アライメント誤差の問題を回避する方法が提案されている(例えば、特許文献1,2参照)。
特許文献1に記載の方法は、レジストマスク・金属マスクの形成工程が繰り返され、かなり複雑な工程を含むものの、アライメント誤差を完全に防ぐことが可能である。
これに対し、特許文献2に記載の方法は、アライメント誤差が生じることを前提として予めパターン修正を施し、この結果生じた微細な突起物をウェットエッチングによって除去することで、前記問題を回避している。
一方、これらの手法とは異なり、重ね合せリソグラフィを行わずに多段階段状構造を形成する方法も提案されている。たとえば、電子線リソグラフィでの電子ビームドーズ量を制御することで、レジストを多段階段状に形成する方法がある(例えば、特許文献3参照)。また、SOG層等に電子ビームの加速電圧を変化させて照射し、この照射部をエッチング除去することで、多段階段状構造を一括で作成する方法がある(例えば、非特許文献2参照)。
特許文献3や非特許文献2に記載の方法は、アライメント誤差の問題を回避できるだけでなく、リソグラフィ工程の回数を大幅に減らし、構造の段数にかかわらず一回で完了させることができる点も大きな利点である。特に、電子線リソグラフィ工程は高コストの工程であり、この工程を減らすことはコスト低減に大きく寄与する。
特開平11−160510号公報 特開2002−350623号公報 特表2005−539393号公報 Proc. of SPIE., vol.5992, pp.786794 (2005) Jpn. J. Appl. Phys., vol.39, pp.68316835 (2000)
ところで、特許文献1,2に記載の方法では、リソグラフィ回数を低減することが可能であるものの、重ね合せリソグラフィが避けられないことから、製造コストの増大を招くことになる。また、近年の微細パターンでは電子線リソグラフィが避けられず、さらなるコスト増大を招いている。
また、特許文献3や非特許文献2に記載の方法においては、実用面における問題が存在する。すなわち、非特許文献2に記載の方法では、電子ビームドーズ量の大小でレジスト現像時の溶解量を制御する必要があることから、結果的に低コントラストのレジストが必要となる。しかし、近年電子線描画に使われるレジストのコントラストは非常に高く、そのような制御が難しいことから、現在一般的に使用されているレジストプロセスが使用できない。
また、微細なパターンを電子線で高精度に露光する方式では、電子ビームの散乱によるパターンの広がりを考慮する必要があるため、パターン形状や密度によって局所的に電子線照射量を変化させる手法が採られる。これを「近接効果補正」というが、このようなパターン平面形状による補正に、高さ方向に関するドーズ量変化を組み合わせるには、目的とする形状を想定した複雑なシミュレーションを必要とする。
また、特許文献3に記載の方法では、一般的な量産用高速電子線描画装置が必要であり、描画中の加速電圧変更がサポートされていない点が大きな課題である。このため、量産用の描画装置が使用できず、結果として実用的な大面積の多段階段状構造素子またはモールド(金型)を製造することが難しいという問題がある。
本発明は、上記のような従来の問題を解消するためになされたもので、複数回のリソグラフィ工程や重ね合わせリソグラフィ工程を要することなく、かつ既存のプロセス技術を大幅に変更することなく多段階段状構造をより簡便に低コストで製造できる多段階段状素子の製造方法並びに多段階段状素子を成形するモールドの製造方法を提供することを目的とする。
上記の目的を達成するために本発明は、2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされることを特徴とする。
また、本発明は、2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされることを特徴とする。
本発明にかかる多段階段状素子の製造方法並びに多段階段状素子を成形するモールドの製造方法によれば、階段の各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを基板上に形成し、このマスクパターンをマスクとして基板の表面に開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造をエッチングにより形成した後、互いに隣接する開口の間に対応して残された壁状構造体をエッチングにより除去して階段状構造を形成するようにしたので、既存のプロセス技術を大幅に変更することなくリソグラフィ工程を大幅に削減することができ、これにより、工程の簡素化およびコストの低減化を図ることが可能となるとともに、重ね合わせリソグラフィ工程が不要になるため、アライメント誤差に起因する諸問題を根本的に解決することが可能となる。
以下、本発明にかかる多段階段状素子の製造方法並びに多段階段状素子を成形するモールド製造方法の好適な実施の形態について図面を参照して説明する。なお、本発明にかかる多段階段状素子の製造方法並びに多段階段状素子を成形するモールド製造方法は、以下に説明する実施の形態に限定されるものではない。
本発明で採用する多段階段状素子並びにこれを成形するモールドの製造方法は、多段階段状構造を形成するに際し、ドライエッチング時のマイクロローディング効果を利用する。マイクロローディング効果は、多段階段状構造のマスクパターンを形成する孔の開口径やエッチング幅の縮小に伴って、エッチング速度が低下する現象である。この現象の原因については、例えば、「超微細加工技術(応用物理学会編、1997年、pp. 225〜227)」に概略が記載されている。
ここで、図1を参照しながら、マイクロローディング効果について簡略に説明する。
図1はマイクロローディング効果の概略を説明する模式図であり、同図(a)は上面図、同図(b)は同図(a)中に示されたA−A´線に沿う断面図である。
マイクロローディングの影響が見られるエッチングパターンでは、例えば図1に示すように、レジスト層301および保護層201をマスクとして、レジスト層開口300、保護膜層開口200の寸法が異なるパターンをエッチングすると、基材101の凹部100のエッチング深さに差が生じる。
一般的な微細加工では、このような差が生じることは望ましくないので、エッチング条件などを詳細に制御し、極力影響が生じないような手法を講じなくてはならない。
これに対し本発明では、前記エッチング深さの差を積極的に活用することによって、多段階段状構造を形成することが特徴である。すなわち、エッチング深さは開口300の寸法が小さくなるにつれて浅くなるので、図1(b)に示すように保護層201中の同一面上に開口寸法の異なるパターンを配置することにより、基材101のエッチング深さを制御し、多段階段状構造の基礎となる形状を形成することができる。
前記開口寸法の異なるパターンの保護層201は、レジスト層301中にリソグラフィ工程によって一括で形成した微細レジストパターンをマスクとしてエッチングすることにより形成できる。これは、一回のリソグラフィ工程で多段階段状構造を形成できることを意味しており、リソグラフィ回数増加による製造コスト上昇や、アライメント誤差といった課題を解決することができる。また、レジスト層301の前記微細レジストパターンは、深さ方向には一様な形状であるため、リソグラフィの際に特殊な装置や材料を必要としない。
しかしながら、図1(a)および図1(b)に示した基材101の断面構造では、厚さの薄い壁状の構造が残っている。そこで本発明では、この壁状構造を等方性エッチングによって除去するか、あるいはマイクロローディングを伴うドライエッチングを実施する際に、略逆テーパー形状にエッチングすることによって壁状の構造を除去する。以下本発明の実施の形態について述べる。
(第1の実施の形態)
図2は、第1の実施の形態にかかる多段階段状素子の製造工程の説明するための断面図である。
まず、図2の工程(1)において、基材111上に、これをエッチングする際のマスクとなる保護層211を成膜し、さらに、この保護層211上にこれをパターニングする際のマスクとなるレジスト層311を成膜する。保護層211の材質は、基材111をエッチングする際の耐性が十分に高く、さらに基材111との選択的な除去が可能なものを選択する。
次に、図2の工程(2)において、フォトリソグラフィまたは電子線リソグラフィによってレジスト層311をパターニングし、微細レジストパターン312を形成する。この微細レジストパターン312は、図2の工程(8)に示す最終的な多段階段状構造113の最下段に相当する平面部113aに対応する部分(最下段相当部312a)では全体が開放される開口310aが形成され、図2の工程(8)に示す最上段に相当する平面部113bに対応する部分(最上段相当部312b)では開口を設けない。これに対し、図2の工程(8)に示す第2段目に相当する平面部113cに対応する部分(第2段相当部312c)では、微細な線あるいは孔形状の開口310cを形成する。この線あるいは孔形状の開口310c寸法は、基材111をドライエッチングする際に、マイクロローディング効果が生じるようなサイズに設計する。
次に、図2の工程(3)において、微細レジスト層パターン312をマスクとしてエッチングを実施し、保護層211をパターニングする。しかる後、図2の工程(4)において、微細レジスト層パターン312を剥離して、微細保護層パターン212(特許請求の範囲に記載したマスクパターンに相当する)を得る。なお、工程(4)以降の工程に影響が及ばないのであれば、この工程(4)を省略し、レジスト層311全体を残したまま次の工程に進んでも構わない。
次に、図2の工程(5)において、図2の工程(4)に示す微細保護層パターン212をマスクとして、異方性エッチングにより垂直ないし略順テーパー形状を呈する断面形状にエッチングして開口210a、210bの寸法に応じた開口面積と深さを有する凹部110a,110cからなる擬似階段状構造112を得る。異方性エッチングの際にマイクロローディング効果が生じる結果、擬似階段状構造112には、その異方性エッチングに伴い底部の深さに差が生じる。
次に、図2の工程(6)において、基材111の材質に対応したエッチング雰囲気中で、等方性エッチングを行う。このエッチング工程では、深さ方向と左右方向に同時にエッチングが進行するので、擬似階段状構造112の第2段相当部112cに存在する微細な壁状構造体112c1がエッチングの進行と共に、横方向に細くなって行く。さらにエッチングを進めていくと、やがて前記壁状構造体112c1が左右方向からエッチングされて完全に消失する。この段階で最終的な多段階段状構造113が得られる(図2の工程(7)参照)。ここで、符号113aは多段階段状構造113の最下段に相当する平面部を示し、符号113bは多段階段状構造113の最上段に相当する平面部を示し、符号113cは多段階段状構造113の第2段目に相当する平面部を示している。
なお、基材111が微細レジストパターン312を用いて、直接エッチングできる場合には、保護層211並びに微細保護層パターン212は必要ない。この場合は、図2の工程(3)と図2の工程(4)を省略することができる。
また、図2の工程(5)と図2の工程(6)の間の工程で微細保護層パターン212を除去するようにしてもよい。この場合、最上段部分の高さに若干の変化が生じるが、工程上本質的な問題ではないため、その詳細な説明は省略する。
最後に、図2の工程(8)において、微細保護層パターン212を含めた保護層211全体を除去することで、微細な多段階段状構造113が完成する。
このような第1の実施の形態によれば、既存のプロセス技術を大幅に変更することなくリソグラフィ工程を大幅に削減することができ、これにより、工程の簡素化およびコストの低減化を図ることが可能となるとともに、重ね合わせリソグラフィ工程が不要になるため、アライメント誤差に起因する諸問題を根本的に解決することが可能となる。
(第2の実施の形態)
図3は、第2の実施の形態にかかる多段階段状素子の製造工程の説明するための断面図である。
まず、図3の工程(1)において、基材121上に、これをエッチングする際のマスクとなる保護層221を成膜し、さらに、この保護層221上にこれをパターニングする際のマスクとなるレジスト層321を成膜する。保護層221の材質は、基材121をエッチングする際の耐性が十分に高く、さらに基材121との選択的な除去が可能なものを選択する。
次に、図3の工程(2)において、フォトリソグラフィまたは電子線リソグラフィによってレジスト層321をパターニングし、微細レジストパターン322を形成する。この微細レジストパターン322において、図3の工程(8)に示す最終的な多段階段状構造122の最下段に相当する平面部122aに対応する部分(最下段相当部322a)では全体を開口させ、図3の工程(8)に示す最上段に相当する平面部122bに対応する部分(最上段相当部322b)では全体が開放される開口320aが形成され、図3の工程(8)に示す最上段に相当する平面部122bに対応する部分(最上段相当部322b)では開口を設けない。
一方、多段階段状構造122の第2段目に相当する平面部123cに対応する部分(第2段相当部322c)及び多段階段状構造122の第3段目に相当する平面部122dに対応する部分(第2段相当部322c)では、微細な線あるいは孔形状の開口320c、320dを形成する。この線あるいは孔形状の開口320c、320dの寸法は、基材121をドライエッチングする際に、マイクロローディング効果が生じるようなサイズに設計する。
続いて、図3の工程(3)に示すように、微細レジストパターン322をマスクとしてエッチングを実施し、保護層221をパターニングした後、図3の工程(4)において、微細レジストパターン322を剥離して、微細保護層パターン222を得る。さらに、図3の工程(5)において、図3の工程(4)に示す微細保護層パターン222をマスクとして、垂直ないし略順テーパーの異方性エッチングを実施し、開口220a、220c、220dの寸法に応じた開口面積と深さを有する凹部120a、120c、120dからなる擬似階段状構造1220を得る。異方性エッチングの際にマイクロローディング効果が生じる結果、擬似階段状構造1220には、その異方性エッチングに伴い底部の深さに差が生じる。
擬似階段状構造1220において、その第2段相当部122c0と第3段相当部122d0は、双方共に薄い壁状構造122c1,122d1が並んだ形状となっているが、この第2段相当部122c0と第3段相当部122d0では底部の深さが異なる。これは、微細保護層パターン222の第2段相当部222c、第3段相当部222dの開口寸法が異なるため、マイクロローディング効果に差が生じた結果であり、この底分の深さの差が、図3の工程(8)に示す最終的な多段階段状構造123の各段の高さの差となる。122b0は擬似階段状構造1220の第1段相当部である。
次に、図3の工程(6)において、基材121の材質に対応したエッチング雰囲気中で、等方性エッチングを行う。このエッチング工程では、深さ方向と左右方向に同時にエッチングが進行するので、擬似階段状構造122の第2段相当部122c0、第3段相当部122d0に存在する微細な壁状構造体122c1,122d1がエッチングの進行と共に、横方向に細くなって行く。さらにエッチングを進めていくと、やがて前記壁状構造体122c1,122d1が左右方向からエッチングされて完全に消失する。この段階で最終的な多段階段状構造122が得られる(図3の工程(7)参照)。ここで、符号122aは多段階段状構造122の最下段に相当する平面部を示し、符号122bは多段階段状構造122の最上段に相当する平面部を示し、符号122cは多段階段状構造122の第2段目に相当する平面部を示し、符号122dは多段階段状構造122の第3段目に相当する平面部を示している。
最後に、図3の工程(8)において、微細保護層パターン222を含めた保護層221全体を除去することで、多段階段状構造122が完成する。
なお、基材121が微細レジストパターン322を用いて、直接エッチングできる場合には、保護層221並びに微細保護層パターン222は必要ない。この場合、図3の工程(3),(4)に示した工程は省略可能であり、かつ微細保護層パターン222を図3の工程(5),(6)の間に除去してもよく、上記第1の実施形態と同様である。
このような第2の実施の形態によれば、既存のプロセス技術を大幅に変更することなくリソグラフィ工程を大幅に削減することができ、これにより、工程の簡素化およびコストの低減化を図ることが可能となるとともに、重ね合わせリソグラフィ工程が不要になるため、アライメント誤差に起因する諸問題を根本的に解決することが可能となる。
上記の第1、第2の実施の形態では、階層数が3段階と4段階の場合について説明したが、これに限らず、階層数が5段階以上であってもよい。この5段階以上の場合は、微細レジストパターン322の開口寸法の種類を増やすことで対応できることは明らかである。
(第3の実施の形態)
図4は、第3の実施の形態にかかる多段階段状素子の製造工程を説明するための断面図である。
まず、図4の工程(1)において、基材131上に、これをエッチングする際のマスクとなる保護層231を成膜し、さらに、この保護層231上にこれをパターニングする際のマスクとなるレジスト層331を成膜する。保護層231の材質は、基材131をエッチングする際の耐性が十分に高く、さらに基材131との選択的な除去が可能なものを選択する。
次に、図4の工程(2)において、フォトリソグラフィまたは電子線リソグラフィによってレジスト層331をパターニングし、微細レジストパターン332を形成する。この微細レジストパターン332は、図4の工程(8)に示す最終的な多段階段状構造134の最下段に相当する平面部134aに対応する部分(最下段相当部332a)では全体を開口させ、最上段に相当する平面部134bに対応する部分(最上段相当部332b)では開口を設けない。これに対し、図4の工程(8)に示す第2段目に相当する平面部133cに対応する部分(第2段相当部332c)では、微細な線あるいは孔形状の開口を形成する。この線あるいは孔形状開口の寸法は、基材131をドライエッチングする際に、マイクロローディング効果が生じるようなサイズに設計する。
次に、図4の工程(3)において、微細レジストパターン332をマスクとしてエッチングを実施し、保護層231をパターニングした後、図4の工程(4)において、微細レジストパターン332を剥離して、微細保護層パターン232を得る。なお、工程(4)以降の工程に影響が及ばないのであれば、この工程(4)を省略し、レジスト層331全体を残したまま次の工程に進んでも構わない。
続いて、図4の工程(5)において、図4の工程(4)に示す微細保護層パターン232をマスクとして、異方性エッチングを実施する。ここで、側壁が略逆テーパー形状となるようにエッチング条件を設定するのが、本実施の形態の特徴である。
図4の工程(5)において、基材121の材質に対応したエッチング雰囲気中で、等方性エッチングを行う。このエッチング工程では、深さ方向と左右方向に同時にエッチングが進行するので、擬似階段状構造132の第2段相当部132c、第3段相当部132dに存在する微細な壁状構造体133c1がエッチングの進行と共に、横方向に細くなって行く。さらにエッチングを進めていくと、やがて図4の工程(6)に示すように、ドライエッチング中途の擬似階段状構造133の第2段目相当部133cに見られる壁状構造132c1の下部厚さがほぼゼロになる。この状態からさらにエッチングを進めると、最終的に図4の工程(7)に示すように壁状構造132c1が消失し、微細な多段階段状構造134が得られる。ここで、符号134aは多段階段状構造134の最下段に相当する平面部を示し、符号134bは多段階段状構造134の最上段に相当する平面部を示し、符号134cは多段階段状構造134の第2段目に相当する平面部を示している。
最後に、図4の工程(8)において、微細保護層パターン232を除去することにより、微細な多段階段状構造134が完成する。
このような第3の実施の形態によれば、既存のプロセス技術を大幅に変更することなくリソグラフィ工程を大幅に削減することができ、これにより、工程の簡素化およびコストの低減化を図ることが可能となるとともに、重ね合わせリソグラフィ工程が不要になるため、アライメント誤差に起因する諸問題を根本的に解決することが可能となる。
また、第3の実施の形態では、上記第1の実施の形態の場合と比べて等方性エッチングの工程が不要で、全体工程数が少なくなる利点があるが、一方で階段状構造側壁が逆テーパーとなる問題点が生じる。この逆テーパーが実用上問題とならない程度に小さくするためには、深いエッチングが必要となる点に注意が必要である。
次に、本発明の実施例について説明する。
(実施例1)
実施例1として、石英製の3段階のモールド作製の実施例について説明する。
この場合、工程の流れは図2と全く同様なので、図2を参照しながら、具体的な材料名等を当てはめて説明する。
まず、石英基板(基材111)上に20〜100nm程度の厚さのクロム膜(保護層211)を成膜する。さらにその上に、ポジ型の電子線描画用レジスト(レジスト層311)を100〜1000nm程度の厚さで塗布する(図2の工程(1)参照)。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に、微細レジストパターン312として、開口寸法200nmのホール形状パターンを100nmの間隔を離してマトリクス状に配置するものとする(図2の工程(2)参照)。
続いて、塩素系プラズマを用いた反応性イオンエッチングによって、微細レジストパターン312を微細クロムパターン(微細保護層パターン212)に転写する(図2の工程(3)参照)。
さらに、酸素プラズマによるアッシングや薬液によるクリーニングによって、微細レジストパターン312を除去する(図2の工程(4)参照)。
以上の工程で、石英基板(基材111)をエッチングする準備が完了した。次の工程として、フッ素系プラズマを用いた反応性イオンエッチングによって、石英基板(基材111)をエッチングし、たとえば最下段相当部112aの深さが300nm、第2段相当部112cの深さが200nmの擬似階段状構造112を得る(図2の工程(5)参照)。
引き続いて、石英基板(基材111)全体を緩衝フッ酸水溶液中に浸漬し、石英の等方性エッチングを行う(図2の工程(6)参照)。擬似階段状構造112の内部が、左右方向および深さ方向に向かって等方的にエッチングされて行き、エッチング量がほぼ50nmに達した時点で、第2段相当部112cに見られた壁状の構造が消失し、多段階段状構造113が形成される。ここで、さらに10nm程度エッチングを行い、全体をより平滑な面とする(図2の工程(7)参照)。
最後に、微細クロムパターン(微細保護層パターン212)を除去し、基板全体を洗浄して、石英凹型モールドが完成する(図2の工程(8)参照)。
(実施例2)
次に、実施例2として、上記第2の実施の形態に対応する石英製の四段階モールド作製の一例を、図3を参照しながら説明する。
まず、石英基板にごく薄いクロム膜(保護層221)とレジスト層321を成膜する点は、実施例1の場合と同様である(図3の工程(1)参照)。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に微細レジストパターン322の第2段相当部322cとして、開口寸法200nmの線パターンを、同じく微細レジストパターン322の第3段相当部322dとしては開口寸法400nmの線パターンを、それぞれ100nmの間隔を開けて、並べて配置するものとする(図3の工程(2)参照)。
続いて、塩素系プラズマを用いた反応性イオンエッチングによって、微細レジスト層パターン322を微細クロムパターン(微細保護層パターン222)に転写し(図3の工程(3)参照)、さらに、酸素プラズマによるアッシングや薬液によるクリーニングによって、微細レジスト層パターン322を除去する(図3の工程(4)参照)。この工程は、実施例1の場合と同様である。
次に、フッ素系プラズマを用いた反応性イオンエッチングによって、石英基板(基材121)をエッチングし、例えば最下段相当部122aの深さが400nm、第3段相当部122dの深さが300nm、第2段相当部122cの深さが200nmの擬似階段状構造122を得る(図3の工程(5参照)。
引き続き、石英基板(基材121)全体を緩衝フッ酸水溶液中に浸漬し、石英の等方性エッチングを行い(図3の工程(6)参照)、多段階段状構造123を形成する(図3の工程(7)参照)。また、微細クロムパターン(微細保護層パターン222)を除去し、基板全体を洗浄して、多段階段状モールドを完成する(図3の工程(8)参照)。これらも実施例1の場合と同様である。
(実施例3)
次に、実施の形態3に対応する実施例として、シリコンの逆テーパーエッチングを用いて、三階層のモールドを製造する方法について、図4を参照しながら説明する。
まず、単結晶シリコン基板(基材131)上に熱酸化膜(保護層231)を成膜し、さらにその上に電子線描画用レジスト膜(レジスト層331)を塗布する(図4の工程(1)参照)。
次に、電子線露光装置を用いて露光を行うが、ここでは仮に微細レジスト層パターン332の第2段相当部332cとして、開口寸法500nmのドットパターンを100nmの間隔を開けてマトリクス状に配置するものとする(図4の工程(2)参照)。
続いて、フッ素系プラズマを用いた反応性イオンエッチングによって、微細レジストパターン332を熱酸化膜パターン(微細保護層パターン232)に転写し(図4の工程(3)参照)、さらに、酸素プラズマによるアッシングや薬液によるクリーニングによって、微細レジストパターン332を除去する(図4の工程(4)参照)。
以上の工程で、単結晶シリコン基板(基材131)をエッチングする準備が完了したので、続いて、フッ素系プラズマを用いた反応性イオンエッチングによって、単結晶シリコン基板(基材131)をたとえば95°の逆テーパー形状にエッチングしていく(図4の工程(5)参照)。
そのままエッチングを継続し、ドライエッチング中途の擬似階段状構造の第2段相当部132cに見られる壁状構造の下部厚さがほぼ0になる状態(図4の工程(6)における第2段相当部133c)から、さらに若干のエッチングを加え、最終的にたとえば最下段相当部134aの深さが10ミクロン、第2段相当部134cの深さが6ミクロンの多段階段状構造134を得る(図4の工程(7)参照)。
最後に、熱酸化膜パターン(微細保護層パターン232)を除去し、基板全体を洗浄して、シリコン製の多段階段状モールドが完成する(図4の工程(8)参照)。
マイクロローディング効果の概略を説明する模式図である。 本発明の第1の実施の形態にかかる多段階段状素子またはモールドの製造方法を説明するための図である。 本発明の第2の実施の形態にかかる多段階段状素子またはモールドの製造方法を説明するための図である。 本発明の第3の実施の形態にかかる多段階段状素子またはモールドの製造方法を説明するための図である。
符号の説明
101,111,121,131……基材、112,1220,132,133……擬似階段状構造、112a,113a,122a0,123a,132a,133a,134a,212a,222a,232a,312a,322a,332a……最下段相当部、112b,113b,122b0,123b,132b,133b,134b,212b,222b,232b,312b,322b,332b……最上段相当部、112c,113c,122c0,123c,132c,133c,134c,212c,222c,232c,312c,322c,332c……第2段相当部、122d0,123d,222d,322d……第3段相当部、113,123,134……多段階段状構造、201,211,221,231……保護層、212,222,232……微細保護層パターン、301,311,321,331……レジスト層、312,322,332……微細レジストパターン、100,110a,110c,120a,120c,120d,130a,130c……凹部、112c1,122c1,122d1,132c1、133c1……壁状構造体。

Claims (12)

  1. 2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、
    基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、
    前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、
    前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、
    前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされる、
    ことを特徴とする多段階段状素子の製造方法。
  2. 前記リソグラフィ工程は、前記基板上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンを形成する工程を含むことを特徴とする請求項1記載の多段階段状素子の製造方法。
  3. 前記リソグラフィ工程は、前記基板上にマスク用の保護膜を形成する工程と、前記保護膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンに対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記保護膜をエッチングして前記マスクパターンを形成する工程を含むことを特徴とする請求項1記載の多段階段状素子の製造方法。
  4. 前記階段の最上段に対応する平面部の前記マスクパターンの開口はなく、前記最上段を除く各平面部に対応する前記マスクパターンの開口の寸法は、該平面部の高さが低くなるにつれて大きくなるように設定されていることを特徴とする請求項1ないし3の何れか1項に記載の多段階段状素子の製造方法。
  5. 前記開口は、線、ホール及びドットの何れかの形状を呈していることを特徴とする請求項1記載の多段階段状素子の製造方法。
  6. 前記擬似階段工程のエッチングは異方性エッチングであり、前記階段成形工程のエッチングは等方性エッチングであることを特徴とする請求項1記載の多段階段状素子の製造方法。
  7. 2つ以上の高さの異なる平面部が側面部により接続されて構成された階段を有する多段階段状素子の製造方法であって、
    基材上に前記各平面部ごとに該平面部の高さに応じて設定された寸法の開口を有する階段形成用のマスクパターンを形成するリソグラフィ工程と、
    前記マスクパターンをマスクとして前記基板をエッチングすることにより前記基板の表面に前記開口の寸法に応じた開口面積と深さを有する凹部からなる擬似階段状構造を形成する擬似階段工程と、
    前記擬似階段工程において互いに隣接する前記開口の間に対応して残された壁状構造体をエッチングにより除去して前記2つ以上の高さの異なる平面部が側面部により接続されて構成された階段状構造を形成する階段成形工程とを備え、
    前記リソグラフィ工程による前記マスクパターンの形成は、前記マスクパターンが前記平面部に対応して設けられた複数の開口を含んで構成され、同一の平面部に対応して設けられた前記複数の開口は隣接して設けられ、それら開口の寸法は同一で、かつ、それら開口の間隔が同一となるようになされる、
    を備えることを特徴とする多段階段状素子成形用モールドの製造方法。
  8. 前記リソグラフィ工程は、前記基板上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンを形成する工程を含むことを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
  9. 前記リソグラフィ工程は、前記基板上にマスク用の保護膜を形成する工程と、前記保護膜上にレジスト膜を形成する工程と、前記レジスト膜をパターニングして前記マスクパターンに対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記保護膜をエッチングして前記マスクパターンを形成する工程を含むことを特徴とする請求項7記載の多段階段状素子成形用モールド製造方法。
  10. 前記階段の最上段に対応する平面部の前記マスクパターンの開口はなく、前記最上段を除く各平面部に対応する前記マスクパターンの開口の寸法は、該平面部の高さが低くなるにつれて大きくなるように設定されていることを特徴とする請求項7ないし9の何れか1項に記載の多段階段状素子成形用モールドの製造方法。
  11. 前記開口は、線、ホール及びドットの何れかの形状を呈していることを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
  12. 前記擬似階段工程のエッチングは異方性エッチングであり、前記階段成形工程のエッチングは等方性エッチングであることを特徴とする請求項7記載の多段階段状素子成形用モールドの製造方法。
JP2006311938A 2006-11-17 2006-11-17 多段階段状素子並びにモールドの製造方法 Expired - Fee Related JP4967616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006311938A JP4967616B2 (ja) 2006-11-17 2006-11-17 多段階段状素子並びにモールドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006311938A JP4967616B2 (ja) 2006-11-17 2006-11-17 多段階段状素子並びにモールドの製造方法

Publications (2)

Publication Number Publication Date
JP2008129192A JP2008129192A (ja) 2008-06-05
JP4967616B2 true JP4967616B2 (ja) 2012-07-04

Family

ID=39555084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006311938A Expired - Fee Related JP4967616B2 (ja) 2006-11-17 2006-11-17 多段階段状素子並びにモールドの製造方法

Country Status (1)

Country Link
JP (1) JP4967616B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010113270A (ja) * 2008-11-10 2010-05-20 Toppan Printing Co Ltd 微小立体構造の製造方法及びそれに用いる露光用マスク
JP2011159850A (ja) * 2010-02-02 2011-08-18 Toshiba Corp テンプレート、テンプレートの製造方法およびパターン形成方法
JP5544914B2 (ja) * 2010-02-15 2014-07-09 大日本印刷株式会社 反射型マスクの製造方法
WO2019090328A1 (en) * 2017-11-06 2019-05-09 Magic Leap, Inc. Method and system for tunable gradient patterning using a shadow mask
JP2024085086A (ja) 2022-12-14 2024-06-26 コニカミノルタ株式会社 機能性膜の製造方法及び機能性膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4027108B2 (ja) * 2002-02-06 2007-12-26 キヤノン株式会社 フォトマスク
JP2004241586A (ja) * 2003-02-05 2004-08-26 Fujitsu Ltd 半導体装置の製造方法
JP2008112036A (ja) * 2006-10-31 2008-05-15 Osaka Prefecture 微細構造体の製造方法

Also Published As

Publication number Publication date
JP2008129192A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US8324107B2 (en) Method for forming high density patterns
KR102207120B1 (ko) 메모리 핀 패턴을 형성하기 위한 방법 및 시스템
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
KR20180072828A (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US7846345B2 (en) Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained
JP5078058B2 (ja) モールド及びモールドの作製方法
JP6232731B2 (ja) インプリントモールドの製造方法
JP4967616B2 (ja) 多段階段状素子並びにモールドの製造方法
JP5359430B2 (ja) パターン形成方法、インプリントモールド及びフォトマスク
JP5050621B2 (ja) インプリントモールドおよびインプリントモールド製造方法
US9586343B2 (en) Method for producing nanoimprint mold
JP2015095501A (ja) パターン形成方法とこれを用いたインプリントモールドの製造方法およびそれらに用いるインプリントモールド
JP2010014857A (ja) マイクロレンズモールド製造方法、マイクロレンズモールド、マイクロレンズ
TW200939297A (en) Method for patterning two-dimensional islands
JP5682202B2 (ja) パターン形成方法、パターン形成体
JP6089451B2 (ja) ナノインプリントモールドおよびその製造方法
TWI229377B (en) Method for forming cavities having different aspect ratios
JP6136721B2 (ja) パターン形成方法及びインプリントモールドの製造方法
JP5440071B2 (ja) パターン形成方法、パターン形成体
JP5915027B2 (ja) パターン成形用構造体および微細パターン形成方法
JP6794308B2 (ja) マイクロレンズアレイ製造用金型の作製方法
JP6156013B2 (ja) インプリントモールドの製造方法
MacDonald et al. Design and fabrication of highly complex topographic nano-imprint template for dual Damascene full 3-D imprinting
JP2011199136A (ja) インプリント用モールド及びその作製方法並びにパターン転写体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees