CN113345833A - 多层soi衬底的制造方法及多层soi衬底 - Google Patents
多层soi衬底的制造方法及多层soi衬底 Download PDFInfo
- Publication number
- CN113345833A CN113345833A CN202011579074.7A CN202011579074A CN113345833A CN 113345833 A CN113345833 A CN 113345833A CN 202011579074 A CN202011579074 A CN 202011579074A CN 113345833 A CN113345833 A CN 113345833A
- Authority
- CN
- China
- Prior art keywords
- single crystal
- crystal silicon
- layer
- epitaxial layer
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 150
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 166
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 61
- 229910052710 silicon Inorganic materials 0.000 claims description 61
- 239000010703 silicon Substances 0.000 claims description 61
- 230000009467 reduction Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及多层SOI衬底的制造方法及多层SOI衬底，所述多层SOI衬底的制造方法的特征在于，包括：(a)准备包括单晶硅衬底、形成于单晶硅衬底上的氧化层、形成于氧化层上多个第1绝缘图案及第1单晶硅外延层的SOI衬底的步骤；(b)在SOI衬底上形成绝缘层的步骤；(c)在绝缘层上形成多个第2绝缘图案及第2单晶硅外延层的步骤。
Description
技术领域
本发明涉及多层SOI衬底的制造方法及多层SOI衬底。更具体地，涉及一种表面均匀度优秀，制造工序简单，能够提高生产率的多层SOI衬底的制造方法及多层SOI衬底。
背景技术
随着半导体元件的高集成化及高性能化，一种利用SOI(Silicon On Insulator：绝缘层上的硅)晶圆取代由大量的硅组成的硅晶圆的半导体集成技术正受到瞩目。形成于这种SOI衬底晶圆上的半导体元件由于元件可完全分离且寄生电容减少，具有可高速操作的优点。
现有技术中，作为SOI晶圆的制造方法包括注氧隔离(SIMOX，Separation byImplanted Oxygen)、智能切割(Smart Cut)等方法。SIMOX利用氧离子注入，并进行高温热处理以恢复硅层的结晶性，使硅层和掩埋氧化物层以较薄的厚度形成，因此被评价为有利于thin-SOI衬底的制造，然而存在制造时间变长的缺点。Smart Cut在硅晶圆上生成热氧化膜之后，注入用于穿过氧化膜的氢离子，以形成待分离的层，并且在接合另一硅晶圆后以注入离子的部分为分界分离硅衬底，以此制造SOI晶圆。该方法虽然制造工序简单，但是存在注入离子部分的分界的表面均匀度不优秀的缺点。
因此，急需开发一种制造工序简单且表面均匀度优异的SOI衬底的制造方法。
另外，图1是现有SOI制造流程的概念图。一般情况下，现有的SOI晶圆在前面形成有SOI的状态下，通过光阻材料/蚀刻工艺等来形成有源(active)SOI区域。因此，为了形成有源SOI，需要另行进行附加工艺，从而导致生产率下降，而且存在形成有源SOI区域的过程中SOI的质量变差的问题。
发明内容
技术问题
因此，本发明是为了解决如上所述的现有技术的诸多问题而提出的，其目的在于提供一种一开始便能够只在有源区域形成SOI层的多层SOI衬底的制造方法。
此外，本发明的目的在于，提供一种通过层压多个SOI来提高工作性能的多层SOI衬底的制造方法及多层SOI衬底。
此外，本发明的目的在于，提供一种制造工序简单且能够节约工艺时间和成本并提高生产率的多层SOI衬底的制造方法及多层SOI衬底。
然而，上述技术问题仅为示例性的，本发明的范围并不受限于此。
技术方案
本发明的上述目的通过多层SOI衬底的制造方法来实现，所述方法包括：(a)准备包括单晶硅衬底；形成于单晶硅衬底上的氧化层；形成于氧化层上多个第1绝缘图案及第1单晶硅外延层的SOI衬底的步骤；(b)在SOI衬底上形成绝缘层的步骤；(c)在绝缘层上形成多个第2绝缘图案及第2单晶硅外延层的步骤。
根据本发明的一实施例，步骤(a)可包括：(a1)在第1单晶硅衬底的一面上形成硅剥离层的步骤；(a2)在硅剥离层上形成第1-1单晶硅外延层的步骤；(a3)在第1-1单晶硅外延层的一面上形成多个第1绝缘图案的步骤；(a4)在第1-1单晶硅外延层和第1绝缘图案上形成第1-2单晶硅外延层的步骤；(a5)对第1-2单晶硅外延层的一面进行平坦化的步骤；(a6)接合第1单晶硅衬底与表面上形成有氧化层的第2单晶硅衬底的步骤；(a7)通过向硅剥离层施加能量来分离并去除第1单晶硅衬底的步骤；(a8)从第1-1单晶硅外延层的另一面向一面方向缩减厚度的同时进行去除的步骤。
根据本发明的一实施例，在步骤(a5)中，可将第1-2单晶硅外延层的厚度缩减至形成有第1绝缘图案的部分的同时进行平坦化。
根据本发明的一实施例，第1绝缘图案和第2绝缘图案至少可以是氧化硅、氮化硅中的任意一种材料。
根据本发明的一实施例，步骤(a5)的平坦化可通过H2退火、Ar退火或者CMP方法执行。
根据本发明的一实施例，步骤(a7)可以是通过利用水冲(water-jet)方法或者机械冲击(mechanical shock，mechanical lift)方法施加能量来切断硅剥离层，从而分离并去除第1单晶硅衬底的步骤。
根据本发明的一实施例，在步骤(a8)中，可将厚度缩减至形成有第1绝缘图案的部分。
根据本发明的一实施例，第1绝缘图案可起到厚度缩减阻挡物(stopper)的作用。
根据本发明的一实施例，步骤(c)可包括：(c1)准备包括第3单晶硅衬底；形成于第3单晶硅衬底上的硅剥离层；形成于硅剥离层上的第2-1单晶硅外延层；形成于第2-1单晶硅外延层上的多个第2绝缘图案及第2-2单晶硅外延层的转印衬底的步骤；(c2)接合第2-2单晶硅外延层与形成有绝缘层的SOI衬底的步骤；(c3)通过向硅剥离层施加能量来分离并去除第3单晶硅衬底的步骤；(c4)从第2-1单晶硅外延层的另一面向一面方向缩减厚度的同时进行去除的步骤。
根据本发明的一实施例，在步骤(a4)中，可将厚度缩减至形成有第2绝缘图案的部分。
根据本发明的一实施例，可反复执行步骤(b)和步骤(c)。
此外，本发明的上述目的通过多层SOI衬底来实现，所述多层SOI衬底包括：单晶硅衬底；形成于单晶硅衬底上的氧化层；形成于氧化层上多个第1绝缘图案及第1单晶硅外延层；形成于多个第1绝缘图案及第1单晶硅外延层上的绝缘层；形成于绝缘层上多个第2绝缘图案及第2单晶硅外延层。
根据本发明的一实施例，可多次反复层压绝缘层、多个第2绝缘图案及第2单晶硅外延层。
发明效果
如上所述的本发明具有一开始便能够只在有源区域形成SOI层的效果。
此外，本发明具有可通过层压多个SOI来提高工作性能的效果。
此外，本发明由于制造工序简单，因此具有能够节约工艺时间和成本且能够提高生产率的效果。
显然，本发明的范围并不受限于如上所述的效果。
附图说明
图1是现有的SOI工艺流程的概念图。
图2至图9是根据本发明一实施例的SOI衬底的制造过程的示意图。
图10至图13是根据本发明一实施例的多层SOI衬底的制造过程的示意图。
图14是根据本发明一实施例的多层SOI衬底的应用例子的示意图。
附图标记:
10：SOI衬底
100：多层SOI衬底
110：第1单晶硅衬底
120、320:硅剥离层
130：第1-1单晶硅外延层
140：第1绝缘图案
150：第1-2单晶硅外延层
160、220、230：氧化层
210：第2单晶硅衬底
310：第3单晶硅衬底
320：硅剥离层
330：第2-1单晶硅外延层
340：第2绝缘图案
350：第2-2单晶硅外延层
410、420:绝缘层、氧化层
具体实施方式
对本发明的后述详细说明，可参照作为本发明可实施的特定实施例图示的附图。为了使本领域技术人员能够实施本发明，下面具体说明这些实施例。应理解的是，本发明的各种实施例虽然相互不同，但并非相互排斥。例如，在此记载的一实施例的特定形状、结构及特征，可以在不超出本发明的精神及范围的情况下由其他实施例来实现。此外，需要说明的是，各公开的实施例内的个别组成要素的位置或者布置，在不超出本发明的精神和范围的情况下可进行变更。因此，后述的详细说明并非用于限定，准确地说，只要能够合理地说明，本发明的范围将由与其权利要求项主张的等同的所有范围及附上的权利要求书来限定。附图中类似的附图标记在各方面表示相同或者类似的功能，为了便于说明，长度和面积，厚度等以及其形状也可以放大表示。
下面，参照附图对本发明的优选实施例进行详细说明，以使本发明所属领域的普通技术人员能够容易地实施本发明。
图2至图9是根据本发明的一实施例的SOI衬底的制造过程的示意图。图2至图9虽然图示了SOI衬底的一部分的侧截面图，但是需要说明的是，SOI衬底10实际上可以具有更大的尺寸，而且第1绝缘图案140在平面上沿着横向、垂直方向可具有更多数量的图案，而且这些多个图案可以相隔布置。
本发明的多层SOI衬底100[参照图13]可在制造SOI衬底10[参照图9]之后，通过在其上部进一步形成绝缘层、多个绝缘图案及单晶硅外延层来制造。还可以在上部多次反复层压绝缘层、多个绝缘图案及单晶硅外延层。
下面，根据一实施例，先说明SOI衬底10的制造过程，但是SOI衬底10的制造方法不限于以下方法。如图9所示，只要是包括单晶硅衬底210、形成于单晶硅衬底210上的氧化层230、形成于氧化层230上的多个第1绝缘图案140及单晶硅外延层150的结构，便可作为本发明的SOI衬底10使用。
根据一实施例的SOI衬底10的制造方法，包括：(a1)在第1单晶硅衬底110的一面上形成硅剥离层120的步骤；(a2)在硅剥离层120上形成第1-1单晶硅外延层130的步骤；(a3)在第1-1单晶硅外延层130的一面上形成多个第1绝缘图案140的步骤；(a4)在第1-1单晶硅外延层130和第1绝缘图案140上形成第1-2单晶硅外延层150’的步骤；(a5)对第1-2单晶硅外延层150’进行平坦化P的步骤；(a6)接合第1单晶硅衬底110与表面上形成有第2氧化层220的第2单晶硅衬底210的步骤；(a7)通过向硅剥离层120施加能量S来分离并去除第1单晶硅衬底110的步骤；(a8)从第1-1单晶硅外延层130的另一面向一面方向缩减厚度的同时进行去除的步骤。因此，无需另行进行附加工艺，便可制造形成有有源SOI区域的SOI衬底。
首先，参照图2，可准备第1单晶硅衬底110。第1单晶硅衬底110可使用单晶硅晶圆(wafer)，也可以使用四边形等的单晶硅衬底。
然后，可在第1单晶硅衬底110的一面(例如，上面)上形成硅剥离层120(多孔硅层，porous silicon)。而且，可利用阳极反应(anodizing)等熟知的方法在第1单晶硅衬底110上形成硅剥离层120。
然后，可在硅剥离层120上形成第1-1单晶硅外延层130。第1-1单晶硅外延层130可通过熟知的外延方法形成。可在硅剥离层120的一面(例如，上面)形成第1-1单晶硅外延层130。根据一实施例，第1-1单晶硅外延层130的厚度可约为0.5～1μm。
然后，参照图3，可在第1-1单晶硅外延层130的一面(例如，上面)形成多个第1绝缘图案140。第1绝缘图案140优选为硅氧化物(silicon oxide)材料，但不限于此，也可以使用硅氮化物材料。第1绝缘图案140可使用诸如沉积、打印等熟知的薄膜形成方法，但不限于此。
多个第1绝缘图案140相互之间具有间隔。只要是出于对后述的第1-1单晶硅外延层130和第1-2单晶硅外延层150起到厚度缩减阻挡物(stopper)作用的目的以及出于分离有源SOI区域的目的，多个第1绝缘图案140可以在第1-1单晶硅外延层130的一面上向一方向平行地形成或者交叉地形成，其形态没有限制。根据一实施例，第1绝缘图案140在第1-1单晶硅外延层130上可具有约30nm的厚度，约5～10μm的宽度。
然后，参照图4，可在第1-1单晶硅外延层130和第1绝缘图案140上形成第1-2单晶硅外延层150’。第1-2单晶硅外延层150’可通过熟知的外延方法形成。第1-2单晶硅外延层150’可形成于第1-1单晶硅外延层130的露出面。根据一实施例，第1-2单晶硅外延层150’可具有约10～50nm的厚度。
然后，可对第1-2单晶硅外延层150’进行平坦化P。其中，平坦化P是指通过对第1-2单晶硅外延层150’的一面(上面)进行镜面化的同时去除第1-2单晶硅外延层150’上部的一部分，从而使厚度变薄150'->150。平坦化P优选通过化学机械抛光(Chemical MechanicalPolishing，CMP)、氢气热处理(H2 anneal)、氩气热处理(Ar anneal)进行，但不限于此。
参照图5，对第1-2单晶硅外延层150’进行平坦化P，从而使厚度偏差变小的同时厚度变薄150'->150。由于第1绝缘图案140起到阻挡物(stopper)的作用，因此平坦化P至少不进行到去除第1绝缘图案140的程度，而只进行到第1绝缘图案140的高度。根据一实施例，通过1100～1150℃的氢气热处理、1200℃的氩气热处理或者CMP，第1-2单晶硅外延层150可具有30nm左右的厚度。
然后，参照图6，可准备第2单晶硅衬底210。第2单晶硅衬底210可使用与第1单晶硅衬底110相同的单晶硅晶圆(wafer)，也可以使用四边形等的单晶硅衬底。此外，第2单晶硅衬底210虽然优选具有与第1单晶硅衬底110相同的尺寸和形状，但不限于此。
另外，第2单晶硅衬底210也可以具有与多个第1单晶硅衬底110的面积之和相等的面积。此时，在第2单晶硅衬底210上可相隔一定距离地接合多个第1单晶硅衬底110，并进行后续工艺，其中，所述第1单晶硅衬底110上形成有图5的硅剥离层120、第1-1单晶硅外延层130、第1绝缘图案140、第1-2单晶硅外延层150及氧化层160。
在第2单晶硅衬底210的表面优选形成氧化层220。氧化层220通过熟知的薄膜形成方法可形成于第2单晶硅衬底210的表面。根据一实施例，氧化层220可具有约10nm～20nm的厚度。
然后，可接合(bonding)第1单晶硅衬底110与第2单晶硅衬底210。第1单晶硅衬底110和第2单晶硅衬底210的表面并非相互接合，而以第1-1单晶硅外延层130、第1-2单晶硅外延层150及氧化层160、220作为媒介进行接合。而且，可通过在真空、惰性气体等环境下以数百℃以上的温度进行热处理来进行接合。
另外，平坦化工艺之后由于第1-2单晶硅外延层150的高度与第1绝缘图案140不在同一水平线上而凹陷(dishing)，因此可能会出现凹陷更深的情况。此时，通过热氧化(thermal oxidation)、CVD等熟知的薄膜形成方法在第1-2单晶硅外延层150上进一步形成氧化层160，从而可填补凹陷部分。此外，还可以先形成较厚的氧化层160，然后通过CMP等对氧化层160进行镜面加工。根据一实施例，氧化层160可具有约10nm～20nm的厚度。由于氧化层160和氧化层220的材料相同，因此界面接合十分牢固。此外，接合结束后的氧化层230(160、220)[参照图7]在SOI衬底10上可作为绝缘体(insulator)使用。
然后，参照图7，可通过向硅剥离层120施加能量S来分离并去除第1单晶硅衬底110。能量的施加S可通过水冲(water-jet)方法进行。或者，能量的施加S可通过施加振动、冲击等的机械冲击(mechanical shock，mechanical lift)方法进行。硅剥离层120由于具有多孔(porous)特性因此如果在侧面施加能量S则容易被切断。随着硅剥离层120被切断，可使第1单晶硅衬底110分离。本发明通过洗涤并去除残留在第1单晶硅衬底110的一面的多孔性硅，从而具有可再利用的优点。
然后，参照图8，从第1-1单晶硅外延层130的另一面向一面方向缩减厚度的同时可进行去除G。第1-1单晶硅外延层130的一面为形成有绝缘图案140和第1-2单晶硅外延层150的面，另一面对应硅剥离层120被切断并残留有硅剥离层120’的面。
由于第1-1单晶硅外延层130具有μm尺寸级的厚度，因此相比于图4的平坦化P，需要采用能够快速缩减厚度的方法。考虑到上述问题，第1-1单晶硅外延层130的厚度缩减及去除G可使用磨削(grinding)、抛光(polishing)、蚀刻(etching)等方法。作为一示例，第1遍进行粗略磨削，使其达到μm单位的厚度，第2遍通过CMP、蚀刻精密地控制厚度，使厚度从μm缩减至nm水准。
厚度的缩减及去除G优选进行到形成有第1绝缘图案140的部分。即，第1绝缘图案140的氧化物、氮化物可起到厚度缩减阻挡物(stopper)的作用。
参照图9，在厚度缩减及去除G之后，可结束SOI衬底10的制造。第1绝缘图案140划分第1-2单晶硅外延层150，经划分的第1-2单晶硅外延层150的各区域可作为有源SOI使用。
图10至图13是根据本发明一实施例的多层SOI衬底100的制造过程的示意图。
多层SOI衬底100在制造SOI衬底10之后，可通过在其上部进一步形成绝缘层410、多个绝缘图案340及单晶硅外延层350而制成。根据一实施例，多层SOI衬底100的制造方法，其特征在于，包括：(a)准备包括单晶硅衬底210、形成于单晶硅衬底210上的氧化层230、形成于氧化层230上多个第1绝缘图案140及第1单晶硅外延层150的SOI衬底10的步骤；(b)在SOI衬底10上形成绝缘层410的步骤；(c)在绝缘层410上形成多个第2绝缘图案340及第2单晶硅外延层350的步骤。
参照图10，可在SOI衬底10上形成绝缘层410。绝缘层410可通过热氧化(thermaloxidation)、CVD等熟知的薄形成方法由氧化硅、氮化硅材料形成。根据一实施例，绝缘层410可具有约10nm～50nm的厚度。
然后，可准备转印衬底，所述转印衬底包括第3单晶硅衬底310；形成于第3单晶硅衬底310上的硅剥离层320；形成于硅剥离层320上的第2-1单晶硅外延层330；形成于第2-1单晶硅外延层330上的多个第2绝缘图案340及第2-2单晶硅外延层350。
可通过如图2至图5所示的步骤准备转印衬底。第3单晶硅衬底310可对应第1单晶硅衬底110，硅剥离层320可对应硅剥离层120，第2-1单晶硅外延层330和第2-2单晶硅外延层350可分别对应第1-1单晶硅外延层130和第1-2单晶硅外延层150，第2绝缘图案340可对应第1绝缘图案140。然而，需要说明的是，只要具有如图10所示的结构，转印衬底的制造不受如上所述工艺的限制。此外，第2绝缘图案340如同第1绝缘图案140，其形成形态没有限制，虽然图示了与第1绝缘图案140相同的图案，但是也可具有其他的图案。
然后，可接合(bonding)第3单晶硅衬底310与第2单晶硅衬底210。第3单晶硅衬底310和第2单晶硅衬底210的表面并非相互接合，而以第1-2单晶硅外延层150、第2-2单晶硅外延层350、氧化层360及绝缘层410作为媒介进行接合。而且，可通过在真空、惰性气体等环境下以数百℃以上的温度进行热处理来进行接合。由于氧化层360和绝缘层410的材料相同，因此界面接合十分牢固。此外，接合结束后，绝缘层420(360、410)[参照图11]在多层SOI衬底100上可作为绝缘体(insulator)使用。
然后，参照图11，可通过向硅剥离层320施加S能量来分离并去除第3单晶硅衬底310。与图7的原理相同。硅剥离层320由于具有多孔(porous)特性，因此如果在侧面施加S能量则容易被切断。随着硅剥离层120被切断，可使第3单晶硅衬底310分离。
然后，参照图12，从第2-1单晶硅外延层330的另一面向一面方向缩减厚度的同时进行去除G。第2-1单晶硅外延层330的一面为形成有第2绝缘图案340和第2-2单晶硅外延层350的面，另一面对应硅剥离层320被切断并残留有硅剥离层320’的面。
由于第2-1单晶硅外延层330具有μm尺寸级的厚度，因此需要采用能够快速缩减厚度的方法。考虑到上述问题，第2-1单晶硅外延层330的厚度缩减及去除G可使用磨削(grinding)、抛光(polishing)、蚀刻(etching)等方法。作为一示例，第1遍进行粗略磨削，使其达到μm单位的厚度，第2遍通过CMP、蚀刻精密地控制厚度，使厚度从μm缩减至nm水准。
厚度的缩减及去除G优选进行到形成有第2绝缘图案340的部分。即，第2绝缘图案340的氧化物、氮化物可起到厚度缩减阻挡物的作用。
参照图13，在厚度缩减及去除G之后，可结束多层SOI衬底100的制造。由此，可制成层压有二层SOI的多层SOI衬底100。根据需要，通过进一步反复执行图10至图13的过程，即，通过反复层压绝缘层(或者，氧化层)、绝缘图案及单晶硅外延层，从而可将SOI层层压为复数层。第1绝缘图案140化分第1-2单晶硅外延层150，第2绝缘图案340划分第2-2单晶硅外延层350，绝缘层420划分第1-2单晶硅外延层150和第2-2单晶硅外延层350，从而被划分的第1-2单晶硅外延层150和第2-2单晶硅外延层350的各区域可作为有源SOI使用。
图14是根据本发明一实施例的多层SOI衬底100的应用例子的示意图。
作为一示例，为了贯通多层SOI衬底100的各SOI层，可形成槽T。槽T可使用熟知的蚀刻工艺。然后，可在槽T中插入电极并作为栅极(gate)使用。通过如上方式连接多个SOI层，从而可提高工作性能，并且本发明具有随着层压层数的增加，工作性能也成比例增加的效果。
如上所述，本发明能够制造一开始便能够只在有源区域形成SOI层，且通过层压多个SOI，能够提高工作性能，并通过简化制造工序，从而具有降低工艺时间、成本并提高生产率的效果。
如上所述，本发明虽然参考附图对优选实施例进行了说明，但是本发明不受所述实施例限制，在不超出本发明精神的情况下本发明所属技术领域的普通技术人员可对其进行各种变形和变更。所述变形例和变更例应视为皆属于本发明及附上的权利要求书的范围。
Claims (13)
1.一种多层SOI衬底的制造方法，包括：
(a)准备包括单晶硅衬底、形成于单晶硅衬底上的氧化层、形成于氧化层上的多个第1绝缘图案及第1单晶硅外延层的SOI衬底的步骤；
(b)在SOI衬底上形成绝缘层的步骤；
(c)在绝缘层上形成多个第2绝缘图案及第2单晶硅外延层的步骤。
2.如权利要求1所述的多层SOI衬底的制造方法，其中，步骤(a)包括：
(a1)在第1单晶硅衬底的一面上形成硅剥离层的步骤；(a2)在硅剥离层上形成第1-1单晶硅外延层的步骤；
(a3)在第1-1单晶硅外延层的一面上形成多个第1绝缘图案的步骤；
(a4)在第1-1单晶硅外延层和第1绝缘图案上形成第1-2单晶硅外延层的步骤；
(a5)对第1-2单晶硅外延层的一面进行平坦化的步骤；
(a6)接合第1单晶硅衬底与表面上形成有氧化层的第2单晶硅衬底的步骤；
(a7)通过向硅剥离层施加能量来分离并去除第1单晶硅衬底的步骤；
(a8)从第1-1单晶硅外延层的另一面向一面方向缩减厚度的同时进行去除的步骤。
3.如权利要求2所述的多层SOI衬底的制造方法，其中，在步骤(a5)中，将第1-2单晶硅外延层的厚度缩减至形成有第1绝缘图案的部分的同时进行平坦化。
4.如权利要求1所述的多层SOI衬底的制造方法，其中，第1绝缘图案和第2绝缘图案至少为氧化硅、氮化硅中的任意一种材料。
5.如权利要求2所述的多层SOI衬底的制造方法，其中，步骤(a5)的平坦化将通过H2退火、Ar退火或者CMP方法执行。
6.如权利要求2所述的多层SOI衬底的制造方法，其中，步骤(a7)是通过利用水冲方法或者机械冲击方法施加能量来切断硅剥离层，从而分离并去除第1单晶硅衬底的步骤。
7.如权利要求2所述的多层SOI衬底的制造方法，其中，在步骤(a8)中，厚度缩减至形成有第1绝缘图案的部分。
8.如权利要求3或7所述的多层SOI衬底的制造方法，其中，第1绝缘图案起到厚度缩减阻挡物的作用。
9.如权利要求1所述的多层SOI衬底的制造方法，其中，步骤(c)包括：
(c1)准备包括第3单晶硅衬底、形成于第3单晶硅衬底上的硅剥离层、形成于硅剥离层上的第2-1单晶硅外延层、形成于第2-1单晶硅外延层上的多个第2绝缘图案及第2-2单晶硅外延层的转印衬底的步骤；
(c2)接合第2-2单晶硅外延层与形成有绝缘层的SOI衬底的步骤；
(c3)通过向硅剥离层施加能量来分离并去除第3单晶硅衬底的步骤；
(c4)从第2-1单晶硅外延层的另一面向一面方向缩减厚度的同时进行去除的步骤。
10.如权利要求2所述的多层SOI衬底的制造方法，其中，在步骤(a4)中，将厚度缩减至形成有第2绝缘图案的部分。
11.如权利要求1所述的多层SOI衬底的制造方法，其中，反复执行步骤(b)和步骤(c)。
12.一种多层SOI衬底，包括：
单晶硅衬底；
形成于单晶硅衬底上的氧化层；
形成于氧化层上的多个第1绝缘图案及第1单晶硅外延层；
形成于多个第1绝缘图案及第1单晶硅外延层上的绝缘层；以及
形成于绝缘层上的多个第2绝缘图案及第2单晶硅外延层。
13.如权利要求12所述的多层SOI衬底，其中，多次反复层压绝缘层、多个第2绝缘图案及第2单晶硅外延层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2020-0026495 | 2020-03-03 | ||
| KR1020200026495A KR102546554B1 (ko) | 2020-03-03 | 2020-03-03 | 멀티 soi 기판 제조 방법 및 멀티 soi 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113345833A true CN113345833A (zh) | 2021-09-03 |
Family
ID=77467613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011579074.7A Pending CN113345833A (zh) | 2020-03-03 | 2020-12-28 | 多层soi衬底的制造方法及多层soi衬底 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102546554B1 (zh) |
| CN (1) | CN113345833A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168338A (ja) * | 1999-09-14 | 2001-06-22 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2004096044A (ja) * | 2002-09-04 | 2004-03-25 | Canon Inc | 基板及びその製造方法 |
| JP2004103946A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| US6767802B1 (en) * | 2003-09-19 | 2004-07-27 | Sharp Laboratories Of America, Inc. | Methods of making relaxed silicon-germanium on insulator via layer transfer |
| JP2006324530A (ja) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US20140183636A1 (en) * | 2011-06-30 | 2014-07-03 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device |
| JP2018182146A (ja) * | 2017-04-17 | 2018-11-15 | 株式会社Sumco | 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000349264A (ja) | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
| JP2002057310A (ja) * | 2000-08-08 | 2002-02-22 | Sony Corp | Ｓｏｉ基板の作製方法 |
| KR100674904B1 (ko) * | 2001-03-05 | 2007-01-26 | 삼성전자주식회사 | 선택적 에피택셜 성장을 이용한 반도체 장치의 소자 분리방법 |
| KR100498446B1 (ko) * | 2002-07-05 | 2005-07-01 | 삼성전자주식회사 | Ｓｏｉ웨이퍼 및 그의 제조방법 |
| KR100529633B1 (ko) * | 2003-11-05 | 2005-11-17 | 동부아남반도체 주식회사 | 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법 |
| JP5124931B2 (ja) * | 2005-10-14 | 2013-01-23 | 信越半導体株式会社 | 多層ｓｏｉウエーハの製造方法 |
| JP2012054364A (ja) * | 2010-08-31 | 2012-03-15 | Nobuyuki Akiyama | シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池 |
| JP5466668B2 (ja) | 2011-05-18 | 2014-04-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体複合体構造を形成する方法 |
-
2020
- 2020-03-03 KR KR1020200026495A patent/KR102546554B1/ko active IP Right Grant
- 2020-12-28 CN CN202011579074.7A patent/CN113345833A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168338A (ja) * | 1999-09-14 | 2001-06-22 | Sharp Corp | 半導体装置及びその製造方法 |
| JP2004096044A (ja) * | 2002-09-04 | 2004-03-25 | Canon Inc | 基板及びその製造方法 |
| JP2004103946A (ja) * | 2002-09-11 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| US6767802B1 (en) * | 2003-09-19 | 2004-07-27 | Sharp Laboratories Of America, Inc. | Methods of making relaxed silicon-germanium on insulator via layer transfer |
| JP2006324530A (ja) * | 2005-05-19 | 2006-11-30 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US20140183636A1 (en) * | 2011-06-30 | 2014-07-03 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device |
| JP2018182146A (ja) * | 2017-04-17 | 2018-11-15 | 株式会社Sumco | 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210111488A (ko) | 2021-09-13 |
| KR102546554B1 (ko) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8420506B2 (en) | Process for cleaving a substrate | |
| TW201411810A (zh) | 薄膜型塊體聲波共振器之ｃｍｏｓ製作 | |
| WO2013045985A1 (en) | Methods of transferring layers of material in 3d integration processes and related structures and devices | |
| CN102326230A (zh) | 形成集成电路的方法及所得结构 | |
| JP2003282845A (ja) | 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法 | |
| US6194253B1 (en) | Method for fabrication of silicon on insulator substrates | |
| TW201725173A (zh) | 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 | |
| CN113345833A (zh) | 多层soi衬底的制造方法及多层soi衬底 | |
| CN110752218A (zh) | 一种多层soi及其制备方法 | |
| JPH10335616A (ja) | Ｓｏｉ基板の製造方法 | |
| TWI588886B (zh) | 製造半導體裝置之方法 | |
| US6716721B2 (en) | Method for manufacturing a silicon wafer | |
| TWI758942B (zh) | Soi襯底的製造方法 | |
| JP2011023658A (ja) | 半導体装置の製造方法 | |
| KR101841359B1 (ko) | 모놀리틱 3차원 반도체 구조물 및 이의 제조방법 | |
| KR102204732B1 (ko) | Soi 기판 제조 방법 | |
| KR102533585B1 (ko) | Soi 기판 제조 방법 | |
| TWI846688B (zh) | 用於製造三維整合結構生產用之供體基材的方法以及用於製造該整合結構的方法 | |
| CN114725003A (zh) | Soi基板的制造方法 | |
| KR100511900B1 (ko) | 에스오아이 기판의 제조방법 | |
| US11239108B2 (en) | Method for producing a donor substrate for creating a three-dimensional integrated structure, and method for producing such an integrated structure | |
| KR20210156507A (ko) | Soi 기판 제조 방법 | |
| KR20220003226A (ko) | Soi 기판 제조 방법 | |
| KR20220100385A (ko) | Soi 기판 제조 방법 | |
| KR20220099675A (ko) | Soi 기판 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220711 Address after: Gyeonggi Do, South Korea Applicant after: Xiaoshan Co. Address before: Gyeonggi Do, South Korea Applicant before: Han Shang Ze Shu Mu Co. |
|
| TA01 | Transfer of patent application right |