JP5124931B2 - 多層soiウエーハの製造方法 - Google Patents

多層soiウエーハの製造方法 Download PDF

Info

Publication number
JP5124931B2
JP5124931B2 JP2005300549A JP2005300549A JP5124931B2 JP 5124931 B2 JP5124931 B2 JP 5124931B2 JP 2005300549 A JP2005300549 A JP 2005300549A JP 2005300549 A JP2005300549 A JP 2005300549A JP 5124931 B2 JP5124931 B2 JP 5124931B2
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
oxide film
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005300549A
Other languages
English (en)
Other versions
JP2007109961A (ja
Inventor
敏視 戸部
卓夫 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2005300549A priority Critical patent/JP5124931B2/ja
Publication of JP2007109961A publication Critical patent/JP2007109961A/ja
Application granted granted Critical
Publication of JP5124931B2 publication Critical patent/JP5124931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は、電子デバイス作製用基板である多層SOIウエーハ及びその製造方法に関し、特にデバイス動作に悪影響を及ぼす金属不純物を除去するゲッタリング能力が高い多層SOIウエーハおよびその製造方法に関する。
半導体集積回路等のデバイスを作製するための基板としては、主にCZ(Czochralski Method)法によって育成されたシリコン単結晶ウエーハが用いられている。このシリコン単結晶ウエーハ上にデバイスを形成する際、p-nジャンクションや絶縁体を形成することにより各素子間の分離を行なっている。しかし近年、素子分離用絶縁体を予め基板ウエーハ内に形成しておく構造の基板が使われるようになった。この代表的なものがSOI(Silicon on insulator)ウエーハである。SOIウエーハの具体的構造は、三層構造であり、表層のシリコン単結晶層(SOI層)の下に埋め込み酸化膜等の絶縁体層をはさみ、その下部にシリコン単結晶等の支持基板をもつ構造(SOI構造)である。
このようなSOIウエーハの製造方法には大きく分けて、以下の二種類の方法がある。
第一の方法は、シリコン単結晶ウエーハの一方の表面から酸素イオンを注入して酸素イオン注入層を形成し、その後、熱処理にて酸素イオン注入層をシリコン酸化膜に変質させて、SOIウエーハとする、SIMOX(Separation by Implanted Oxygen)法である。
第二の方法は、例えば、シリコン単結晶ウエーハ(ボンドウエーハ)に熱酸化等の方法でシリコン酸化膜を形成し、その酸化膜を介してボンドウエーハと新たに用意したベースウエーハを貼り合わせて、SOIウエーハとする、貼り合わせ法である。
前者のSIMOX法は、製法が簡便であるが、酸素イオン注入層から形成されるシリコン酸化膜は極表層に限られ、ウエーハの深い位置に形成することはできないため、表層デバイス領域の厚さを厚くすることが困難である。また形成したシリコン酸化膜は緻密な構造とはなっておらず、SOIウエーハをデバイス作製用ウエーハとして使う場合の最大のメリットである完全な絶縁耐圧が得られ難いという欠点がある。その点、後者の貼り合わせ法では、シリコン酸化膜を熱酸化により形成できるため、緻密な膜質のシリコン酸化膜が得られ、また表層デバイス領域の厚さの設計は、貼り合わせた後の研磨量等で制御できるため自由度が高いという利点がある。
このようなSOIウエーハの特徴を最大限に生かす構造が多層SOI構造である。すなわち、ウエーハ表面からSOI層/埋め込み酸化膜/SOI層/埋め込み酸化膜というように、SOI層を埋め込み酸化膜で挟み込む構造を複数重ね合わせ、さらに高集積化した構造のウエーハである。この構造ならば、積み重ねる段数を増やせば、その段数分集積度が上がることになり、高集積デバイスの作製に特に有利なウエーハ構造と言える。複数の積み重ねた各層間は必要であれば配線で接続することも可能であるし、そのまま用いて別のデバイスと見なすことも可能である。このような多層SOIウエーハを高集積デバイスに用いた例として特許文献1を挙げることができる。
一方、デバイス動作に悪影響のある金属不純物は、シリコン単結晶ウエーハを電子デバイス作製用基板として用いる場合に問題とされており、その金属不純物の除去技術としてのゲッタリング方法も様々な方法にて開発が進められてきている。これら金属不純物のデバイスに与える影響については、SOIウエーハを電子デバイス作製用基板として用いる場合に特に問題であり、様々な工夫が施されている。具体的には、後に作製される電子デバイスは表層であるSOI層に形成されるため、このSOI層中の金属不純物を除去するため、SOI層の下部、絶縁酸化膜中、絶縁酸化膜直下、絶縁酸化膜下の基板層全体、SOIウエーハの裏面全体などに、単結晶シリコン基板のゲッタリング技術として培われたあらゆる手法が適用されている(例えば、特許文献2〜6参照)。
しかし近年、酸化膜中の金属の物性が明らかになってきており、従来の手法ではSOIウエーハを電子デバイス用基板として使用する際に問題となる金属不純物除去の立場において、全く対処できない場合があることがわかってきた。
一般にゲッタリングは偏析型と緩和型の二つの機構で分類されるが、原理的にどちらも低温保持あるいは徐冷でゲッタリングが進行するため、高温でのゲッタリング効果は全く無いか、たとえ存在しても低温保持より低い。このゲッタリング機構を勘案するに、SOIウエーハの場合、埋め込み酸化膜を挟んでSOI層と基板層が存在しているため、金属不純物が、この埋め込み酸化膜を通過できるかどうかがまず問題となる。その通過の可能性は各金属不純物の物性によって決定されるが、大まかには高温では通過できるものの低温では通過できないものが多い。このため、高温保持で汚染され、酸化膜を通過してSOIウエーハ全体に金属不純物が均一に広がったのち、ゲッタリングのための低温保持を行なったとしても、酸化膜を挟んでゲッター層の存在する側の金属不純物のみがゲッター層で捕獲できるに過ぎない。具体例を上げれば、ゲッター層が埋め込み酸化膜を挟んでSOI層とは反対側、すなわち基板層側に位置している場合、高温でSOI層からゲッター層のある基板層側へ移動した分の不純物は低温保持で捕獲できるが、SOI層側の不純物濃度を低減することはできない。つまり、高温で不純物がSOIウエーハ全体に広がり薄まった分の濃度低減効果しか結果的に得られず、その低減幅はゲッター層の有無に関係ないことになる。その原因は、上述したように、ゲッタリングのための低温保持では、多くの不純物が酸化膜を通過できないことに起因している。
これらの事情から、通常考えうるSOIウエーハへの不純物の混入は、SOI層に形成される電子デバイスの特性を著しく悪化させることになり、問題である。またこのことは、SOIウエーハの二つの製法、つまりSIMOX法と貼り合わせ法のどちらにも共通する問題である。まして、複数段の埋め込み酸化膜を含む多層SOI構造においては、特に不純物除去のための拡散が阻害されることになり、極めて問題である。
一方、単純な単層構造のSOIの場合、SOI層にゲッター層を設ける技術が開示されている(例えば、特許文献2,3等参照)。
具体的には、特許文献2に開示された方法では、先ず、サンドブラスト、イオン打ち込み等を行って、ボンドウエーハの鏡面研磨面にミクロクラックを含む微小欠陥を発生させる。次に、熱処理を行って前記微小欠陥の部分に熱酸化誘起積層欠陥(OSF)を導入する。次に、その表面に酸化膜を形成し、これを、ベースウエーハと貼り合わせている。そして、これにより、SOI層にゲッター層となるOSF層を設けている。さらに、この方法では、イオン打ち込み等の後の熱処理によりOSFを形成するので、ボンドウエーハ表面の面粗さが悪化してしまう。このため、それを平滑化するために鏡面研磨を行うことが良いとされている。しかしながら、このように、OSF層を研磨により平滑化すると、研磨代のバラツキによりOSF層厚にバラツキが生じ易い。このため、作製されるSOIウエーハのゲッタリング能力に面内バラツキが生じることとなる。
また、特許文献3では、リンイオンやシリコンイオンを注入した層をSOI層底部のゲッター層として利用する技術が開示されている。
しかしながら、特許文献2,3のいずれの貼り合わせSOIウエーハでも、結合面自体に予めゲッター層としての結晶欠陥層があるので、貼り合わせ自体が困難で、結合面にボイドが多発するという問題もあった。
特開2001−237370号公報 特開平4−116816号公報 特開平6−163862号公報 特開平8−293589号公報 特開平5−235007号公報 特開平9−326396号公報
本発明はこのような問題に鑑みてなされたもので、混入した金属不純物を複数のSOI層全てにおいて、均一かつ効率的に除く能力を持つとともに、結合強度も高くボイドもなく高品質の多層SOIウエーハ、並びにそれを製造する方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、支持基板の上に、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハを製造する方法において、
少なくとも、シリコン単結晶ウエーハの一方の表面から酸素イオンを注入して、該シリコン単結晶ウエーハの内部に酸素イオン注入層を形成する工程と、
前記シリコン単結晶ウエーハを熱酸化することにより、少なくとも酸素イオンを注入した表面から酸素イオン注入層までにシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を形成したシリコン単結晶ウエーハをボンドウエーハとし、該シリコン酸化膜を介してベースウエーハと貼り合わせる工程と、
前記貼り合わせたボンドウエーハとベースウエーハに熱処理を加えて、ボンドウエーハとベースウエーハとを強固に結合する工程と、
前記ボンドウエーハを減厚してSOI層を形成し、埋め込み酸化膜とSOI層の2層構造を有するウエーハを作製する工程と、
さらに、前記2層構造を有するウエーハを、貼り合わせるベースウエーハとして用い、前記酸素イオン注入層形成工程から前記ボンドウエーハ減厚工程までを1回以上繰り返して、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハとする工程と
を有することを特徴とする多層SOIウエーハの製造方法を提供する(請求項1)。
シリコン単結晶ウエーハの表面から酸素イオンを注入すると、酸素イオン注入層よりも内部の領域(より深い領域)に、転位ループや積層欠陥などの結晶欠陥層(二次欠陥層)が形成され、一方、表面には欠陥が形成されにくい。また、酸素イオン注入により形成された結晶欠陥層は、厚さのバラツキが少ない。そこで、本発明では、上記方法により多層SOIウエーハを製造することで、この厚さのバラツキの少ない結晶欠陥層を、全てのSOI層の底部に配置して、ゲッター層として利用する。このゲッター層は、ゲッタリング能力の面内バラツキが少ない。一方、各貼り合わせ界面は欠陥層とならないので良好な結合ができる。このため、製造した多層SOIウエーハは、混入した金属不純物を各SOI層の表層近傍から均一かつ効率的に除く能力を持つとともに、各結合面にボイドもなく高品質の多層SOIウエーハとすることができる。
また、本発明は、少なくとも、支持基板の上に、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハであって、前記2以上ある埋め込み酸化膜のいずれもが、イオン注入された酸素を含み、前記2以上あるSOI層のいずれもが、酸素イオン注入により生じた結晶欠陥層を有するものであることを特徴とする多層SOIウエーハを提供する。
本発明の多層SOIウエーハは、各SOI層に酸素イオン注入で生じた結晶欠陥層を有する。この酸素イオン注入により生じた結晶欠陥層は、ゲッター層として働き、ゲッタリング能力の面内バラツキが少ない。このため、本発明の多層SOIウエーハは、混入した金属不純物を各SOI層の表層近傍から均一かつ効率良く除く能力をもつ。また、結晶欠陥層が貼り合わせ界面とはならないので、ボイドのない良好な結合がされたものとなる。
以上説明したように、本発明によれば、酸素イオン注入により生じた厚さのバラツキが少ない結晶欠陥層を、多段の各SOI層中に配置してゲッター層として利用するので、混入した金属不純物を各SOI層から均一かつ効率的に除く能力を持つとともに、ボイドのない良好な結合面を有する高品質な多層SOIウエーハ、並びにその製造方法を提供することができる。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
多層SOIウエーハ内の金属不純物は各SOI層の表層側近傍に存在することが問題であり、その他の部位に存在する限りにおいては、デバイス動作にさほど悪影響を及ぼさない。
本発明者らは、この点を考慮し、多段の各SOI層の表層側から不純物を直接的に除去し、しかも安定に存在させる手段を見出すべく検討を重ねた。
その結果、本発明者らは、各SOI層の下部で、かつ埋め込み酸化膜上部に、酸素イオン注入した際に生じる歪み層等の結晶欠陥層を配置し、これをゲッター層として利用することで、各SOI層の表層から不純物を除去し、しかも安定に存在させることができることに想到し、本発明を完成させた。
ここで、図1に本発明の多層SOIウエーハの一例を示す。
この多層SOIウエーハ10は、支持基板11の上に、埋め込み酸化膜12とSOI層13の2層構造を3つ積層したものである。そして、3つある埋め込み酸化膜12a,12b,12cのいずれもが、イオン注入された酸素を含み、3つあるSOI層13a,13b,13cのいずれもが、酸素イオン注入により生じた結晶欠陥層14a,14b,14cを有する。この結晶欠陥層14a,14b,14cは、ゲッター層として働き、各SOI層に混入した金属不純物を、酸化膜を介することなく直接各SOI層の表層近傍から除去することができる。このため、デバイス作製熱処理を終了し、最終的に室温まで冷却するわずかな時間においても、効果的に不純物ゲッタリング能力を発揮する。しかも、このゲッター層は酸素イオン注入により生じたものであるから、厚さのバラツキが少なく、ゲッタリング能力の面内バラツキが少ないとともに、リン拡散やサンドブラスト等によるゲッター層のように不純物を一切含有しないという利点もある。
尚、図1では、支持基板の上に、埋め込み酸化膜とSOI層の2層構造を3つ積層したものを例示したが、本発明の多層SOIウエーハは、埋め込み酸化膜とSOI層の2層構造を2つ、あるいは4つ以上積層したものでも良い。
そして、このような多層SOIウエーハを製造する方法としては、例えば、以下に説明する図2に示す方法を挙げることができる。
先ず、シリコン単結晶ウエーハ20の一方の表面から酸素イオンを注入して、シリコン単結晶ウエーハ20の内部に酸素イオン注入層25を形成する(図2(a)参照)。
この時、酸素イオン注入層25よりも内部の領域(より深い領域)には、転位ループや積層欠陥などの結晶欠陥層(二次欠陥層)14が形成される。
次に、シリコン単結晶ウエーハ20を熱酸化することにより、酸素イオンを注入した表面から酸素イオン注入層25までにシリコン酸化膜22を形成する(図2(b)参照)。
このように、熱酸化することにより、緻密で高品質なシリコン酸化膜を形成することができる。そして、本発明では、この緻密で高品質なシリコン酸化膜22を、SOIウエーハの埋め込み酸化膜12とするので、通常のSIMOXウエーハと異なり十分な絶縁耐圧を得ることができる。
そして、シリコン酸化膜22を形成したシリコン単結晶ウエーハをボンドウエーハ26とし、シリコン酸化膜22を介してベースウエーハ27と貼り合わせる(図2(c)参照)。
この時、結合面は、埋め込み酸化膜12とベースウエーハ27の界面になる。
次に、貼り合わせたボンドウエーハ26とベースウエーハ27に熱処理を加えて、ボンドウエーハ26とベースウエーハ27とを強固に結合する(図2(d)参照)。
そして、ボンドウエーハ26を減厚してSOI層13を形成し、埋め込み酸化膜12とSOI層13の2層構造を有するウエーハを作製する(図2(e)参照)。尚、ボンドウエーハ26を減厚する方法としては、例えば、研削・研磨による方法や、イオン注入剥離法(スマートカット(登録商標)法と呼ばれる)等が挙げられるが、これらに限定されるものではない。
さらに、このようにして作製した2層構造を有するウエーハを、貼り合わせるベースウエーハとして用い、上述の酸素イオン注入層形成工程(図2(a))からボンドウエーハ減厚工程(図2(e))までを1回以上繰り返して、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハとする(図2(f)参照)。
図2(f)で例示した2層構造を3つ積層した多層SOIウエーハは、酸素イオン注入層形成工程(図2(a))からボンドウエーハ減厚工程(図2(e))までをさらに2回繰り返すことで製造できる。
このようにして製造した多層SOIウエーハ10の各SOI層13a,13b,13cの層内の下部には、酸素イオン注入により生じた、厚さのバラツキが少ない結晶欠陥層14a,14b,14cが形成される。この結晶欠陥層14a,14b,14cは、各SOI層13a,13b,13cの層内にあって表層近傍の極近くであるので、デバイスプロセスが低温短時間だった場合にもその役割を十分に果たし、混入した金属不純物を各SOI層13a,13b,13cの表層近傍から均一かつ直接的に除去することができる。通常のSIMOXウエーハでは、この結晶欠陥層はSOI層の中ではなく、酸化膜を隔てて基板側に形成されるため、ゲッタリング効果が十分には発揮されないが、本発明では、貼り合わせ法と組み合わせることにより、各SOI層内に結晶欠陥層を形成できるため、間に酸化膜を介することなく直接重金属を除去することができる。
また、貼り合わせ界面に欠陥層があるわけではないので、結合力も十分なものとなる。
尚、近年、支持基板11がシリコン単結晶である多層SOIウエーハの需要が増すなか、多層SOIウエーハに、混入した金属不純物を各SOI層の表層近傍から除く能力を付与することが求められている。本発明の製造方法によれば、このような要求を満たし、かつ、多層SOI構造を有する多層SOIウエーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、比較例1)
埋め込み酸化膜とSOI層の2層構造を2つ積層した多層SOIウエーハを、A,Bの2種類用意した。多層SOIウエーハA,Bは、いずれも、直径200mmであり、SOI層/埋め込み酸化膜の厚さは、それぞれ14μm/50nmであり、また、支持基板は、シリコン単結晶である。
多層SOIウエーハAは、図2の方法にしたがって製造したものであり、埋め込み酸化膜/支持基板の界面に結合面を有し、各SOI層下部で各埋め込み酸化膜直上に酸素イオンを注入して形成された結晶欠陥層(二次欠陥層)を持つSOIウエーハである。
一方、SOIウエーハBは、通常の貼り合わせSOIウエーハの製造工程を繰り返して製造した、埋め込み酸化膜とSOI層の2層構造を2つ積層したSOIウエーハである。従って、各SOI層の層内には、結晶欠陥層(二次欠陥層)は存在していない。
これらのSOIウエーハA,Bに、故意汚染不純物としてFeを含有する溶液を最表層のSOI層の表面に塗布し(汚染濃度は約1×1012cm−2)、その後、1000℃で48時間の熱処理による押し込み拡散を行い、室温まで冷却した。そして、表層から各層を2μmごと段階的にエッチングし、その溶液中のFe濃度を化学分析する方法で故意汚染したFeの深さ分布を測定した。
その結果、本発明にかかる多層SOIウエーハAの場合、各SOI層の表層近傍のFe濃度は検出下限以下だったのに対し、埋め込み酸化膜と接するSOI層の領域(結晶欠陥層の領域)では、Feが(1012cm-3台の濃度で)検出された。また結合界面にボイド等は発生しておらず、結合強度も高いものであった(実施例1)。
一方、比較例にかかる多層SOIウエーハBでは、各SOI層中に(1012cm-3台の濃度の)Feがほぼ均一に検出され、埋め込み酸化膜に挟まれた各SOI層に閉じこめられている様子がわかり、各SOI層の表層近傍からFeをほとんど除去できていないことがわかった(比較例1)。
以上のことから、図2の方法に従って製造した実施例1の多層SOIウエーハAは、比較例1の多層SOIウエーハBに比べて、著しく高いゲッタリング能力を有していることが判る。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施例では、支持基板がシリコン単結晶である場合を中心に説明したが、本発明は、支持基板を、石英、炭化珪素、窒化珪素、アルミナ、サファイヤ、その他のセラミックス材のような絶縁性材料とする場合にも適用することができる。
本発明の多層SOIウエーハの一例を示す概略断面図である。 本発明の多層SOIウエーハの製造方法の一例を示す説明図である。
符号の説明
10…多層SOIウエーハ、 11…支持基板、
12,12a,12b,12c…埋め込み酸化膜、
13,13a,13b,13c…SOI層、
14,14a,14b,14c…結晶欠陥層、
20…シリコン単結晶ウエーハ、 22…シリコン酸化膜、
25…酸素イオン注入層、 26…ボンドウエーハ、 27…ベースウエーハ。

Claims (1)

  1. 少なくとも、支持基板の上に、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハを製造する方法において、
    少なくとも、シリコン単結晶ウエーハの一方の表面から酸素イオンを注入して、該シリコン単結晶ウエーハの内部に酸素イオン注入層を形成する工程と、
    前記シリコン単結晶ウエーハを熱酸化することにより、少なくとも酸素イオンを注入した表面から酸素イオン注入層までにシリコン酸化膜を形成する工程と、
    前記シリコン酸化膜を形成したシリコン単結晶ウエーハをボンドウエーハとし、該シリコン酸化膜を介してベースウエーハと貼り合わせる工程と、
    前記貼り合わせたボンドウエーハとベースウエーハに熱処理を加えて、ボンドウエーハとベースウエーハとを強固に結合する工程と、
    前記ボンドウエーハを減厚してSOI層を形成し、埋め込み酸化膜とSOI層の2層構造を有するウエーハを作製する工程と、
    さらに、前記2層構造を有するウエーハを、貼り合わせるベースウエーハとして用い、前記酸素イオン注入層形成工程から前記ボンドウエーハ減厚工程までを1回以上繰り返して、埋め込み酸化膜とSOI層の2層構造を2以上積層した多層SOIウエーハとする工程と
    を有することを特徴とする多層SOIウエーハの製造方法。
JP2005300549A 2005-10-14 2005-10-14 多層soiウエーハの製造方法 Expired - Fee Related JP5124931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005300549A JP5124931B2 (ja) 2005-10-14 2005-10-14 多層soiウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300549A JP5124931B2 (ja) 2005-10-14 2005-10-14 多層soiウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007109961A JP2007109961A (ja) 2007-04-26
JP5124931B2 true JP5124931B2 (ja) 2013-01-23

Family

ID=38035575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300549A Expired - Fee Related JP5124931B2 (ja) 2005-10-14 2005-10-14 多層soiウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP5124931B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409649A (zh) * 2015-07-30 2017-02-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5240437B2 (ja) * 2008-04-24 2013-07-17 信越半導体株式会社 多層シリコン半導体ウェーハの作製方法
JP5240651B2 (ja) * 2008-04-30 2013-07-17 信越半導体株式会社 多層シリコン半導体ウェーハ及びその作製方法
JP6696473B2 (ja) * 2017-04-17 2020-05-20 株式会社Sumco 多層膜soiウェーハ及びその製造方法
KR102546554B1 (ko) * 2020-03-03 2023-06-23 주식회사 효산 멀티 soi 기판 제조 방법 및 멀티 soi 기판
CN113053919B (zh) * 2021-03-11 2024-01-26 厦门市敬微精密科技有限公司 一种多层绝缘体上硅晶圆及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH0521764A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法
US5229305A (en) * 1992-02-03 1993-07-20 Motorola, Inc. Method for making intrinsic gettering sites in bonded substrates
JPH06283421A (ja) * 1993-03-18 1994-10-07 Mitsubishi Materials Corp Soi基板およびその製造方法
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Soi基板及びその製造方法
JP2000353797A (ja) * 1999-06-11 2000-12-19 Mitsubishi Electric Corp 半導体ウエハおよびその製造方法
US6291858B1 (en) * 2000-01-03 2001-09-18 International Business Machines Corporation Multistack 3-dimensional high density semiconductor device and method for fabrication
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
JP4238998B2 (ja) * 2004-03-18 2009-03-18 セイコーエプソン株式会社 電気デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409649A (zh) * 2015-07-30 2017-02-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法
CN106409649B (zh) * 2015-07-30 2019-03-15 沈阳硅基科技有限公司 一种多层soi材料及其制备方法

Also Published As

Publication number Publication date
JP2007109961A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
JP5706391B2 (ja) Soiウエーハの製造方法
JP5319764B2 (ja) 漸進トリミング法
JP6179530B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2005524228A (ja) 高抵抗支持体上に有用層を有する基板の製造方法
JP5124931B2 (ja) 多層soiウエーハの製造方法
JP2010251444A (ja) Soiウェーハの製造方法
JP2006173568A (ja) Soi基板の製造方法
JP2007059704A (ja) 貼合せ基板の製造方法及び貼合せ基板
JP5183958B2 (ja) Soiウエーハの製造方法
JPWO2005024925A1 (ja) Soiウェーハの作製方法
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2003282845A (ja) 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2007095951A (ja) 半導体基板およびその製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP5292810B2 (ja) Soi基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
JPH10321548A (ja) 半導体基板の製造方法
JP2005082870A (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP2007227601A (ja) 半導体装置および半導体装置の製造方法
JP2006294957A (ja) 貼り合わせsoiウエーハの製造方法及び貼り合わせsoiウエーハ
JP2008041830A (ja) Soi基板およびその製造方法
JP3484961B2 (ja) Soi基板の製造方法
JPH11307471A (ja) Soi基板の製造方法
JPH11330437A (ja) Soi基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees