JPH10335716A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10335716A
JPH10335716A JP9141695A JP14169597A JPH10335716A JP H10335716 A JPH10335716 A JP H10335716A JP 9141695 A JP9141695 A JP 9141695A JP 14169597 A JP14169597 A JP 14169597A JP H10335716 A JPH10335716 A JP H10335716A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
thin film
crystal silicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9141695A
Other languages
English (en)
Other versions
JP2976929B2 (ja
Inventor
Keizo Yamada
恵三 山田
Toshihide Kuriyama
敏秀 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9141695A priority Critical patent/JP2976929B2/ja
Priority to US09/086,601 priority patent/US5989974A/en
Publication of JPH10335716A publication Critical patent/JPH10335716A/ja
Application granted granted Critical
Publication of JP2976929B2 publication Critical patent/JP2976929B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Abstract

(57)【要約】 【課題】 厚みが１ミクロンから数十ミクロン程度の半
導体薄膜を、均一にかつ精度よく、低コストで容易に形
成できる半導体装置の製造方法を提供する。 【解決手段】 他の領域よりも部分的に厚さが薄い領域
を有し、その領域が外部からの作用により変形可能な単
結晶シリコンからなる半導体装置の製造方法において、
単結晶シリコン基板へ酸素または窒素を所定の深さにイ
オン注入した後にアニール処理を行って得られる絶縁膜
上の単結晶シリコン薄膜上に、単結晶シリコンをエピタ
キシャル成長させて所望の厚みにし、次いで該絶縁膜ま
たは該絶縁膜とその下のシリコン基板の一部をエッチン
グによって取り除く工程を有する構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にマイクロマシニング等に使用する変形可能な
薄膜単結晶シリコン構造を有する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】従来のシリコン薄膜の形成方法（特開昭
60-121715公報）の工程図を図９に示す。まず、支持基
板である第１のシリコン基板８１及び薄膜化される第２
のシリコン基板８３をそれぞれ酸化し、接合面に酸化膜
８２を形成する（図９（ａ））。
【０００３】次に、シリコン基板の接合面を親水化処理
して２つの基板を張り合せる。この状態で炉に入れて加
熱し両者を完全に接合する（図９（ｂ））。
【０００４】その後、第２のシリコン基板８３を研磨機
を用いて研磨し、所望の厚みにする。これにより、図９
（ｃ）に示すようなＳＯＩ（Silicon On Insulator）基
板が得られる。
【０００５】さらに、この基板の研磨面８４に対して反
対側の面に酸化膜によるエッチングマスクを施し、ヒド
ラジン又はその他のエッチング液で酸化膜８２の表面が
露出するまでエッチングを行う。この酸化膜が露出した
時点でエッチングは自動的に停止し、シリコン薄膜が形
成される。
【０００６】図１０には別のシリコン薄膜の形成方法を
示す（IEEE ED Vol.36(4),p663(1989)）。この方法は陽
極酸化法と呼ばれ、陽極酸化により形成される酸化膜を
エッチストップに利用するものであり、ＰＮ接合を持つ
ウエハーを利用することに特徴がある。
【０００７】出発基板には、Ｐ型の導電性を持つシリコ
ン基板を支持基板９１とし、その上に、Ｎ型の導電性を
持つエピタキシャル層９２を成長したものを利用する。
このエピタキシャル層にプラスの電圧をかけながらヒド
ラジン等のエッチング液９３中で、酸化膜９５をパター
ンマスクとしてＰ型シリコンが露出している基板面から
エッチングを行う。エッチングが進行してＮ型エピタキ
シャル層９２の領域に達するとＮ型ピタキシャル層から
エッチング溶液側に電流が流れ、シリコン表面に酸化膜
が形成される。この酸化膜はエッチングの進行を阻害す
るのでその場所でエッチングは自動的に停止する。その
結果、Ｎ型エピタキシャル層９２の厚みで規定されるシ
リコン薄膜が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
張合せ法を用いたシリコン薄膜の形成方法では、研磨技
術を利用するので、マイクロマシニングに必要とされる
１ミクロンから数十ミクロン程度の厚みをもつシリコン
層を、厚みにバラツキが無く、精度よく、大量に得るこ
とが困難であった。また、ウエハー２枚分のシリコンが
必要であり、かつ研磨技術はスループットが非常に小さ
いため、製造される基板が高価なものとなっていた。
【０００９】一方、陽極酸化法を利用したシリコン薄膜
の形成方法は、でき上がるシリコン薄膜の厚みは均一で
あるが、ウエハーに電圧を印加する必要があるため、そ
の製造には他の半導体製造装置と比較して特殊なものが
必要であり、さらに製造工程についても、ウエハーに電
極を形成する必要があるため工程が繁雑となり、完全自
動化も困難であるため、製造コストが上がるといった問
題があった。
【００１０】そこで本発明の目的は、厚みが１ミクロン
から数十ミクロン程度の半導体薄膜を、均一にかつ精度
よく、低コストで容易に形成できる半導体装置の製造方
法を提供することである。
【００１１】
【課題を解決するための手段】本発明者らは、上記の目
的を達成するために種々の検討を重ねた結果、本発明を
完成した。
【００１２】本発明は、他の領域よりも部分的に厚さが
薄い領域を有し、その領域が外部からの作用により変形
可能な半導体装置の製造方法であって、半導体基板へ所
定の深さでイオン注入した後にアニール処理を行って得
られる絶縁膜上の半導体薄膜上に、半導体物質をエピタ
キシャル成長させて所望の厚みにし、次いで該絶縁膜ま
たは該絶縁膜とその下の半導体基板の一部をエッチング
によって取り除く工程を有することを特徴とする半導体
装置の製造方法に関する。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を挙げ
て詳細に説明する。
【００１４】実施形態１ 図１に本発明の一実施形態である製造工程を示す。ま
ず、支持基板である第１のシリコン層１１、基板全体に
形成された埋め込み酸化膜１２及び第２のシリコン層１
３のサンドイッチ構造を有するＳＩＭＯＸ（Separation
by Implanted Oxygen）基板を用意する（図１
（ａ））。
【００１５】この基板の上面全体に所望の不純物を含む
シリコンをエピタキシャル成長して、エピタキシャルシ
リコン層１４を形成する（図１（ｂ））。
【００１６】シリコン薄膜を所望の形状にパターニング
するために表面にマスク用酸化膜１５を設ける。上面に
設けたマスク用酸化膜を所望の形状にエッチングし、下
層のシリコン薄膜をエッチングするためのマスクとす
る。
【００１７】このマスクを利用して、シリコン薄膜を、
リアクティブエッチングあるいは異方性エッチング液を
用いて埋め込み酸化膜１２に達するまでエッチングして
成形する（図１（ｃ）及び（ｃ2））。
【００１８】その後、支持基板である第１のシリコン層
１１を、裏面からヒドラジンやＴＭＡＨ等のアルカリエ
ッチャントによる異方性エッチングを行ってエッチング
穴１６を形成する。酸化膜のエッチングスピードがシリ
コンのエッチングスピードより十分に遅いエッチング
液、たとえばヒドラジン水和物、水酸化カリウム溶液、
ＴＭＡＨを使用することによって、これらのエッチング
液は酸化膜をエッチングしないため、この異方性エッチ
ングはＳＯＩ構造の埋め込み酸化膜１２の位置で自動的
に停止する（図１（ｄ））。
【００１９】最後に、不要な埋め込み酸化膜１２及びマ
スク用酸化膜１５をバッファード弗酸等のエッチング液
によって取り除き、自由支持されたシリコン薄膜構造を
得る（図１（ｅ））。
【００２０】実施形態２ 図２に本発明の一実施形態である製造工程を示す。ま
ず、支持基板である第１のシリコン層２１、基板の一部
分に形成された埋め込み酸化膜２２及び第２のシリコン
層２３の多層構造を有するＳＩＭＯＸ基板を用意する。
この基板の上面に、所望の厚みのエピタキシャルシリコ
ン層２４を形成する（図２（ａ））。
【００２１】次に、表面にマスク用酸化膜２５を形成し
て、所望の形状にパターニングし、次いでこれをマスク
としてシリコン薄膜部を埋め込み酸化膜２２に達するま
でエッチングする（図２（ｂ）及び（ｂ2））。
【００２２】その後、支持基板である第１のシリコン層
２１を、裏面から異方性エッチングを行ってエッチング
穴２６を形成する（図２（ｃ））。
【００２３】最後に、不要な埋め込み酸化膜２２及びマ
スク用酸化膜２５を除去して自由支持されたシリコン薄
膜構造を得る（図２（ｄ））。
【００２４】実施形態３ 図３に本発明の一実施形態である製造工程を示す。ま
ず、支持基板である第１のシリコン層３１、基板の一部
分に形成された埋め込み酸化膜３２及び第２のシリコン
層３３の多層構造を有するＳＩＭＯＸ基板を用意する。
この基板の上面の一部分に、エピタキシャルシリコン層
３４を形成する（図３（ａ））。
【００２５】次に、このエピタキシャルシリコン層３４
及び第２のシリコン層３３上にマスク用酸化膜３５を設
け、所望のパターンに形成し、その下のシリコンをエッ
チングするためのマスクとする。また、裏面の第１のシ
リコン層３１表面にもマスク用酸化膜３５を設けてお
く。この上面のマスクを利用して、下層のシリコン薄膜
を埋め込み酸化膜３２に達するまでエッチングし、同時
にエピタキシャルシリコン層３４を所望の形状に成形す
る（図３（ｂ）及び（ｂ2））。
【００２６】その後、支持基板である第１のシリコン層
３３を、裏面から異方性エッチングを行ってエッチング
穴３６を形成する（図３（ｃ））。
【００２７】最後に、不要な埋め込み酸化膜３２及びマ
スク用酸化膜３５を除去して自由支持されたシリコン薄
膜構造を得る。本実施形態の方法では、薄膜の厚みが一
部異なっている構造が得られる（図３（ｄ））。
【００２８】実施形態４ 図４に本発明の一実施形態である製造工程を示す。本実
施形態では、エピタキシャル成長を２回行うことによ
り、通常のＳＩＭＯＸ基板では得られない比較的厚い、
しかも厚みの異なる領域を有する構造体を得ることがで
きる。
【００２９】まず、支持基板である第１のシリコン層４
１、埋め込み酸化膜４２及び第２のシリコン層４３から
なるＳＩＭＯＸ基板を用意する。その上に所望の厚みの
エピタキシャルシリコン層４４を形成する。また、基板
の裏面の第１のシリコン層４１表面にマスク用酸化膜４
５を設ける（図４（ａ））。
【００３０】エピタキシャルシリコン層４４上に、マス
ク用酸化膜４７を設け、この膜に部分的に穴を開け、そ
の穴に選択的にエピタキシャル成長を行って選択エピタ
キシャルシリコン層４８を形成する。さらに、その上に
マスク用酸化膜４９を形成する。続いて、マスク用酸化
膜を所望の形状にパターニングし、これをマスクとして
シリコン薄膜部を埋め込み酸化膜４２に達するまでエッ
チングする（図４（ｂ）及び（ｂ2））。
【００３１】その後、支持基板である第１のシリコン層
４１を、裏面から異方性エッチングを行ってエッチング
穴４６を形成する（図４（ｃ））。
【００３２】最後に、不要な埋め込み酸化膜４２、マス
ク用酸化膜４５、４７、４９を除去して自由支持された
シリコン薄膜構造を得る（図４（ｄ））。
【００３３】実施形態５ 図５に本発明の一実施形態である製造工程を示す。本実
施形態の特徴は、前述の実施形態と異なり、エピタキシ
ャルシリコン層側から支持基板（第１のシリコン層）と
埋め込み酸化膜（犠牲層）を除去することにある。
【００３４】まず、出発基板には、実施形態１と同様の
ＳＩＭＯＸ基板を用いる（図５（ａ））。
【００３５】その基板表面にエピタキシャル成長を行
い、エピタキシャルシリコン層５４を形成し所望のシリ
コン薄膜の厚みにする（図５（ｂ））。
【００３６】その上にマスク用酸化膜５５を形成し、こ
れをエッチングして所望の形状とし、シリコン薄膜をエ
ッチングするためのパターンマスクとする。このマスク
を利用して埋め込み酸化膜５２に達するまでエッチング
し、シリコン層５４、５３を所望の形状する。同時に、
埋め込み酸化膜５２も一部分エッチングすることによ
り、異方性エッチングを表面側から行うためのエッチン
グ溝５７を形成する（図５（ｃ）、（ｃ2））。
【００３７】その後、基板上面側から異方性エッチング
を行ってエッチング穴５６を形成する（図５（ｄ））。
【００３８】最後に、不要なマスク用酸化膜５５及び埋
め込み酸化膜５２を除去して自由支持されたシリコン薄
膜を得る（図５（ｅ））。
【００３９】実施形態６ 図６に本発明の一実施形態である製造工程を示す。本実
施形態の特徴は、前述の実施形態と異なり、エピタキシ
ャルシリコン層側から埋め込み酸化膜（犠牲層）のみを
除去することにある。
【００４０】まず、出発基板には、実施形態１と同様の
ＳＩＭＯＸ基板を用いる（図６（ａ））。
【００４１】その基板表面にエピタキシャル成長を行
い、エピタキシャルシリコン層５４を形成し、所望のシ
リコン薄膜の厚みにする（図６（ｂ））。
【００４２】その上にマスク用酸化膜５５を形成し、こ
れをエッチングして所望の形状とし、シリコン薄膜をエ
ッチングするためのパターンマスクとする。このマスク
を利用して埋め込み酸化膜５２に達するまでエッチング
し、シリコン層５４、５３を所望の形状にする。同時
に、埋め込み酸化膜５２も一部分エッチングすることに
より、異方性エッチングを表面側から行うためにエッチ
ング溝５７を形成する（図６（ｃ）、（ｃ2））。
【００４３】最後に、埋め込み酸化膜５２をエッチング
除去することにより、シリコン薄膜の下部に空洞を設
け、また不要な酸化膜５５を除去して自由支持されたシ
リコン薄膜を得る（図６（ｄ））。
【００４４】実施形態７ 図７に本発明の一実施形態である製造工程を示す。本実
施形態は、前述の実施形態と異なり、基板の一部に溝６
２あるいは穴を設けたシリコン基板６１を出発基板とす
るところに特徴がある。
【００４５】まず、裏面にマスク用酸化膜６７を有し、
上面に溝６２を有するシリコン基板６１を用意し、上面
から酸素または窒素をイオン注入する（図７（ａ））。
【００４６】次に、このシリコン基板をアニール処理し
て、シリコン基板６１、埋め込み酸化膜６３及び溝を持
つシリコン層６４からなるＳＩＭＯＸ基板を作製する
（図７（ｂ））。
【００４７】その基板の上に所望の厚みのエピタキシャ
ルシリコン層６５を形成する（図７（ｃ））。
【００４８】その上にマスク用酸化膜６６を設けてパタ
ーン形成用マスクとし、シリコン薄膜６４、６５を埋め
込み酸化膜６３に達するまでエッチングし、所望の形状
にパターニングする（図７（ｄ）及び（ｄ2））。ま
た、シリコン基板の裏面から、異方性エッチングを行っ
て支持基板（シリコン基板６１）を部分的に除去する
（図７（ｄ））。
【００４９】最後に、不要な酸化膜６３、６６を除去
し、自由支持されたシリコン薄膜構造を得る（図７
（ｅ））。
【００５０】本実施形態の方法によれば、波を打ったシ
リコン薄膜など種々の曲面を持ったシリコン薄膜が得ら
れる。
【００５１】実施形態８ 図８に本発明の一実施形態である製造工程を示す。本実
施形態の特徴は、表面からの距離の異なる位置に埋め込
み酸化膜７３を設けたことにある。
【００５２】まず、出発基板としては、裏面にマスク用
酸化膜７６が設けられたシリコン基板７１を用いる（図
８（ａ））。
【００５３】次に、基板上面の所望の領域へ加速電圧を
変えて酸素イオンあるいは窒素イオン等を打ち込み、基
板表面から少し入った所に酸素イオン導入領域７２ある
いは窒素イオン導入領域を形成する（図８（ｂ））。加
速電圧が大きいとイオンのシリコン基板透過能力が向上
し、表面からより深い位置にイオンが導入される。
【００５４】次いで、基板を十分に加熱して、導入した
イオンと基板を構成するシリコン原子とを反応させて埋
め込み酸化膜７３あるいは埋め込み窒化膜を形成する
（図８（ｃ））。
【００５５】埋め込み酸化膜７３によって分離形成され
たシリコン薄膜７５上に、エピタキシャルシリコン層７
４を所望の厚みに成長させる。その後、エピタキシャル
シリコン層を含むシリコン薄膜領域を、埋め込み酸化膜
７３に達するまでエッチングして所望の形状に成形する
（図８（ｄ）及び（ｄ2））。
【００５６】最後に、裏面から支持基板（シリコン基板
７１）を、異方性エッチングにより部分的に除去して、
部分的に厚みの異なる自由支持されたシリコン薄膜の構
造を得る（図８（ｅ））。そして、不要なマスク用酸化
膜７６及び埋め込み酸化膜７３を除去して自由支持され
たシリコン薄膜を得る。
【００５７】以上の方法で得られた構造体は、空気中で
用いることが主であるが、真空中や液体の中での利用も
可能である。
【００５８】単結晶シリコン基板に酸素あるいは窒素を
所定の深さにイオン注入した後にアニール処理を行う高
温アニールＳＩＭＯＸ法によって得られるシリコン薄膜
は、その厚みが１ミクロン以下と非常に簿いにもかかわ
らず、品質の良い単結晶シリコン薄膜である。そのた
め、この層を種結晶として利用し、その上にエピタキシ
ャル層を形成することができる。また、エピタキシャル
成長技術を利用すると、一般の工程で使用されている成
長条件で１ミクロンから数十ミクロンまでの厚みを持つ
シリコン薄膜を精度よくかつ容易に得ることができる。
さらに、エピタキシャル成長中に不純物を導入すればシ
リコン薄膜の不純物の組成を自由に制御することが可能
である。
【００５９】このようにして得られたシリコン薄膜の下
には酸化膜あるいは窒化膜等の耐異方性エッチング膜が
存在するため、基板の裏側から異方性エッチングを行う
と、その酸化膜等に達した場所でエッチングは自動的に
停止する。その結果、単結晶シリコンからなる自由支持
された薄膜が得られ、その薄膜の厚みは、上記エピタキ
シャル成長により容易に制御可能である。
【００６０】以上、シリコン薄膜について述べたが、Ｇ
ａＡｓやＧａＮ、ＧａＰ等の化合物半導体を用いた基板
においても同様に、エッチングされない膜をイオンイン
プランテーションによって基板内部に設けた後に、化合
物半導体を薄膜上にエピタキシャル成長して所望の厚み
にし、次いでその支持基板をエッチングによって部分的
に取り除く手法を用いることによって自由支持された薄
膜を製造できる。
【００６１】
【発明の効果】以上の説明から明らかなように本発明に
よれば、厚みが１ミクロンから数十ミクロン程度の半導
体薄膜を、均一にかつ精度よく、低コストで容易に形成
できる。
【００６２】さらに、従来の方法では実現できなかった
部分的に厚みの異なる自由支持された単結晶シリコン薄
膜構造や、溝や窪みのある単結晶構造、コラゲート等の
複雑な薄膜構造を有する半導体素子を、均一にかつ精度
よく、低コストで容易に製造するできる。
【図面の簡単な説明】
【図１】本発明の製造方法の説明図である。
【図２】本発明の製造方法の説明図である。
【図３】本発明の製造方法の説明図である。
【図４】本発明の製造方法の説明図である。
【図５】本発明の製造方法の説明図である。
【図６】本発明の製造方法の説明図である。
【図７】本発明の製造方法の説明図である。
【図８】本発明の製造方法の説明図である。
【図９】従来のシリコン薄膜の形成方法の説明図であ
る。
【図１０】従来のシリコン薄膜の形成方法の説明図であ
る。
【符号の説明】
１１、２１、３１、４１、５１ 第１のシリコン層 １２、２２、３２、４２、５２ 埋め込み酸化膜 １３、２３、３３、４３、５３ 第２のシリコン層 １４、２４、３４、４４、５４ エピタキシャルシリコ
ン層 １５、２５、３５、４５、４７、４９ マスク用酸化膜 １６、２６、３６、４６、５６ エッチング穴 ４８ 選択エピタキシャルシリコン層 ５７ エッチング溝 ６１ シリコン基板 ６２ 溝 ６３ 埋め込み酸化膜 ６４ シリコン層 ６５ エピタキシャルシリコン層 ６６、６７ マスク用酸化膜 ７１ シリコン基板 ７２ 酸素イオン導入領域 ７３ 埋め込み酸化膜 ７４ エピタキシャルシリコン層 ７５ シリコン薄膜 ７６ マスク用酸化膜 ８１ 第１のシリコン基板 ８２ 酸化膜 ８３ 第２のシリコン基板 ８４ 研磨面 ９０ 電源 ９１ Ｐ型支持基板 ９２ Ｎ型エピタキシャル層 ９３ エッチング液 ９４ 対向電極 ９５、９６ 酸化膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 他の領域よりも部分的に厚さが薄い領域
    を有し、その領域が外部からの作用により変形可能な半
    導体装置の製造方法であって、半導体基板へ所定の深さ
    でイオン注入した後にアニール処理を行って得られる絶
    縁膜上の半導体薄膜上に、半導体物質をエピタキシャル
    成長させて所望の厚みにし、次いで該絶縁膜または該絶
    縁膜とその下の半導体基板の一部をエッチングによって
    取り除く工程を有することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 他の領域よりも部分的に厚さが薄い領域
    を有し、その領域が外部からの作用により変形可能な単
    結晶シリコンからなる半導体装置の製造方法であって、
    単結晶シリコン基板へ酸素または窒素を所定の深さにイ
    オン注入した後にアニール処理を行って得られる絶縁膜
    上の単結晶シリコン薄膜上に、単結晶シリコンをエピタ
    キシャル成長させて所望の厚みにし、次いで該絶縁膜ま
    たは該絶縁膜とその下のシリコン基板の一部をエッチン
    グによって取り除く工程を有することを特徴とする半導
    体装置の製造方法。
  3. 【請求項３】 絶縁膜上の単結晶シリコン薄膜上に単結
    晶シリコンをエピタキシャル成長する領域が、該単結晶
    シリコン薄膜上の一部の領域である請求項２記載の半導
    体装置の製造方法。
  4. 【請求項４】 絶縁膜上の単結晶シリコン薄膜上に単結
    晶シリコンをエピタキシャル成長させた後、さらに部分
    的に単結晶シリコンをエピタキシャル成長させる請求項
    ２記載の半導体装置の製造方法。
  5. 【請求項５】 絶縁膜上の単結晶シリコン薄膜に開口部
    を設け、その開口部を通じてエッチング液を導入し、該
    単結晶シリコン薄膜の下に位置する絶縁膜または該絶縁
    膜とシリコン基板の一部を除去する請求項２記載の半導
    体装置の製造方法。
  6. 【請求項６】 単結晶シリコン基板に部分的に溝または
    窪みを設けた後、酸素または窒素をイオン注入する工程
    を有する請求項２記載の半導体装置の製造方法。
  7. 【請求項７】 単結晶シリコン基板を複数の領域に分割
    し、それぞれの領域に対するイオン注入の加速電圧を変
    えることによって、領域ごとに異なった深さに絶縁膜を
    形成する工程を含む請求項２記載の半導体装置の製造方
    法。
JP9141695A 1997-05-30 1997-05-30 半導体装置の製造方法 Expired - Fee Related JP2976929B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9141695A JP2976929B2 (ja) 1997-05-30 1997-05-30 半導体装置の製造方法
US09/086,601 US5989974A (en) 1997-05-30 1998-05-29 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9141695A JP2976929B2 (ja) 1997-05-30 1997-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10335716A true JPH10335716A (ja) 1998-12-18
JP2976929B2 JP2976929B2 (ja) 1999-11-10

Family

ID=15298069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9141695A Expired - Fee Related JP2976929B2 (ja) 1997-05-30 1997-05-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5989974A (ja)
JP (1) JP2976929B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003039393A (ja) * 2001-07-24 2003-02-13 Olympus Optical Co Ltd 三次元構造体の製造方法及び揺動体の製造方法
US6703283B1 (en) 1999-02-04 2004-03-09 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
CN105645348A (zh) * 2014-11-26 2016-06-08 无锡华润上华半导体有限公司 Mems硅膜的制造方法
CN107265394A (zh) * 2017-07-10 2017-10-20 中国计量大学 一种悬空微结构的正面释放技术

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211095B1 (en) * 1998-12-23 2001-04-03 Agilent Technologies, Inc. Method for relieving lattice mismatch stress in semiconductor devices
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
EP1195808B1 (en) * 2000-10-04 2007-08-15 Infineon Technologies AG Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
US7701022B2 (en) * 2002-05-01 2010-04-20 Rohm Co., Ltd. Semiconductor device and method of producing the same
US6770495B1 (en) * 2003-01-15 2004-08-03 Advanced Micro Devices, Inc. Method for revealing active regions in a SOI structure for DUT backside inspection
CN102319145A (zh) * 2010-07-27 2012-01-18 江苏畅微电子科技有限公司 一种制备隐形眼镜电子芯片的方法
US9748106B2 (en) * 2016-01-21 2017-08-29 Micron Technology, Inc. Method for fabricating semiconductor package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510671A (en) * 1981-08-31 1985-04-16 Kulite Semiconductor Products, Inc. Dielectrically isolated transducer employing single crystal strain gages
JPH061752B2 (ja) * 1983-12-06 1994-01-05 株式会社東芝 半導体ウエハの接合方法
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JPH05218421A (ja) * 1992-02-04 1993-08-27 Fujitsu Ltd Ｍｉｓ型半導体装置の製造方法
JPH05291543A (ja) * 1992-04-15 1993-11-05 Fujitsu Ltd 半導体装置の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703283B1 (en) 1999-02-04 2004-03-09 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
US6939771B2 (en) 1999-02-04 2005-09-06 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
US7008852B2 (en) 1999-02-04 2006-03-07 International Business Machines Corporation Discontinuous dielectric interface for bipolar transistors
JP2003039393A (ja) * 2001-07-24 2003-02-13 Olympus Optical Co Ltd 三次元構造体の製造方法及び揺動体の製造方法
CN105645348A (zh) * 2014-11-26 2016-06-08 无锡华润上华半导体有限公司 Mems硅膜的制造方法
CN107265394A (zh) * 2017-07-10 2017-10-20 中国计量大学 一种悬空微结构的正面释放技术
CN107265394B (zh) * 2017-07-10 2020-12-04 中国计量大学 一种悬空微结构的正面释放技术

Also Published As

Publication number Publication date
US5989974A (en) 1999-11-23
JP2976929B2 (ja) 1999-11-10

Similar Documents

Publication Publication Date Title
EP1555690B1 (en) Pasted soi substrate, process for producing the same and semiconductor device
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
US6376332B1 (en) Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
EP1026728A2 (en) Substrate and method of manufacturing the same
JPH07142502A (ja) 接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法
KR20070116224A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP1261019A2 (en) Plate member separating apparatus and method
JP2976929B2 (ja) 半導体装置の製造方法
KR100481647B1 (ko) 시료의 분리장치 및 분리방법
JP3363496B2 (ja) 半導体装置及びその製造方法
US6239469B1 (en) Method for fabrication of silicon on insulator substrates
US20050266657A1 (en) Substrate manufacturing method
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
JP2004096044A (ja) 基板及びその製造方法
JPH1197654A (ja) 半導体基板の製造方法
KR100511900B1 (ko) 에스오아이 기판의 제조방법
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
KR100491272B1 (ko) 소이 기판의 제조 방법
JPS6359531B2 (ja)
JPS6189669A (ja) 半導体装置の製造方法
JPS5839026A (ja) 半導体装置及びその製造方法
JPS6359532B2 (ja)
JPH1050824A (ja) Ｓｏｉ基板の製造方法
JPH01238033A (ja) 誘電体分離型半導体基板及びその製造方法
JPH02228049A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110910

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120910

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees