KR20060061201A - 단결정 실리콘 기판 및 그 제조방법 - Google Patents

단결정 실리콘 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060061201A
KR20060061201A KR1020050016266A KR20050016266A KR20060061201A KR 20060061201 A KR20060061201 A KR 20060061201A KR 1020050016266 A KR1020050016266 A KR 1020050016266A KR 20050016266 A KR20050016266 A KR 20050016266A KR 20060061201 A KR20060061201 A KR 20060061201A
Authority
KR
South Korea
Prior art keywords
layer
substrate
single crystal
silicon
insulating layer
Prior art date
Application number
KR1020050016266A
Other languages
English (en)
Other versions
KR100695144B1 (ko
Inventor
조세영
노구치 타카시
선우문욱
장샤오신
후아샹잉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/289,311 priority Critical patent/US20060113596A1/en
Publication of KR20060061201A publication Critical patent/KR20060061201A/ko
Application granted granted Critical
Publication of KR100695144B1 publication Critical patent/KR100695144B1/ko
Priority to US12/461,315 priority patent/US20100041214A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

양질의 단결정 기판 및 이의 제조방법에 관해 개시된다. 본 발명에 따른 단결정 실리콘 기판의 제조방법은: 기판에 형성된 절연층에 기판의 일부를 노출시키는 윈도우를 형성하는 단계; 윈도우를 통해 노출된 상기 기판의 표면에 에피택셜 성장 실리콘 또는 게르마늄 종자층을 형성하는 단계; 종자층과 절연층 위에 결정화대상물질인 실리콘 또는 게르마늄 물질층을 증착하는 단계; 그리고 결정화 대상물질층을 용융 및 냉각을 통해 상기 결정화 대상물질을 결정화하는 단계;를 포함한다.
단결정, 성장, 실리콘, 게르마늄, 종자

Description

단결정 실리콘 기판 및 그 제조방법{Single crystal substrate and fabrication method thereof}
도 1a는 본 발명의 단결정 실리콘 기판의 제1실시예를 보이는 개략적 단면도이다.
도 1b는 본 발명의 단결정 실리콘 기판의 제2실시예를 보이는 개략적 단면도이다.
도 2a는 본 발명의 단결정 게르마늄 기판의 제1실시예를 보이는 개략적 단면도이다.
도 2b는 본 발명의 단결정 게르마늄 기판의 제2실시예를 보이는 개략적 단면도이다.
도 3a 내지 도 3g는 본 발명에 따른 단결정 실리콘 기판 제조방법의 공정도이다.
도 4a은 본 발명에 따라 실제 제작된 단결정 실리콘 기판의 한 샘플의 SEM 이미지이며, 도 4b는 도 4a의 사각형부분의 확대 이미지이다.
도 5a는 본 발명에 따라 성공적인 단결정실리콘의 결정화가 이루어진 샘플2의 SEM 이미지이며, 도 5b는 좀 더 확대해 보인 샘플 2의 확대 SEM 이미지이다.
본 발명은 단결정 기판 및 이의 제조방법{Single crystal substrate and Fabrication method thereof}에 관한 것으로 상세히는 단결정 실리콘 기판과 단결정 게르마늄 기판에 관한 것이다.
반도체 산업의 주류가 된 웨이퍼 형태의 단결정 실리콘은 트랜지스터의 소형화 추세에 따라 점점 그 성능의 한계에 다다르고 있다. 이를 극복하기 위해 SOI (silicon on insulator)가 개발 되었는데 이는 단결정 실리콘을 절연체 위에 성막한 것으로 소자의 크기(dimension)의 감소(shrink)없이 소자의 성능을 향상시킬 수 있는 재료이다.
SOI는 고이동도의 단결정 실리콘 기판으로서 기생용량 및 숏-채널 효과(short-channel effect)가 감소되고 특히 소자 간의 크로스토크를 저감할 수 있는 저소비전력의 재료이나, 제조단가가 높은 점이 결점이다.
소위 스마트-커트라고 일컷어지는 SOI(silicon on insulator) 웨이퍼 제조방법은 최고 1000℃에 이르는 고온의 열처리(annealling) 과정을 포함한다. 이 방법은 일정 두께의 초기 베어 웨이퍼(bare wafer)를 열처리하여 산화막을 입히는 과정, 수소(H+) 이온을 웨이퍼 표면 아래로 주입하여 수소 불순물에 의한 경계층을 형성하는 과정, 웨이퍼를 별도의 기판에 본딩한 후 경계층을 분리하여 상기 기판 위에 소정 두께의 실리콘을 남기는 과정 그리고 고온 어닐링(annealling) 과정 등을 수행한다.
이러한 과정에서 열산화시는 900℃ 이상, 어닐링 시는 최고 1100℃에 까지 이르며, 이러한 고온의 공정은 자칫 기판에 큰 무리를 줄 가능성이 있다. 따라서 종래의 SOI 웨이퍼 제조방법의 고온 공정은 사용될 수 있는 기판의 재료를 제한하며, 고온 공정에서 견딜 수 있는 재료로 된 기판 조차 열적인 충격을 준다.
이와 같이 열적으로 충격을 받은 기판으로 부터 얻어진 반도체 소자는 자연 결함을 가질 확률이 높고 따라서 수율이 낮다. 무엇보다, SOI는 생산 공정이 어렵고 비용이 크다. 더욱이 이러한 높은 비용으로 얻을 수 있는 SOI막의 품질이 제한되어 극히 좋은 소자의 구득이 어렵다.
본 발명은 제작이 용이하고 저렴한 단결정 기판 및 이의 제조 방법을 제공한다.
본 발명에 따른 단결정 기판은:
기판;
상기 기판 위에 형성되는 것으로 상기 기판의 일부가 노출되는 윈도우를 가지는 절연층;
상기 윈도우에 노출된 상기 기판 부분에 형성되는 선택적 결정성장층;그리고
상기 절연층 위에와 상기 결정성장층 위에 형성되는 것으로 상기 결정성장층을 종자층으로 이용하여 결정화된 단결정물질층;을 구비한다.
본 발명의 바람직한 실시예에 따르면, 상기 기판은 사파이어기판과 실리콘 기판 중의 어느 하나이며, 이 경우 상기 단결정은 실리콘이다.
본 발명의 다른 실시예에 따르면 상기 기판은 게르마늄 기판이며, 상기 단결정은 게르마늄 단결정이다.
또한, 상기 절연층은 SiO2 절연층이며, 보다 바람직하게는 상기 절연층은 SiO2 절연층과 이 위에 적층된 SiNx 층을 구비한다.
본 발명의 실시예에 따르면, 상기 윈도우와 상기 단결정층은 복수이며, 단결정층들의 사이에 경계가 존재하는 것을 특징으로 하는 단결정실리콘 기판.
상기 본 발명의 단결정 기판 제조방법은:
결정성 기판 상에 절연층을 형성하는 단계;
상기 절연층에 상기 기판의 일부를 노출시키는 윈도우를 형성하는 단계;
상기 윈도우를 통해 노출된 상기 기판의 표면에 에피택셜 성장 종자층을 형성하는 단계;
상기 종자층과 상기 절연층 위에 결정화 대상 물질층 위에 증착하는 단계; 그리고
상기 물질층을 용융 및 냉각을 통해 상기 물질층을 결정화하여 단결정층을 얻는 단계;를 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 기판은 실리콘 웨이퍼 또는 사파이어 기판이다. 그리고 상기 절연층은 실리콘산화물(SiO2)층 또는 실리콘질화물 (SiNx)층 이며, 보다 바람직하게는 실로콘산화물층 및 이 위의 실리콘 질화물층을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 기판은 게르마늄 웨이퍼(기판)이며, 상기 단결정은 게르마늄이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 단결정 기판 및 그 제조방법의 실시예를 상세히 설명한다. 본 발명에 따른 단결정 기판은 단결정 실리콘 또는 단결정 게류마늄 기판이다.
도 1a는 본 발명의 단결정 실리콘 웨이퍼에 따른 제1실시예를 개략적 단면 구조를 보인다.
실리콘 또는 사파이어 기판위에 SiO2 절연층(insulator)이 형성되어 있고, 이 절연층에 윈도우 또는 관통공이 형성되어 여기에 선택적 결정성장(selective epitaxial growth)에 의한 Si(epi-Si) 층이 형성되어 있다.
상기와 같은 SiO2 절연층과 결정성장실리콘층(epi-Si) 위에 단결정 실리콘 (x-Si) 층들이 형성되어 있다. 상기 단결정실리콘층은 비정질실리콘의 결정화과정을 통해 얻은 것으로 결정화의 종자(seed)는 상기 결정성장실리콘층(epi-Si)이다.
단결정실리콘층의 결정화는 복수의 종자로부터 시작되므로 단결정실리콘층들의 사이에서 상기 절연층의 위의 중간에 위치하는 경계(boundary)가 존재한다. 상기 단결정 실리콘층은, 절연층 위에서 상기 경계 양측에 매우 균질한 결정구조를 가지며 이 부분으로 부터 극히 좋은 성질의 소자를 얻을 수 있다.
도 1b는 본 발명의 단결정 실리콘 웨이퍼에 따른 제2실시예를 개략적 단면 구조를 보인다.
본 실시예의 단결정 실리콘 기판은 상기 절연층이 SiO2 단일층이 아닌 복층 구조를 가진다. 즉, 실리콘 또는 사파이어 기판 위에 SiO2 층과 SiNx 층이 적층된 섬(island)모양의 절연층(insulator)이 형성되어 있다. 이러한 복층구조의 절연층들 사이에 선택적 결정성장을 위한 윈도우 또는 개구부(W)가 형성되어 있고, 여기에 Si(epi-Si) 층이 형성되어 있다. 상기와 같은 SiO2 절연층과 결정성장실리콘층(epi-Si)의 위에 결정 경계(boundary)단결정 실리콘 (x-Si) 층이 다수(본실시예에서는 두개) 형성되어 있다.
본 실시예의 특징이 SiNx 층은 바람직하게 Si3N4 이며, 이 물질층의 기능은 실리콘물질의 결정화과정에서 표면장력(surface tension)에 의한 결정 Si의 뭉침(aggromeration)을 억제하여 보다 양질의 단결정실리콘(x-Si)를 얻기 위함이다. 따라서 상기 SiO2 물질층 위의 물질은 SiNx 와 같이 SiO2 에 비해 표면 경계 에너지를 가지는 어떤 알려진 물질이라도 사용가능하다. 현실적으로 Si3N4 가 가장 바람직한 물질이다.
도 2a 는 본 발명에 따른 게르마늄 기판의 제1실시예를 보이며, 도 2b는 본 발명에 따른 게르마늄 기판의 제2실시예를 보인다.
도 2a를 참조하면, 게르마늄 기판 위에 SiO2 절연층(insulator)이 형성되어 있고, 이 절연층에 윈도우 또는 관통공이 형성되어 여기에 선택적 결정성장(selective epitaxial growth)에 의한 Ge(epi-Ge) 층이 형성되어 있다.
상기와 같은 SiO2 절연층과 결정성장게르마늄층(epi-Ge) 위에 단결정 게르마늄(x-Ge) 층들이 형성되어 있다. 상기 단결정게르마늄층은 역시 위의 단결정실리콘층과 마찬가지로 비정질 게르마늄의 결정화과정을 통해 얻은 것으로 결정화의 종자(seed)는 상기 결정성장게르마늄층(epi-Ge)이다.
단결정게르마늄층의 결정화는 복수의 종자로부터 시작되므로 단결정게르마늄층들의 사이에 경계(boundary)가 존재하며, 역시 절연층 위에서 상기 경계의 양측에 매우 균질한 결정구조의 단결정게르마늄층이 형성된다.
도 2b는 참조하면, 본 실시예의 단결정 게르마늄 기판은 상기 절연층이 SiO2 단일층이 아닌 복층 구조를 가진다. 즉, 게르마늄 기판 위에 SiO2 층과 SiNx 층이 적층된 섬(island)모양의 절연층(insulator)이 형성되어 있다. 이러한 복층구조의 절연층들 사이에 선택적 결정성장을 위한 윈도우 또는 개구부(W)가 형성되어 있고, 여기에 Ge(epi-Ge) 층이 형성되어 있다. 상기와 같은 SiO2 절연층과 결정성장게르마늄층(epi-Ge)의 위에 결정 경계(boundary), 단결정 게르마늄(x-Ge) 층이 다수(본실시예에서는 두개) 형성되어 있다.
상기와 같은 구조의 단결정 실리콘 기판의 제조방법은 다음에 설명되며, 단결정 게르마늄 기판은 단결정 실리콘 기판의 제조방법으로 부터 용이하게 도출될 수 있다. 단결정 실리콘을 제작할때의 기판은 실리콘 웨이퍼 또는 사파이어 기판이 사용되며, 단결정 게르마늄의 제작할때에는 게르마늄 웨이퍼가 이용된다. 종자물질 및 결정화대상 물질은 실리콘 또는 게르마늄이다.
이하, 본 발명에 따른 단결정 실리콘 기판의 제조방법에 따른 실시예를 설명한다.
도 3a에 도시된 바와 같이, 기판(substrate, 1)를 준비한다. 이때에 사용할 수 있는 기판은 실리콘 웨이퍼 또는 사파이어 기판이다.
도 3b에 도시된 바와 같이 상기 기판(1) 위에 CVD 또는 스퍼터링법에 의해 복층구조의 절연층(2) 즉 순차적층된 SiO2 층/ Si3N4 층을 형성한다.
도 3c에 도시된 바와 같이, 상기 절연층(2)을 아일랜드형으로 패터닝하여 절연층(2)의 사이에 윈도우(w)를 형성한다. 상기 윈도우(w)는 기판의 표면을 일부 노출시켜 후속되는 결정성장시 결정성장종자면(epitaxial growth seed surface)으로 이용하도록 한다.
도 3d에 도시된 바와 같이, 상기 윈도우(w)를 통해 절연층(2)들 사이로 노출된 기판(1)의 표면에 선택적 결정성장법에 의해 결정성장실리콘층(3, epi-Si)을 형성한다. 이때의 결정성장실리콘(3)의 높이는 절연층의 표면의 높이와 일치하거나 이보다 높게 설정한다.
도 3e에 도시된 바와 같이, 상기 기판(1)의 상면 전체, 즉 상기 절연층(2) 및 결정성장실리콘층(3)의 위에 실리콘물질층(4)을 전면적으로 형성한다. 이때의 실리콘물질층은 비정질실리콘(a-Si)이나, 실리콘의 증착 방법의 차이에 의해 나타 나는 다결정 실리콘(p-Si) 또는 비정질 및 결정질 실리콘이 혼재하는 실리콘(mixed-Si)일 수 있다.
도 3f에 도시된 바와 같이, 일반적인 퍼니스에서 열처리(annealing)하여, SPC(solid phase crystallization)을 유도한다. 이러한 열처리 과정에서 실리콘 필름의 치밀화하고 그리고 잔류 가스가 제거된다. 한편, 이러한 열처리를 통해서 상기 결정성장실리콘층(3)위에서 일부 결정화된 영역(4a)이 나타난다.
도 3g에 도시된 바와 같이 상기 실리콘물질층(4)을 용융온도로 가열한 후 냉각함으로써 실리콘물질의 결정화(crystallization)을 유도한다. 이때에 사용할 수 있는 열원으로서는 엑시머레이저이다. 즉, 실리콘물질층(4)을 ELA(Excimer Laser Annealing)에 의해 용융시킨 후 냉각시켜 상기 실리콘물질을 결정화 또는 재결정한다. 결정성장은 상기 종자층으로서 작용하는 결정성장실리콘층(3)의 위로부터 시작되어 그 방향은 기판에 평행한 횡방향(lateral direction, 화살표)으로 진행한다.
도 3h는 결정성장이 완료된 상태를 보인다. 상기와 같은 용융 및 냉각에 기판의 표면에 경계(4b)를 사이에 둔 복수의 단결정실리콘(x-Si)층(4)이 얻어진다.
앞에서 언급했던 바와 같이 상기와 같은 단결정 실리콘의 제조방법으로 부터 단결정 게르마늄의 제조방법을 용이하게 도출할 수 있다. 공정 조건은 대체적으로 유사하며, 다만 실리콘 기판이나 사파이어 기판 대신에 게르마늄 기판을 이용하며, 종자층 및 결정 대상 물질은 모두 게르마늄 물질로 형성한다.
도 4a은 실제 제작된 단결정 실리콘 기판의 SEM 이미지이며, 도 4b는 도 4a 의 사각형부분의 확대 이미지이다. 본 샘플 1은 SiO2 절연층이 넓어서 단결정실리콘이 완전하게 형성되지 않은 샘플이다. 단결정실리콘의 완전한 결정화는 결정성장실리콘간의 간격 또는 실리콘 옥사이드 절연층의 폭과 관계가 되는 것으로 파악되었고, 이를 좁힘으로써 성공적인 단결정실리콘의 결정화가 가능하다. 이는 레이저 용융과 냉각에 의한 횡적 성장의 길이에 한계가 있음으로 인한 것이고, 절연층의 폭이 이보다 두 배 이상 클 경우 횡적 결정화가 미치지 못한 절연체 위의 중간 영역에서 액화 실리콘의 다발적 뉴클리에이션(nucleation)으로 인해 다결정 실리콘이 형성된다.
도 5a는 절연체 윗부분에서 성공적인 단결정실리콘의 결정화가 이루어진 샘플 2의 SEM 이미지이며, 도 5b는 좀 더 확대해 보인 샘플 2의 확대 SEM 이미지이다.
도 5a 및 도 5b에 도시된 바와 같이 결정성장실리콘으로 부터 성장된 단결정실리콘이 절연층위에서 경계(도 5b에서 밝은 수직부분)가 약 2.6미크론의 폭으로 형성되었음을 알 수 있다.
상기와 같은 본 발명에 따르면 단결정 실리콘 및 단결정 게르마늄을 용이하게 저렴한 비용으로 제조할 수 있다. 이러한 제조방법은 결과적으로 소자의 제조단가를 낮추는 잇점을 가진다.
이러한 본 발명은 소위 SOI 구조의 단결정 실리콘 기판 또는 단결정 게르마 늄 기판이 요구되는 다양한 분야의 응용에 적용될 수 있다.
이러한 본 발명에 의한 단결정 기판 제조방법은 TFT 뿐 아니라 실리콘을 이용하는 예를 들어 태양전지 등에도 적용할 수 있다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims (15)

  1. 기판;
    상기 기판 위에 형성되는 것으로 상기 기판의 일부가 노출되는 윈도우를 가지는 절연층;
    상기 윈도우에 노출된 상기 기판 부분에 형성되는 선택적 결정성장층;그리고
    상기 절연층 위에와 상기 결정성장층 위에 형성되는 것으로 상기 결정성장층을 결정화 종자층으로 이용하여 결정화된 단결정층;을 구비하는 것을 특징으로 하는 단결정 기판.
  2. 제 1 항에 있어서,
    상기 기판은 사파이어, 실리콘, 게르마늄 기판 중의 어느 하나인 것을 특징 으로 하는 단결정 기판.
  3. 제 1 항에 있어서,
    상기 절연층은 SiO2 절연층인 것을 특징으로 하는 단결정 기판.
  4. 제 1 항에 있어서,
    상기 절연층은 SiO2 절연층과 이 위에 적층된 SiNx 층을 구비하는 것을 특징으로 하는 단결정 기판.
  5. 제 1 항에 있어서,
    상기 윈도우과 상기 단결정층은 복수이며, 단결정층들의 사이에 경계가 존재하는 것을 특징으로 하는 단결정 기판.
  6. 기판 상에 절연층을 형성하는 단계;
    상기 절연층에 상기 기판의 일부를 노출시키는 윈도우를 형성하는 단계;
    상기 윈도우를 통해 노출된 상기 기판의 표면에 에피택셜 성장 종자층을 형성하는 단계;
    상기 종자층과 상기 절연층 위에 결정화 대상 물질을 증착하는 단계; 그리고
    상기 결정화 대상물질을 용융 및 냉각을 통해 상기 결정화 대상물질층을 결 정화하는 단계;를 포함하는 것을 특징으로 하는 단결정 기판 제조방법.
  7. 제 6 항에 있어서,
    상기 기판은 실리콘, 사파이어, 게르마늄 기판 중 어느 하나인 것을 특징으로 하는 단결정 기판 제조방법.
  8. 제 6 항에 있어서,
    상기 절연층은 실리콘산화물(SiO2)층, 실리콘질화물(SiNx)층 중의 어느 하나 인 것을 특징으로 하는 단결정 기판 제조방법.
  9. 제 6 항에 있어서,
    상기 절연층은 실리콘산화물층 및 이 위의 실리콘 질화물층을 포함하는 것을 특징으로 하는 단결정 기판 제조방법.
  10. 제 6 항에 있어서,
    상기 결정화 대상 물질층은 비정질 실리콘 또는 비정질 게르마늄층인 것을 특징으로 하는 단결정 기판 제조방법.
  11. 제 6 항에 있어서,
    상기 결정화 대상 물질층은 다정질 실리콘층 또는 다정질 게르마늄층인 것을 특징으로 하는 단결정 기판 제조방법.
  12. 제 6 항에 있어서,
    상기 결정화 대상물질층은 비정질과 다결정이 혼재하는 물질구조를 가지는 것을 특징으로 하는 단결정 기판 제조방법.
  13. 제 6 항 내지 제 12항 중의 어느 한 항에 있어서,
    상기 결정화 대상물질층의 용융은 ELA에 의해 수행하는 것을 특징으로 하는 단결정 기판 제조방법.
  14. 제 6 항 내지 제 13항 중의 어느 한 항에 있어서,
    상기 절연층은 CVD 또는 스퍼터링법에 의해 수행하는 것을 특징으로 하는 단결정 기판 제조방법.
  15. 제 6 항 내지 제 13 항 중의 어느 한 항에 있어서,
    상기 결정화 대상 물질층을 증착하는 단계와 결정화 대상물질층의 재결정화단계의 사이에 결정화 대상물질층을 어닐링하는 것을 특징으로 하는 단결정 기판 제조방법.
KR1020050016266A 2004-12-01 2005-02-26 단결정 실리콘 기판 및 그 제조방법 KR100695144B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/289,311 US20060113596A1 (en) 2004-12-01 2005-11-30 Single crystal substrate and method of fabricating the same
US12/461,315 US20100041214A1 (en) 2004-12-01 2009-08-07 Single crystal substrate and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040099745 2004-12-01
KR20040099745 2004-12-01

Publications (2)

Publication Number Publication Date
KR20060061201A true KR20060061201A (ko) 2006-06-07
KR100695144B1 KR100695144B1 (ko) 2007-03-14

Family

ID=37157774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016266A KR100695144B1 (ko) 2004-12-01 2005-02-26 단결정 실리콘 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100695144B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112608A (ko) * 2013-03-11 2014-09-24 삼성전자주식회사 에피택셜층 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818285B1 (ko) 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR101032347B1 (ko) 2007-10-29 2011-05-02 삼성전자주식회사 단결정 실리콘 로드 구조체

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60234312A (ja) 1984-05-08 1985-11-21 Nec Corp Ｓｏｉ膜形成方法
JPH02191319A (ja) * 1988-10-17 1990-07-27 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法
JP2527016B2 (ja) * 1988-11-11 1996-08-21 日本電気株式会社 半導体膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140112608A (ko) * 2013-03-11 2014-09-24 삼성전자주식회사 에피택셜층 형성 방법

Also Published As

Publication number Publication date
KR100695144B1 (ko) 2007-03-14

Similar Documents

Publication Publication Date Title
KR100790869B1 (ko) 단결정 기판 및 그 제조방법
US20100041214A1 (en) Single crystal substrate and method of fabricating the same
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
JP4190798B2 (ja) 薄膜トランジスタ及びその製造方法
JP2006114913A (ja) 薄膜トランジスタ及びその製造方法
KR100390523B1 (ko) 실리콘 박막 결정화 방법
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
JP2007184562A (ja) 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法
JP2505736B2 (ja) 半導体装置の製造方法
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
KR100333269B1 (ko) 박막 트랜지스터와 액정 표시장치 및 그 제조방법
JP4663615B2 (ja) 半導体装置
KR20030015617A (ko) 결정질 실리콘의 제조방법
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法
JP2876598B2 (ja) 半導体装置の製造方法
JP2000183357A (ja) 薄膜トランジスタ及びその製造方法
KR100612892B1 (ko) 반도체 기판 및 그 제조방법
JP3141909B2 (ja) 半導体装置作製方法
JPH01276616A (ja) 半導体装置の製造方法
JPH01276617A (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12