JP2003068868A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 Ｐ⁺型埋め込み拡散層におけるＰ型拡散条件
の範囲を拡大する。 【解決手段】 Ｐ型基板１０上に所定の厚さで形成した
酸化膜３０を介して、Ｎ ⁺型埋め込み拡散層１１を形成
するＮ⁺型不純物を埋め込む。このとき、Ｎ^＋型不純物
を埋め込む濃度に応じて酸化膜３０の厚さを制御する。
これにより、Ｎ⁺型埋め込み拡散層１１におけるＮ^＋型
不純物の濃度を自在に制御することができる。したがっ
て、Ｎ^＋型埋め込み拡散層１１上に形成するＰ^＋型埋め
込み拡散層におけるＰ型拡散条件の範囲を十分に確保す
ることが自在となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に縦型ＮＰＮトランジス
タと縦型ＰＮＰトランジスタが共存する半導体装置の製
造方法に関する。

【０００２】

【従来の技術】縦型ＮＰＮトランジスタと縦型ＰＮＰト
ランジスタをアイソレーションで分離し、共存させた半
導体装置が知られている。このような半導体装置の断面
を図６に示す。図６に示す半導体装置３１は、Ｐ＋型ア
イソレーション層３２により分離された縦型ＮＰＮトラ
ンジスタ３１ａと縦型ＰＮＰトランジスタ３１ｂとを備
えている。

【０００３】縦型ＮＰＮトランジスタ３１ａは、Ｐ型基
板３３上に埋め込み拡散により形成されたＮ＋型埋め込
み拡散層３４と、Ｎ＋型埋め込み拡散層３４上にエピタ
キシャル成長により形成されたＮ型エピタキシャル成長
層３５と、Ｎ型エピタキシャル成長層３５上に形成され
たＮ＋型拡散層３６及びＰ型ベース層３７と、Ｐ型ベー
ス層３７上に形成されたＮ＋型エミッタ層３８と、これ
らＮ＋型拡散層３６、Ｐ型ベース層３７、Ｎ＋型エミッ
タ層３８に電気的に接続されたコレクタ電極３９、ベー
ス電極４０、エミッタ電極４１等を備える。

【０００４】一方、縦型ＰＮＰトランジスタ３１ｂは、
Ｐ型基板３３上に埋め込み拡散により形成されたＮ＋型
埋め込み拡散層４２と、Ｎ＋型埋め込み拡散層４２上に
形成されたＰ＋型埋め込み拡散層４３と、Ｐ＋型埋め込
み拡散層４３上にエピタキシャル成長により形成された
Ｎ型エピタキシャル成長層３５と、Ｎ型エピタキシャル
成長層３５に埋め込み形成されたＰ＋型コレクタ層４４
と、Ｎ型エピタキシャル成長層３５に形成されたＮ＋型
拡散層４５及びＰ型エミッタ層４６と、これらＰ＋型コ
レクタ層４４、Ｎ＋型拡散層４５、Ｐ型エミッタ層４６
に電気的に接続されたコレクタ電極４７、ベース電極４
８、エミッタ電極４９等を備える。

【０００５】また、この半導体装置３１は、従来から、
以下で説明する手法により製造されている。

【０００６】先ず、図５（ａ）に示すように、Ｐ型基板
３３上にＳｉＯ_２等からなる酸化膜１０１を成膜し、フ
ォトエッチングによりにＮ＋型埋め込み拡散層３４，４
２に相当する位置にそれぞれ開口部１０２を形成する。
なお、図５（ａ）はＰ型基板３３の断面図である。

【０００７】次に、図５（ｂ）に示すように、酸化膜１
０１をマスクとして用いてＰ型基板３３上にＮ＋型不純
物（例えば、アンチモン）を含有したＳＯＧ（スピン
オンガラス）膜１０５を塗布し、Ｎ＋型不純物を埋め込
んだ後に拡散させて、Ｎ＋型埋め込み拡散層３４，４２
を形成する。次に、図５（ｃ）に示すように、酸化膜１
０１を除去した後に、再びＳｉＯ_２等からなる酸化膜１
０３を成膜し、フォトエッチングによりＮ＋型埋め込み
拡散層４２上及びアイソレーション３２の下層部に相当
する位置にそれぞれ開口１０４，１０５を形成し、Ｐ＋
型不純物を埋め込む。

【０００８】次に、酸化膜１０３を除去した後に、図５
（ｄ）に示すように、エピタキシャル成長を行い、Ｎ型
エピタキシャル成長層３５を形成する。Ｎ＋型不純物よ
りも拡散スピードの速いＰ＋型不純物を使用する事で、
Ｎ＋型埋め込み拡散層４２上にＰ＋型埋め込み拡散層４
３が形成される。

【０００９】次に、Ｎ型エピタキシャル成長層３５上
に、従来から広く用いられている各種の半導体形成技術
を用いて図６に示す縦型ＮＰＮトランジスタ３１ａ及び
縦型ＰＮＰトランジスタ３１ｂを備える半導体装置３１
が形成される。

【００１０】

【発明が解決しようとする課題】ところで、上述したよ
うにして半導体装置３１を製造するに際しては、縦型Ｐ
ＮＰトランジスタ３１ｂのＰ＋型埋め込み拡散層４３と
Ｎ＋型埋め込み拡散層４２との間で良好なＰＮ接合状態
を形成することが重要となる。Ｐ＋型埋め込み拡散層４
３を拡散させたときに良好なＰＮ接合状態を得るために
は、Ｐ＋型不純物をＮ＋型埋め込み拡散層４２を形成す
るＮ＋型不純物の濃度に依存した所定の濃度以上で埋め
込む必要があった。

【００１１】しかしながら、半導体装置３１は、上述し
たように縦型ＰＮＰトランジスタ３１ｂに隣接して縦型
ＮＰＮ型トランジスタ３１ａを形成する場合には、これ
ら双方のトランジスタの製造工程が重なり、且つ縦型Ｎ
ＰＮ型トランジスタ３１ａの特性劣化防止を考慮して縦
型ＰＮＰトランジスタ３１ｂのＮ＋型埋め込み拡散層４
２のＮ＋型不純物濃度等の拡散条件は、縦型ＮＰＮ型ト
ランジスタ３１ａのＮ＋型埋め込み拡散層３４の拡散条
件に依存し制限され、これに応じてＰ＋型埋め込み拡散
層４３におけるＰ型拡散条件も制限されてしまう場合が
生じる。この場合、Ｐ＋型埋め込み拡散層４３は、Ｎ＋
型埋め込み拡散層３４及び４２よりも不純物濃度が大き
いため湧き上がり量が多く、図６に示す縦型ＰＮＰトラ
ンジスタ３１ｂにおけるエピタキシャル成長層３５の厚
みＴ１１，１２を適切な厚み（例えば、同一厚み）とす
ることが難しく、縦型ＮＰＮトランジスタと縦型ＰＮＰ
トランジスタを共存させた半導体装置では、お互いの素
子特性を合わせ込む制御が困難であった。したがって、
縦型ＮＰＮ型トランジスタ３１ａのＮ＋型埋め込み拡散
層３４におけるＮ型拡散条件を変更することなく、縦型
ＰＮＰトランジスタ３１ｂのＮ＋型埋め込み拡散層４２
のＮ＋型不純物濃度を変更可能とし、Ｐ＋型埋め込み拡
散層４３に要求されるＰ型拡散条件の範囲を可能な限り
広げたいという要望があった。

【００１２】そこで、本発明は、上述した従来の実情に
鑑みてなされたものであり、Ｐ＋型埋め込み拡散層にお
けるＰ型拡散条件の範囲を十分に確保し素子特性の合わ
せ込みにおける妥協項目を減ずることができる半導体装
置の製造方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、Ｐ型基板上にアイソレーションを介して
縦型ＮＰＮトランジスタと縦型ＰＮＰトランジスタが形
成されている半導体装置において、前記縦型ＰＮＰトラ
ンジスタは、前記Ｐ型基板上に所定の厚さで酸化膜を形
成する工程と、前記酸化膜を介して前記Ｐ型基板上にＮ
⁺型不純物を埋め込むことによりＮ⁺型埋め込み拡散層を
形成する工程と、前記Ｎ⁺型埋め込み拡散層上にＰ⁺型埋
め込み拡散層を形成する工程と、前記Ｐ型基板に対する
エピタキシャル成長により、Ｎ型エピタキシャル成長層
を形成する工程とを有し、前記酸化膜の厚さを制御する
ことにより、前記Ｎ⁺型埋め込み拡散層を形成する工程
で埋め込むＮ⁺型不純物の濃度を制御することを特徴と
するものである。

【００１４】以上のように構成された本発明に係る半導
体装置の製造方法によれば、酸化膜の厚さを制御するこ
とによって、所望とする濃度でＮ^＋型不純物が埋め込ま
れてなるＮ^＋埋め込み拡散層を形成することができる。
このため、Ｎ^＋型埋め込み拡散層のＮ型拡散条件とは独
立して、このＮ^＋型埋め込み拡散層におけるＮ^＋型不純
物の濃度を制御することができ、これに応じてＰ^＋型不
純物の濃度を制御することができる。したがって、例え
ば、Ｎ^＋型埋め込み拡散層におけるＮ^＋型不純物の濃度
を所望とする値に低く設定した上でＰ^＋型不純物を埋め
込むことができ、Ｐ^＋型不純物のＰ型拡散条件の範囲を
十分に確保することができる。

【００１５】すなわち、縦型ＮＰＮトランジスタのＮ＋
型埋め込み拡散層の拡散条件とは独立して、縦型ＰＮＰ
トランジスタのＮ＋型埋め込み拡散層におけるＮ＋型不
純物の濃度を制御することができ、これに応じてＰ＋型
不純物の濃度を制御することができる。したがって、例
えば、縦型ＰＮＰトランジスタのＮ＋型埋め込み拡散層
におけるＮ＋型不純物の濃度を低く設定した上でＰ＋型
不純物を埋め込むことができ、Ｐ＋型不純物濃度を所望
とする値に下げる方向でＰ型拡散条件の範囲を十分に確
保することができ、Ｐ＋型埋め込み拡散層の沸き上がり
を抑制し縦型ＮＰＮトランジスタ及び縦型ＰＮＰトラン
ジスタの両素子特性の合わせ込みを可能とすることがで
きる。

【００１６】また、本発明に係る半導体装置の製造方法
は、Ｐ型基板上にアイソレーションを介して縦型ＮＰＮ
トランジスタと縦型ＰＮＰトランジスタが形成されてい
る半導体装置において、前記Ｐ型基板上に所定の深さで
段差部を形成する工程と、前記Ｐ型基板上に前記段差部
を形成した位置と、前記段差部を形成していない位置と
にそれぞれＮ⁺型不純物を埋め込む工程と、前記Ｎ⁺型不
純物を拡散させることによりＮ⁺型埋め込み拡散層を形
成する工程と、前記段差部を形成していない位置に形成
された前記Ｎ⁺型埋め込み拡散層上にＰ⁺型埋め込み拡散
層を形成する工程と、前記Ｐ型基板に対するエピタキシ
ャル成長により、Ｎ型エピタキシャル成長層を形成する
工程とを有し、前記段差部の深さを制御することによ
り、当該段差部を形成した位置に形成するＮ⁺型埋め込
み拡散層のＮ⁺型不純物濃度と比較して、当該段差部を
形成していない位置に形成するＮ⁺型埋め込み拡散層の
Ｎ⁺型不純物濃度を低くすることを特徴とするものであ
る。

【００１７】以上のように構成された本発明に係る半導
体装置の製造方法では、段差部が形成された位置と比較
して、段差部が形成されていない位置でのスピンオンガ
ラスの厚さが薄く形成されることとなる。したがって、
Ｎ^＋型不純物を拡散させるために熱処理を施した際に、
段差部が形成されていない位置の方が、段差部が形成さ
れた位置よりも拡散源となる不純物が少ないため、Ｎ^＋
型不純物の濃度を低く抑えることができる。

【００１８】すなわち、段差部の深さを制御することに
よって、この段差部が形成された位置に形成するＮ^＋型
埋め込み拡散層のＮ^＋型不純物濃度と比較して、段差部
が形成されていない位置に形成するＮ^＋型埋め込み拡散
層のＮ^＋型不純物濃度を制御することが可能である。

【００１９】このため、縦型ＮＰＮトランジスタのＮ＋
型埋め込み拡散層の拡散条件とは独立して、縦型ＰＮＰ
トランジスタのＮ＋型埋め込み拡散層におけるＮ＋型不
純物の濃度を制御することができ、これに応じてＰ＋型
不純物の濃度を制御することができる。したがって、例
えば、縦型ＰＮＰトランジスタのＮ＋型埋め込み拡散層
におけるＮ＋型不純物の濃度を低く設定した上でＰ＋型
不純物を埋め込むことができ、Ｐ＋型不純物濃度を所望
とする値に下げる方向でＰ型拡散条件の範囲を十分に確
保することができ、Ｐ＋型埋め込み拡散層の沸き上がり
を抑制し縦型ＮＰＮトランジスタ及び縦型ＰＮＰトラン
ジスタの両素子特性の合わせ込みを可能とすることがで
きる。

【００２０】

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法について、図面を参照しながら詳細に説明す
る。以下では、本発明の実施の形態として、図１に示す
構造とされた半導体装置１を製造する場合について説明
する。

【００２１】図１は、本発明の実施の形態として示す半
導体装置１の断面図である。尚、本発明では、縦型ＰＮ
Ｐトランジスタの製造工程に特徴を有し、縦型ＮＰＮト
ランジスタは従来と同一であるため、以下の説明では主
に縦型ＰＮＰトランジスタの製造工程について説明する
ものとし、従来と同一製造工程である縦型ＮＰＮトラン
ジスタは従来と同一符号を用い、その説明を省略する。
半導体装置１は、Ｐ＋型アイソレーション層３２により
分離された縦型ＮＰＮトランジスタ３１ａと縦型ＰＮＰ
トランジスタ２０とを備えている。半導体装置１は、図
１に示すように、Ｐ型基板１０上に埋め込み拡散により
形成されたＮ＋型埋め込み拡散層１１と、Ｎ＋型埋め込
み拡散層１１上に形成されたＰ＋型埋め込み拡散層１２
と、Ｐ＋型埋め込み拡散層１２上にエピタキシャル成長
により形成されたＮ型エピタキシャル成長層１３と、Ｎ
型エピタキシャル成長層１３に埋め込み形成されたＰ＋
型コレクタ層１４と、Ｎ型エピタキシャル成長層１３に
形成されたＮ＋型拡散層１５及びＰ型エミッタ層１６
と、これらＰ型コレクタ層１４、Ｎ＋型拡散層１５、及
びＰ型エミッタ層１６にそれぞれ電気的に接続されたコ
レクタ電極１７、ベース電極１８、エミッタ電極１９等
を備える。

【００２２】また、半導体装置１においては、上述した
Ｎ型エピタキシャル成長層１３、Ｐ型コレクタ層１４、
Ｎ＋型拡散層１５、Ｐ型エミッタ層１６、コレクタ電極
１７、ベース電極１８、及びエミッタ電極１９によっ
て、縦型ＰＮＰトランジスタ２０が構成されている。

【００２３】ここで、上述した構造とされた半導体装置
１を本発明を適用して製造する場合の第１の手法につい
て、図２を参照しながら説明する。

【００２４】先ず、図２（ａ）に示すように、Ｐ型基板
１０上にＳｉＯ₂等からなる酸化膜１０１を形成し、フ
ォトエッチングにより開口１０２を形成する。そして、
再度Ｐ型基板１０上にＳｉＯ₂等からなる酸化膜３０を
形成し、この酸化膜３０の厚さを縦型ＰＮＰトランジス
タ２０のＮ^＋型埋め込み拡散層１１を形成する部位で所
定の厚さ（図２（ａ）中においてｔで示す厚さ）に加工
する。このように酸化膜３０の厚さを制御するに際して
は、例えば、各種のエッチング技術などを用いることが
できる。また、例えば、Ｐ型基板１０がＳｉによって形
成されている場合には、このＳｉに対して酸化処理を施
す度合いを制御することによって酸化膜３０の厚さを制
御するとしてもよい。

【００２５】次に、図２（ｂ）に示すように、Ｐ型基板
１０上にＮ＋型不純物（例えば、アンチモン）を含有し
たＳＯＧ（スピン オン ガラス）膜１０５を塗布し、
酸化膜３０が所定の厚さとされた領域にバイポーラプロ
セス技術を用いてＮ^＋型不純物を埋め込んだ後に拡散さ
せて、Ｎ^＋型埋め込み拡散層１１を形成する。このと
き、酸化膜３０がいわばフィルタとして機能し、この酸
化膜３０の厚さに応じた濃度でＮ^＋型不純物が埋め込ま
れ、且つ縦型ＮＰＮトランジスタ３１ａのＮ＋型埋め込
み拡散層３４に比べ不純物濃度は低くなる。

【００２６】次に、酸化膜１０１を除去した後に、再び
ＳｉＯ_２等からなる酸化膜１０３を成膜し、フォトエッ
チングにより開口１０４を形成する。そして、開口１０
４を形成後、図２（ｃ）に示すように、Ｎ＋型埋め込み
拡散層１１上に従来の不純物濃度よりも低い濃度でＰ＋
型不純物を埋め込む。また、同時にアイソレーション３
２の下部にも、Ｐ＋型不純物が埋め込められる。

【００２７】次に、酸化膜１０３を除去してエピタキシ
ャル成長を行い、図２（ｄ）に示すように、Ｎ型エピタ
キシャル成長層１３を形成する。このとき、Ｎ＋型不純
物よりも拡散スピードの速いＰ＋型不純物を使用する事
で、Ｎ＋型埋め込み拡散層１１上にＰ＋型埋め込み拡散
層１２が形成される。

【００２８】次に、各種の半導体形成技術を用いて縦型
ＰＮＰトランジスタ２０及び縦型ＮＰＮトランジスタ３
１ａを形成する。これにより、図１に示す構造の半導体
装置１が完成する。なお、縦型ＰＮＰトランジスタ２０
及び縦型ＮＰＮトランジスタ３１ａを形成する工程は、
各種の半導体形成技術を用いて、従来から広く用いられ
ている公知の手法を用いることができるため、ここでの
説明を省略することとする。

【００２９】以上のような第１の手法により半導体装置
１を製造することによって、上述したように、酸化膜３
０を透過して、Ｎ^＋型埋め込む拡散層１１のＮ^＋型不純
物が埋め込まれることとなる。このとき埋め込まれるＮ
＋型不純物の濃度は、酸化膜３０を形成する膜厚に応じ
て縦型ＮＰＮトランジスタ３１ａのＮ＋型埋め込み拡散
層３４とは別な濃度に制御することができ、特にＮ＋型
埋め込み拡散層３４のＮ＋型不純物濃度よりも、低く設
定することが可能である。すなわち、酸化膜３０を形成
する膜厚を適宜選択することによって、Ｎ＋型埋め込み
拡散層１２のＮ＋型不純物濃度を自在に制御することが
できる。

【００３０】つぎに、半導体装置１を本発明を適用して
製造する場合の第２の手法について、図３を参照しなが
ら説明する。

【００３１】先ず、図３（ａ）に示すように、Ｐ型基板
１０上の所定の位置に、所定の深さで段差部１０ａを形
成する。このとき、段差部１０ａは、例えば各種の化学
的或いは物理的なエッチング技術を用いて形成してもよ
いし、機械的な手法によりＰ型基板１０を研磨・研削す
ることにより形成してもよい。

【００３２】次に、図３（ｂ）に示すように、Ｐ型基板
１０上にＳｉＯ₂等からなる酸化膜１０１を形成し、フ
ォトエッチングによりＮ^＋型埋め込み拡散層１１，３４
を形成する部位で開口１０２を形成する。次に、開口１
０２を形成した後に、Ｐ型基板１０上にＮ＋型不純物
（例えば、アンチモン）を含有したＳＯＧ（スピン オ
ン ガラス）膜１０５を塗布する。ここで、ＳＯＧ膜１
０５は高粘度の液状であるので、段差部１０ａを十分に
段差解消することができ、段差部１０ａを形成していな
い位置でのＳＯＧ膜１０５の厚さ（図中Ａで示す）は、
段差部１０ａを形成した位置でのＳＯＧ膜１０５の厚さ
（図中Ｂで示す）と比較して薄く形成されることとな
る。尚、段差部１０ａを形成した位置には、縦型ＮＰＮ
トランジスタ３１ａのＮ^＋型埋め込み拡散層３４が、段
差部１０ａを形成していない位置には、縦型ＰＮＰトラ
ンジスタ２０のＮ^＋型埋め込み拡散層１１がそれぞれ配
置される。

【００３３】次に、段差部１０ａを形成した位置と形成
していない位置とにおいて、バイポーラプロセス技術を
用いてＮ^＋型不純物を埋め込んだ後に拡散させて、Ｎ^＋
型埋め込み拡散層１１，３４を形成する。このようにし
てＮ^＋型不純物を埋め込む際には、段差部１０ａを形成
していない位置では、段差部１０ａを形成した位置と比
較して拡散源（例えばアンチモン）を含有しているＳＯ
Ｇ膜１０５の厚さが薄いため、拡散源となるＮ^＋型不純
物の量が少なくなる。

【００３４】したがって、Ｎ^＋型不純物を拡散してＮ^＋
型埋め込み拡散層１１，３４を形成すると、段差部１０
ａを形成していない位置に形成されるＮ^＋型埋め込み拡
散層１１のＮ^＋型不純物濃度は、段差部１０ａを形成し
た位置に形成されるＮ^＋型埋め込み拡散層３４のＮ^＋型
不純物濃度よりも小さくなる。

【００３５】次に図３（ｃ）に示すように、酸化膜１０
１、ＳＯＧ膜１０５を除去した後に、再びＳｉＯ_２等か
らなる酸化膜１０３を成膜し、フォトエッチングにより
開口１０４を形成する。そして、開口１０４を形成後、
段差部１０ａを形成していない位置に形成されたＮ＋型
埋め込み拡散層１１上に従来の不純物濃度よりも低い濃
度でＰ＋型不純物を埋め込む。また、同時にアイソレー
ション３２の下部にも、Ｐ＋型不純物が埋め込められ
る。

【００３６】次に、酸化膜１０３を除去してエピタキシ
ャル成長を行い、図３（ｄ）に示すように、Ｎ型エピタ
キシャル成長層１３を形成する。このとき、Ｎ＋型不純
物よりも拡散スピードの速いＰ＋型不純物を使用する事
で、Ｎ＋型埋め込み拡散層１１上にＰ＋型埋め込み拡散
層１２が形成される。

【００３７】次に、各種の半導体形成技術を用いて縦型
ＰＮＰトランジスタ２０及び縦型ＮＰＮトランジスタ３
１ａを形成する。これにより、図４に示す構造の半導体
装置２が完成する。なお、縦型ＰＮＰトランジスタ２０
及び縦型ＮＰＮトランジスタ３１ａを形成する工程は、
各種の半導体形成技術を用いて、従来から広く用いられ
ている公知の手法を用いることができるため、ここでの
説明を省略することとする。また、図４に示す第２の手
法によって形成された半導体装置２は、第１の手法によ
って形成された図１の半導体装置１と縦型ＰＮＰトラン
ジスタのＮ^＋型埋め込み拡散層の形成手法のみが異なる
だけであるので、半導体装置２の構成要素は半導体装置
１と同一符号を用い、その説明を省略する。

【００３８】以上のような第２の手法により半導体装置
１を製造することによって、上述したように、段差部１
０ａの深さを制御することによって、段差部１０ａを形
成していない位置でのＮ^＋型埋め込む拡散層１１のＮ^＋
型不純物濃度を小さくすることができる。

【００３９】ここで、Ｐ^＋型埋め込み拡散層１２におけ
るＰ型拡散条件は、このＰ^＋型埋め込み拡散層１２を形
成するＰ^＋型不純物の濃度、及びＮ^＋型埋め込み拡散層
１１を形成するＮ^＋型不純物の濃度に大きく依存する。
具体的には、良好なＰＮ接合状態を形成する為にＮ^＋型
埋め込み拡散層１１におけるＮ^＋型不純物の濃度が低け
れば、Ｐ^＋型埋め込み拡散層１２におけるＰ^＋型不純物
の濃度は低くても良く、Ｎ^＋型埋め込み拡散層１１にお
けるＮ^＋型不純物の濃度が高ければ、Ｐ^＋型埋め込み拡
散層１２におけるＰ^＋型不純物の濃度は高くなければな
らないという性質を有する。

【００４０】したがって、上述のようにして縦型ＰＮＰ
トランジスタ２０のＮ＋型埋め込み拡散層１１のＮ＋型
不純物濃度を縦型ＮＰＮトランジスタ３１ａのＮ＋型埋
め込み拡散層３４のＮ＋型不純物濃度とは別個に制御可
能であることにより、縦型ＰＮＰトランジスタ２０のＰ
＋型埋め込み拡散層１２のＰ型拡散条件範囲を十分に確
保することができる。

【００４１】また、縦型ＰＮＰトランジスタ２０をさら
に形成する場合には、Ｐ＋型埋め込み拡散層１２とＮ＋
型拡散層１５及びＰ型エミッタ層１６との間の距離をあ
る程度確保することが重要となるが、従来の手法によっ
て製造した場合には、図６より、高濃度のＮ＋型埋め込
み拡散層４２上にＰ＋型埋め込み拡散層４３を形成して
いることから、さらに高濃度でＰ＋型不純物を埋め込む
必要があり、Ｐ＋型埋め込み拡散層４３の拡散の度合い
を抑制して、上述した距離を所望とするだけ確保するこ
とが困難であった。

【００４２】これに対して、本発明に係る手法では、縦
型ＰＮＰトランジスタ２０のＮ＋型埋め込み拡散層１１
のＮ＋型不純物濃度を縦型ＮＰＮトランジスタ３１ａの
Ｎ＋型埋め込み拡散層３４のＮ＋型不純物濃度とは別個
に制御することが可能であることから、このＮ＋型不純
物の濃度を適宜低く設定することによりＰ＋型不純物を
埋め込む濃度も低くすることができる。したがって、Ｐ
＋型埋め込み拡散層１２の拡散の湧き上がりを抑制し
て、このＰ＋型埋め込み拡散層１２と縦型ＰＮＰトラン
ジスタ２０を構成するＮ＋型拡散層１５及びＰ型エミッ
タ層１６との間の距離を確保することが容易となる。

【００４３】

【発明の効果】本発明に係る半導体装置の製造方法によ
れば、酸化膜の厚さ、或いは段差部の深さを制御するこ
とによって、所望とする濃度でＮ^＋型不純物が埋め込ま
れてなるＮ^＋埋め込み拡散層を形成することができる。
すなわち、縦型ＮＰＮトランジスタのＮ＋型埋め込み拡
散層の拡散条件とは独立して、縦型ＰＮＰトランジスタ
のＮ＋型埋め込み拡散層におけるＮ＋型不純物の濃度を
制御することができ、これに応じてＰ＋型不純物の濃度
を制御することができる。したがって、例えば、縦型Ｐ
ＮＰトランジスタのＮ＋型埋め込み拡散層におけるＮ＋
型不純物の濃度を低く設定した上でＰ＋型不純物を埋め
込むことができ、Ｐ＋型不純物濃度を所望とする値に下
げる方向でＰ型拡散条件の範囲を十分に確保することが
でき、Ｐ＋型埋め込み拡散層の沸き上がりを抑制し縦型
ＮＰＮトランジスタ及び縦型ＰＮＰトランジスタの両素
子特性の合わせ込みを可能とすることができる。

【図面の簡単な説明】

【図１】本発明を適用して製造する半導体装置の一例を
示す概略断面図である。

【図２】同半導体装置を製造する場合の第１の手法につ
いて説明するための図である。

【図３】半導体装置を製造する場合の第２の手法につい
て説明するための図である。

【図４】第２の手法を適用して製造する半導体装置を示
す概略断面図である。

【図５】従来の手法により半導体装置を製造する場合に
ついて説明するための図である。

【図６】従来の半導体装置を示す断面図である。

【符号の説明】

１ 半導体装置 １０ Ｐ型基板 １０ａ 段差部 １１ Ｎ^＋型埋め込み拡散層 １２ Ｐ^＋型埋め込み拡散層 １３ Ｎ型エピタキシャル成長層 ２０ 縦型ＰＮＰトランジスタ ３０ 酸化膜 １０５ ＳＯＧ膜（スピンオンガラス）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠原 正樹 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 Ｆターム(参考） 5F003 BB08 BC01 BC05 BC08 BJ01 BJ03 BP04 BP07 BP09 BP10 BP25 BP31 BP48 5F082 AA08 BA12 BA14 BA22 BA41 BA47 BC03 BC04 EA04 EA05 EA10 EA32

Claims (3)

【特許請求の範囲】
1. 【請求項１】 Ｐ型基板上にアイソレーションを介して
   縦型ＮＰＮトランジスタと縦型ＰＮＰトランジスタが形
   成されている半導体装置において、 前記縦型ＰＮＰトランジスタは、前記Ｐ型基板上に所定
   の厚さで酸化膜を形成する工程と、 前記酸化膜を介して前記Ｐ型基板上にＮ⁺型不純物を埋
   め込むことによりＮ⁺型埋め込み拡散層を形成する工程
   と、 前記Ｎ⁺型埋め込み拡散層上にＰ⁺型埋め込み拡散層を形
   成する工程と、 前記Ｐ型基板に対するエピタキシャル成長により、Ｎ型
   エピタキシャル成長層を形成する工程とを有し、 前記酸化膜の厚さを制御することにより、前記Ｎ⁺型埋
   め込み拡散層を形成する工程で埋め込むＮ⁺型不純物の
   濃度を制御することを特徴とする半導体装置の製造方
   法。
2. 【請求項２】 前記酸化膜の厚さを１０ｎｍ以上とする
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
3. 【請求項３】Ｐ型基板上にアイソレーションを介して縦
   型ＮＰＮトランジスタと縦型ＰＮＰトランジスタが形成
   されている半導体装置において、 前記Ｐ型基板上に所定の深さで段差部を形成する工程
   と、 前記Ｐ型基板上に前記段差部を形成した位置と、前記段
   差部を形成していない位置とにそれぞれＮ⁺型不純物を
   埋め込む工程と、 前記Ｎ⁺型不純物を拡散させることによりＮ⁺型埋め込み
   拡散層を形成する工程と、 前記段差部を形成していない位置に形成された前記Ｎ⁺
   型埋め込み拡散層上にＰ⁺型埋め込み拡散層を形成する
   工程と、 前記Ｐ型基板に対するエピタキシャル成長により、Ｎ型
   エピタキシャル成長層を形成する工程とを有し、 前記段差部の深さを制御することにより、当該段差部を
   形成した位置に形成するＮ⁺型埋め込み拡散層のＮ⁺型不
   純物濃度と比較して、当該段差部を形成していない位置
   に形成するＮ⁺型埋め込み拡散層のＮ⁺型不純物濃度を低
   くすることを特徴とする半導体装置の製造方法。