JPH06216058A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06216058A JPH06216058A JP592493A JP592493A JPH06216058A JP H06216058 A JPH06216058 A JP H06216058A JP 592493 A JP592493 A JP 592493A JP 592493 A JP592493 A JP 592493A JP H06216058 A JPH06216058 A JP H06216058A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon layer
- region
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】ホウ素等の不純物を有して形成された素子分離
領域等から該不純物の流出を防止できる半導体装置の製
造方法を提供する。 【構成】一導電型のシリコン層２３内に反対導電型の不
純物拡散領域２７を形成する工程、露出した前記シリコ
ン層上に犠牲酸化膜３０を形成する工程及び、前記犠牲
酸化膜３０を除去した後、絶縁膜２９を形成する工程、
を有する。
領域等から該不純物の流出を防止できる半導体装置の製
造方法を提供する。 【構成】一導電型のシリコン層２３内に反対導電型の不
純物拡散領域２７を形成する工程、露出した前記シリコ
ン層上に犠牲酸化膜３０を形成する工程及び、前記犠牲
酸化膜３０を除去した後、絶縁膜２９を形成する工程、
を有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、ホウ素（Ｂｒ）を用いた素子分離領域を
形成する場合にホウ素の拡散流出（Out diffusion）に
よる不具合を防止する半導体装置の製造方法に関するも
のである。
に係り、特に、ホウ素（Ｂｒ）を用いた素子分離領域を
形成する場合にホウ素の拡散流出（Out diffusion）に
よる不具合を防止する半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】種々のＩＣでは所定の不純物を拡散させ
て、各素子形成領域を絶縁分離する素子分離領域を形成
する。
て、各素子形成領域を絶縁分離する素子分離領域を形成
する。
【０００３】図４及び図５は従来のＮＰＮのバイポーラ
トランジスタの製造工程断面図である。まず、図４
（ａ）に示すように、ホウ素（Boron：Ｂｒ）をドープ
したＰ型シリコン基板１上にＮ+埋め込み層２、Ｎ型エ
ピタキシャルシリコン層（以下Ｎ層）３を形成した後、
Ｎ層３上に熱酸化によりＳｉＯ2からなる酸化膜４を形
成し、次に図４（ｂ）のように、埋め込み層の形成と同
様に分離領域の酸化膜４を除去して素子分離領域形成部
を開孔する。その後、ウェハー全面にホウ素を添加した
ホウ素シリケートガラス（ＢＳＧ）を低温気相成長（Ｃ
ＶＤ）させてＢＳＧ膜５を形成する。この時ＢＳＧ膜５
上にＳｉＯ2膜６をもＣＶＤにより形成する。その後、
パターニングされた部分にホウ素（ＢＳＧ膜５中のホウ
素）を所定温度で熱拡散させ、Ｐ+領域７を形成してＮ
層３を分離する。
トランジスタの製造工程断面図である。まず、図４
（ａ）に示すように、ホウ素（Boron：Ｂｒ）をドープ
したＰ型シリコン基板１上にＮ+埋め込み層２、Ｎ型エ
ピタキシャルシリコン層（以下Ｎ層）３を形成した後、
Ｎ層３上に熱酸化によりＳｉＯ2からなる酸化膜４を形
成し、次に図４（ｂ）のように、埋め込み層の形成と同
様に分離領域の酸化膜４を除去して素子分離領域形成部
を開孔する。その後、ウェハー全面にホウ素を添加した
ホウ素シリケートガラス（ＢＳＧ）を低温気相成長（Ｃ
ＶＤ）させてＢＳＧ膜５を形成する。この時ＢＳＧ膜５
上にＳｉＯ2膜６をもＣＶＤにより形成する。その後、
パターニングされた部分にホウ素（ＢＳＧ膜５中のホウ
素）を所定温度で熱拡散させ、Ｐ+領域７を形成してＮ
層３を分離する。
【０００４】次に、図４（ｃ）に示すように、ＳｉＯ2
膜６、ＢＳＧ膜５、酸化膜４を全てエッチング除去した
後、ＳｉＯ2等からなる絶縁膜９を再度ＣＶＤにより形
成し（図５（ａ））、以下、通常の工程を経てベース領
域１１、エミッタ領域１２、コレクタ領域１３、ベース
電極１５、エミッタ電極１６、コレクタ電極１７を形成
し、ＮＰＮバイポーラトランジスタを製造する（図５
（ｂ））。
膜６、ＢＳＧ膜５、酸化膜４を全てエッチング除去した
後、ＳｉＯ2等からなる絶縁膜９を再度ＣＶＤにより形
成し（図５（ａ））、以下、通常の工程を経てベース領
域１１、エミッタ領域１２、コレクタ領域１３、ベース
電極１５、エミッタ電極１６、コレクタ電極１７を形成
し、ＮＰＮバイポーラトランジスタを製造する（図５
（ｂ））。
【０００５】
【発明が解決しようとする課題】上記図４（ｂ）から図
４（ｃ）に示すように、ウェハー上部のＳｉＯ2膜６、
ＢＳＧ膜５、酸化膜４を順次除去した後、図５（ａ）の
ようにＣＶＤ絶縁膜９を形成する過程で、Ｐ+領域７内
のホウ素が拡散流出（Out diffision）してＮ層３の表
面ほぼ全面あるいはＰ+領域７近傍のＮ層表面をＰ型に
反転させ、それぞれ図６および図７に示すようなＰ反転
層１９を形成したり、あるいはＮ層の表面濃度を低下さ
せる。
４（ｃ）に示すように、ウェハー上部のＳｉＯ2膜６、
ＢＳＧ膜５、酸化膜４を順次除去した後、図５（ａ）の
ようにＣＶＤ絶縁膜９を形成する過程で、Ｐ+領域７内
のホウ素が拡散流出（Out diffision）してＮ層３の表
面ほぼ全面あるいはＰ+領域７近傍のＮ層表面をＰ型に
反転させ、それぞれ図６および図７に示すようなＰ反転
層１９を形成したり、あるいはＮ層の表面濃度を低下さ
せる。
【０００６】このようにして、Ｐ+領域７内からのホウ
素の流出によるＮ層の表面の特性変化により、寄生ＰＭ
ＯＳ Ｖthの低下、ベース領域１５とＰ+領域７間の耐
圧が小さくなる等の電気的特性劣化を招く。
素の流出によるＮ層の表面の特性変化により、寄生ＰＭ
ＯＳ Ｖthの低下、ベース領域１５とＰ+領域７間の耐
圧が小さくなる等の電気的特性劣化を招く。
【０００７】上述したＰ+領域からのホウ素の流出を抑
える対策として、従来図４（ｃ）で示した如くＮ層３上
の酸化膜等を全て除去した後、ＣＶＤ ＳｉＯ2膜を形
成する際、Ｏ2雰囲気の炉芯管で連続的に薄いＳｉＯ2膜
を形成した後、所定のＣＶＤＳｉＯ膜2を形成する方法
が行われているが、ホウ素の流出を必ずしも完全に抑え
ることができなかった。
える対策として、従来図４（ｃ）で示した如くＮ層３上
の酸化膜等を全て除去した後、ＣＶＤ ＳｉＯ2膜を形
成する際、Ｏ2雰囲気の炉芯管で連続的に薄いＳｉＯ2膜
を形成した後、所定のＣＶＤＳｉＯ膜2を形成する方法
が行われているが、ホウ素の流出を必ずしも完全に抑え
ることができなかった。
【０００８】また、Ｎ層３上にＣＶＤ ＳｉＯ2膜（絶
縁膜）９を形成する前にホウ素の流出量を予め想定して
リン等のＮ型不純物をＮ層表面の全面にイオン注入（Io
n Implantation）する方法によってＮ層のＰ反転あるい
はＮ型不純物低下の補償を行っていたが予め想定したホ
ウ素の流出量と実際の流出量との差にバラツキを生じて
しまい、電気的特性を安定して適正化することができな
かった。
縁膜）９を形成する前にホウ素の流出量を予め想定して
リン等のＮ型不純物をＮ層表面の全面にイオン注入（Io
n Implantation）する方法によってＮ層のＰ反転あるい
はＮ型不純物低下の補償を行っていたが予め想定したホ
ウ素の流出量と実際の流出量との差にバラツキを生じて
しまい、電気的特性を安定して適正化することができな
かった。
【０００９】更に又、ホウ素の流出によりベース領域，
エミッタ領域，形成条件や各素子特性に影響を与え問題
となった。
エミッタ領域，形成条件や各素子特性に影響を与え問題
となった。
【００１０】そこで本発明は、ホウ素等の不純物を有し
て形成された素子分離領域から該不純物の流出を防止で
きる半導体装置の製造方法を提供することを目的とす
る。
て形成された素子分離領域から該不純物の流出を防止で
きる半導体装置の製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記課題は本発明によれ
ば一導電型のシリコン層内に反対導電型の不純物拡散領
域を形成する工程、露出した前記シリコン層上に犠牲酸
化膜を形成する工程及び、前記犠牲酸化膜を除去した
後、絶縁膜を形成する工程、を有することを特徴とする
半導体装置の製造方法によって解決される。
ば一導電型のシリコン層内に反対導電型の不純物拡散領
域を形成する工程、露出した前記シリコン層上に犠牲酸
化膜を形成する工程及び、前記犠牲酸化膜を除去した
後、絶縁膜を形成する工程、を有することを特徴とする
半導体装置の製造方法によって解決される。
【００１２】更に、上記課題は本発明によれば、一導電
型のシリコン層上に酸化膜を形成する工程、前記酸化膜
の素子分離形成領域を除去する工程、次に反対導電型の
不純物を含有する絶縁膜を全面に形成する工程、前記素
子分離形成領域から前記反対導電型の不純物を前記シリ
コン層内に拡散させて前記シリコン層の素子分離領域を
形成する工程、前記シリコン層上の酸化膜及び絶縁膜を
全面除去する工程、露出したシリコン層上に犠牲酸化膜
を形成する工程及び前記犠牲酸化膜を除去した後、絶縁
膜を形成する工程、を有することを特徴とする半導体装
置の製造方法によって解決される。
型のシリコン層上に酸化膜を形成する工程、前記酸化膜
の素子分離形成領域を除去する工程、次に反対導電型の
不純物を含有する絶縁膜を全面に形成する工程、前記素
子分離形成領域から前記反対導電型の不純物を前記シリ
コン層内に拡散させて前記シリコン層の素子分離領域を
形成する工程、前記シリコン層上の酸化膜及び絶縁膜を
全面除去する工程、露出したシリコン層上に犠牲酸化膜
を形成する工程及び前記犠牲酸化膜を除去した後、絶縁
膜を形成する工程、を有することを特徴とする半導体装
置の製造方法によって解決される。
【００１３】
【作用】本発明によれば図２（ｂ）から図２（ｃ）に示
すように、一導電型としてのＮ型のシリコン層（Ｎ層）
２３内にＰ+領域２７を素子分離領域として形成し、露
出したＮ層２３面上に予め薄い犠牲酸化膜３０を形成
し、その後その犠牲酸化膜３０をエッチング除去する工
程を行う。この犠牲酸化膜の形成・除去により、Ｐ +領
域２７の形成後のＮ層表面絶縁膜（ＳｉＯ2，ＢＳＧ）
の全面剥離時に形成されるＮ層（Ｓｉエピタキシャル
層）表面のホウ素リッチ層が犠牲酸化膜３０のＳｉＯ2
内へ取り込まれ、そのＳｉＯ2の除去によりＮ層２３表
面のホウ素が安定的に除去されＰ反転等が防止される。
すように、一導電型としてのＮ型のシリコン層（Ｎ層）
２３内にＰ+領域２７を素子分離領域として形成し、露
出したＮ層２３面上に予め薄い犠牲酸化膜３０を形成
し、その後その犠牲酸化膜３０をエッチング除去する工
程を行う。この犠牲酸化膜の形成・除去により、Ｐ +領
域２７の形成後のＮ層表面絶縁膜（ＳｉＯ2，ＢＳＧ）
の全面剥離時に形成されるＮ層（Ｓｉエピタキシャル
層）表面のホウ素リッチ層が犠牲酸化膜３０のＳｉＯ2
内へ取り込まれ、そのＳｉＯ2の除去によりＮ層２３表
面のホウ素が安定的に除去されＰ反転等が防止される。
【００１４】なお、上述のように、Ｐ+領域２７の形成
後のＮ層表面絶縁膜の全面剥離時にＳｉのＮ層２３表面
にホウ素リッチ層が形成されていることは、そのＮ層表
面のＨＦ処理後の流水で２〜３分経過すると親水性とな
ることから判断できる。一方、本発明による犠牲酸化膜
形成、そしてそのエッチング除去を経た工程の場合は、
ＨＦ処理後２０〜３０分間流水しても親水性になること
はなく、安定な状態になっていることがわかる。
後のＮ層表面絶縁膜の全面剥離時にＳｉのＮ層２３表面
にホウ素リッチ層が形成されていることは、そのＮ層表
面のＨＦ処理後の流水で２〜３分経過すると親水性とな
ることから判断できる。一方、本発明による犠牲酸化膜
形成、そしてそのエッチング除去を経た工程の場合は、
ＨＦ処理後２０〜３０分間流水しても親水性になること
はなく、安定な状態になっていることがわかる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００１６】図１〜図３は、本発明に係る半導体装置の
製造方法の一実施例、特にＮＰＮバイポーラトランジス
タの製造方法を説明するための工程断面図である。図１
（ａ）〜図２（ｂ）までは従来技術で説明した図４
（ａ）から図４（ｃ）までの工程とほぼ同様である。
製造方法の一実施例、特にＮＰＮバイポーラトランジス
タの製造方法を説明するための工程断面図である。図１
（ａ）〜図２（ｂ）までは従来技術で説明した図４
（ａ）から図４（ｃ）までの工程とほぼ同様である。
【００１７】すなわち、図１（ａ）でホウ素等のＰ型不
純物をドープしたＰ型シリコン基板２１上に砒素（Ａ
ｓ）等のＮ型不純物を１２００℃〜１３００℃の温度で
熱拡散させて、Ｎ+埋め込み層２２を形成し、その上に
リン等の不純物を含有したシリコンエピタキシャル層で
あるＮ層３を形成し、更にその上に熱酸化により酸化膜
２４を形成する。
純物をドープしたＰ型シリコン基板２１上に砒素（Ａ
ｓ）等のＮ型不純物を１２００℃〜１３００℃の温度で
熱拡散させて、Ｎ+埋め込み層２２を形成し、その上に
リン等の不純物を含有したシリコンエピタキシャル層で
あるＮ層３を形成し、更にその上に熱酸化により酸化膜
２４を形成する。
【００１８】その後、図１（ｂ）に示すように、パター
ニングにより素子分離領域形成部の酸化膜２４を除去し
て開孔を有する酸化膜パターン２４ａを形成する。
ニングにより素子分離領域形成部の酸化膜２４を除去し
て開孔を有する酸化膜パターン２４ａを形成する。
【００１９】次ぎに、図１（ｃ）に示すように、全面に
ＢＳＧ膜２５とＳｉＯ2膜２６とをＣＶＤ法により形成
し、酸化膜パターン２４ａの開孔部にＢＳＧ膜２５中の
ホウ素を約１２００℃で熱拡散し、Ｐ+領域２７を形成
してＮ層２３を分離してＮ層の島を形成する（図２
（ａ））。
ＢＳＧ膜２５とＳｉＯ2膜２６とをＣＶＤ法により形成
し、酸化膜パターン２４ａの開孔部にＢＳＧ膜２５中の
ホウ素を約１２００℃で熱拡散し、Ｐ+領域２７を形成
してＮ層２３を分離してＮ層の島を形成する（図２
（ａ））。
【００２０】次ぎに、図２（ｂ）に示すように、ＳｉＯ
2膜２６、ＢＳＧ膜２５、酸化膜パターン２４ａを全面
剥離する。この全面剥離形成工程でＰ+領域２７からホ
ウ素の拡散流出がなされ、Ｎ層２３と酸化膜２４界面あ
るいは酸化膜２４内にホウ素リッチ層が形成される。
2膜２６、ＢＳＧ膜２５、酸化膜パターン２４ａを全面
剥離する。この全面剥離形成工程でＰ+領域２７からホ
ウ素の拡散流出がなされ、Ｎ層２３と酸化膜２４界面あ
るいは酸化膜２４内にホウ素リッチ層が形成される。
【００２１】この後、本発明に特有の工程図２（ｃ）及
び図３（ａ）を行う。すなわち、全面剥離後、Ｏ2雰囲
気の炉芯管内にウェハーを挿入し、９００〜９５０℃の
温度で４０ｎｍ程度の薄い犠牲酸化膜３０を形成する
（図２（ｃ））。
び図３（ａ）を行う。すなわち、全面剥離後、Ｏ2雰囲
気の炉芯管内にウェハーを挿入し、９００〜９５０℃の
温度で４０ｎｍ程度の薄い犠牲酸化膜３０を形成する
（図２（ｃ））。
【００２２】次に、図３（ａ）に示すように、その犠牲
酸化膜３０をエッチング除去する。この工程で上記ホウ
素リッチ層も犠牲酸化膜３０と共に除去されることにな
る。
酸化膜３０をエッチング除去する。この工程で上記ホウ
素リッチ層も犠牲酸化膜３０と共に除去されることにな
る。
【００２３】次に、図３（ｂ）及び図３（ｃ）に示すよ
うに、従来と同様の方法により所定の厚さ、例えば５０
０ｎｍの厚さのＣＶＤあるいは熱酸化によるＳｉＯ2膜
２９を形成して（ＣＶＤの場合１０００℃程度の温度で
Ｄensifyを行う）、その後ベース領域３１、エミッタ領
域３２、コレクタ領域３３、更にベース電極３５、エミ
ッタ電極３６、コレクタ電極３７等を形成してＮＰＮト
ランジスタを完成する。
うに、従来と同様の方法により所定の厚さ、例えば５０
０ｎｍの厚さのＣＶＤあるいは熱酸化によるＳｉＯ2膜
２９を形成して（ＣＶＤの場合１０００℃程度の温度で
Ｄensifyを行う）、その後ベース領域３１、エミッタ領
域３２、コレクタ領域３３、更にベース電極３５、エミ
ッタ電極３６、コレクタ電極３７等を形成してＮＰＮト
ランジスタを完成する。
【００２４】上記実施例は、ＮＰＮバイポーラトランジ
スタを例にとって説明したが、ＰＮＰトランジスタ、Ｖ
ＰＮＰトランジスタＲ（抵抗）等ＩＣに搭載される素子
全般に有効である。また本実施はホウ素拡散領域として
素子分離領域を例示しているが、その他単にホウ素拡散
形成領域からの拡散流出によるＰ反転等の対策にも有効
である。
スタを例にとって説明したが、ＰＮＰトランジスタ、Ｖ
ＰＮＰトランジスタＲ（抵抗）等ＩＣに搭載される素子
全般に有効である。また本実施はホウ素拡散領域として
素子分離領域を例示しているが、その他単にホウ素拡散
形成領域からの拡散流出によるＰ反転等の対策にも有効
である。
【００２５】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、例えばホウ素等の不純物拡散層
（素子分離領域）から拡散流出した不純物が予め除去さ
れるので、反対導電型への反転防止あるいはＳｉエピタ
キシャル表面濃度の低下防止が図れると共に、寄生ＭＯ
ＳのＶthの低下防止やベース領域と素子分離領域との間
の距離を所定距離に維持できる。
置の製造方法によれば、例えばホウ素等の不純物拡散層
（素子分離領域）から拡散流出した不純物が予め除去さ
れるので、反対導電型への反転防止あるいはＳｉエピタ
キシャル表面濃度の低下防止が図れると共に、寄生ＭＯ
ＳのＶthの低下防止やベース領域と素子分離領域との間
の距離を所定距離に維持できる。
【図１】本発明に係るＮＰＮトランジスタの製造工程断
面図（Ｉ）である。
面図（Ｉ）である。
【図２】本発明に係るＮＰＮトランジスタの製造工程断
面図（II）である。
面図（II）である。
【図３】本発明に係るＮＰＮトランジスタの製造工程断
面図（III）である。
面図（III）である。
【図４】従来のＮＰＮトランジスタの製造工程断面図
（Ｉ）である。
（Ｉ）である。
【図５】従来のＮＰＮトランジスタの製造工程断面図
（II）である。
（II）である。
【図６】従来技術の問題を説明するための断面図であ
る。
る。
１，２１ Ｐ型シリコン基板 ２，２２ Ｎ+埋め込み層 ３，２３ Ｎ層（シリコン層） ４，２４ 酸化膜 ２４ａ 酸化膜パターン ６，２６ ＳｉＯ2 膜 ７，２７ Ｐ+領域 １１，３１ ベース領域 １２，３２ エミッタ領域 １３，３３ コレクタ領域 １５，３５ ベース電極 １６，３６ エミッタ電極 １７，３７ コレクタ電極 ３０ 犠牲酸化膜
Claims (3)
- 【請求項１】 一導電型のシリコン層内に反対導電型の
不純物拡散領域を形成する工程、 露出した前記シリコン層上に犠牲酸化膜を形成する工程
及び、 前記犠牲酸化膜を除去した後、絶縁膜を形成する工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 一導電型のシリコン層上に酸化膜を形成
する工程、 前記酸化膜の素子分離形成領域を除去する工程、 次に反対導電型の不純物を含有する絶縁膜を全面に形成
する工程、 前記素子分離形成領域から前記反対導電型の不純物を前
記シリコン層内に拡散させて前記シリコン層の素子分離
領域を形成する工程、 前記シリコン層上の酸化膜及び絶縁膜を全面除去する工
程、 露出したシリコン層上に犠牲酸化膜を形成する工程及び
前記犠牲酸化膜を除去した後、絶縁膜を形成する工程、 を有することを特徴とする半導体装置の製造方法。 - 【請求項３】 前記一導電型のシリコン層がＰ型シリコ
ン層であり、前記反対導電型の不純物を含有する絶縁膜
がＮ型不純物のホウ素を含有するホウ珪酸ガラスである
ことを特徴とする請求項１又は２記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP592493A JPH06216058A (ja) | 1993-01-18 | 1993-01-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP592493A JPH06216058A (ja) | 1993-01-18 | 1993-01-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06216058A true JPH06216058A (ja) | 1994-08-05 |
Family
ID=11624449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP592493A Pending JPH06216058A (ja) | 1993-01-18 | 1993-01-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06216058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
-
1993
- 1993-01-18 JP JP592493A patent/JPH06216058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165619A (ja) * | 2002-09-26 | 2004-06-10 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに、半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0072966B1 (en) | Integrated circuit structure and method for forming a recessed isolation structure for integrated circuits | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| EP0176747A1 (en) | Silicon semiconductor substrate with an insulating layer embedded therein and method for forming the same | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| USRE31652E (en) | Method of producing a semiconductor device | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US4231819A (en) | Dielectric isolation method using shallow oxide and polycrystalline silicon utilizing a preliminary etching step | |
| US4283235A (en) | Dielectric isolation using shallow oxide and polycrystalline silicon utilizing selective oxidation | |
| KR890003146B1 (ko) | 유전체 격리구조를 가진 보상 반도체장치를 제조하는 방법 | |
| JPH06216058A (ja) | 半導体装置の製造方法 | |
| JPH0465528B2 (ja) | ||
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS60136327A (ja) | 半導体装置の製造方法 | |
| JPS58159348A (ja) | 半導体装置の分離方法 | |
| JPS5850752A (ja) | 半導体装置の製造方法 | |
| JPS6010748A (ja) | 半導体装置の製造方法 | |
| JPH0271526A (ja) | 半導体集積回路およびその製造方法 | |
| JP2747574B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS6239538B2 (ja) | ||
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH1050820A (ja) | 半導体装置およびその製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPH0258781B2 (ja) | ||
| JPS5911642A (ja) | 半導体集積回路装置とその製造法 | |
| JPH01123472A (ja) | バイポーラ型半導体装置およびその製造方法 |