JP2003060063A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003060063A
JP2003060063A JP2001241683A JP2001241683A JP2003060063A JP 2003060063 A JP2003060063 A JP 2003060063A JP 2001241683 A JP2001241683 A JP 2001241683A JP 2001241683 A JP2001241683 A JP 2001241683A JP 2003060063 A JP2003060063 A JP 2003060063A
Authority
JP
Japan
Prior art keywords
type
diffusion layer
buried diffusion
oxide film
type buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001241683A
Other languages
English (en)
Inventor
Sadahisa Watanabe
禎久 渡辺
Takashi Ogawa
隆志 小川
Takaaki Kuragano
孝昭 倉賀野
Masaki Kasahara
正樹 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2001241683A priority Critical patent/JP2003060063A/ja
Publication of JP2003060063A publication Critical patent/JP2003060063A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 P+型埋め込み拡散層におけるP型拡散条件
の範囲を拡大する。 【解決手段】 P型基板10上にN+型埋め込み拡散層
11を形成するN+型不純物を埋め込む際に、酸化膜1
01を所定の開口パターンAで除去する。このとき用い
る開口パターンAとしては、埋め込むN+型不純物の濃
度に応じて酸化膜101が所定の割合で残存するパター
ンを用いる。これにより、開口パターンAを適宜選択す
ることにより、その開口率に応じてN+型不純物の濃度
を制御することができる。これにより、N+型埋め込み
拡散層11上に形成するP+型埋め込み拡散層12にお
けるP型拡散条件の範囲を十分に確保することが自在と
なる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に縦型NPNトランジス
タと縦型PNPトランジスタが共存する半導体装置の製
造方法に関する。
【0002】
【従来の技術】縦型NPNトランジスタと縦型PNPト
ランジスタをアイソレーションで分離し、共存させた半
導体装置が知られている。このような半導体装置の断面
を図6に示す。図6に示す半導体装置31は、P+型ア
イソレーション層32により分離された縦型NPNトラ
ンジスタ31aと縦型PNPトランジスタ31bとを備
えている。
【0003】縦型NPNトランジスタ31aは、P型基
板33上に埋め込み拡散により形成されたN+型埋め込
み拡散層34と、N+型埋め込み拡散層34上にエピタ
キシャル成長により形成されたN型エピタキシャル成長
層35と、N型エピタキシャル成長層35上に形成され
たN+型拡散層36及びP型ベース層37と、P型ベー
ス層37上に形成されたN+型エミッタ層38と、これ
らN+型拡散層36、P型ベース層37、N+型エミッ
タ層38に電気的に接続されたコレクタ電極39、ベー
ス電極40、エミッタ電極41等を備える。
【0004】一方、縦型PNPトランジスタ31bは、
P型基板33上に埋め込み拡散により形成されたN+型
埋め込み拡散層42と、N+型埋め込み拡散層42上に
形成されたP+型埋め込み拡散層43と、P+型埋め込
み拡散層43上にエピタキシャル成長により形成された
N型エピタキシャル成長層35と、N型エピタキシャル
成長層35に埋め込み形成されたP+型コレクタ層44
と、N型エピタキシャル成長層35に形成されたN+型
拡散層45及びP型エミッタ層46と、これらP+型コ
レクタ層44、N+型拡散層45、P型エミッタ層46
に電気的に接続されたコレクタ電極47、ベース電極4
8、エミッタ電極49等を備える。
【0005】また、この半導体装置31は、従来から、
以下で説明する手法により製造されている。
【0006】先ず、図5(a)に示すように、P型基板
33上にSiO等からなる酸化膜101を成膜し、フ
ォトエッチングによりにN+型埋め込み拡散層34,4
2に相当する位置にそれぞれ開口部102を形成する。
図5(b)は酸化膜101をN+型埋め込み拡散層3
4,42に相当する所定の開口パターンGで除去した状
態を示す平面図である。なお、図5(a)はP型基板3
3の断面図である。
【0007】次に、図5(c)に示すように、酸化膜1
01をマスクとして用いてN+型不純物を埋め込んだ後
に拡散させて、N+型埋め込み拡散層34,42を形成
する。次に、図5(d)に示すように、酸化膜101を
除去した後に、再びSiO等からなる酸化膜103を
成膜し、フォトエッチングによりN+型埋め込み拡散層
42上及びアイソレーション32の下層部に相当する位
置にそれぞれ開口104,105を形成し、P+型不純
物を埋め込む。
【0008】次に、酸化膜103を除去した後に、図5
(e)に示すように、エピタキシャル成長を行い、N型
エピタキシャル成長層35を形成する。N+型不純物よ
りも拡散スピードの速いP+型不純物を使用する事で、
N+型埋め込み拡散層42上にP+型埋め込み拡散層4
3が形成される。
【0009】次に、N型エピタキシャル成長層35上
に、従来から広く用いられている各種の半導体形成技術
を用いて図6に示す縦型NPNトランジスタ31a及び
縦型PNPトランジスタ31bを備える半導体装置31
が形成される。
【0010】
【発明が解決しようとする課題】ところで、上述したよ
うにして半導体装置31を製造するに際しては、縦型P
NPトランジスタ31bのP+型埋め込み拡散層43と
N+型埋め込み拡散層42との間で良好なPN接合状態
を形成することが重要となる。P+型埋め込み拡散層4
3を拡散させたときに良好なPN接合状態を得るために
は、P+型不純物をN+型埋め込み拡散層42を形成す
るN+型不純物の濃度に依存した所定の濃度以上で埋め
込む必要があった。
【0011】しかしながら、半導体装置31は、上述し
たように縦型PNPトランジスタ31bに隣接して縦型
NPN型トランジスタ31aを形成する場合には、これ
ら双方のトランジスタの製造工程が重なり、且つ縦型N
PN型トランジスタ31aの特性劣化防止を考慮して縦
型PNPトランジスタ31bのN+型埋め込み拡散層4
2のN+型不純物濃度等の拡散条件は、縦型NPN型ト
ランジスタ31aのN+型埋め込み拡散層34の拡散条
件に依存し制限され、これに応じてP+型埋め込み拡散
層43におけるP型拡散条件も制限されてしまう場合が
生じる。この場合、P+型埋め込み拡散層43は、N+
型埋め込み拡散層34及び42よりも不純物濃度が大き
いため湧き上がり速度が速く、図6に示す縦型PNPト
ランジスタ31bにおけるエピタキシャル成長層35の
厚みT11,12を適切な厚み(例えば、同一厚み)と
することが難しく、縦型NPNトランジスタと縦型PN
Pトランジスタを共存させた半導体装置では、お互いの
素子特性を合わせ込み制御が困難であった。。したがっ
て、縦型NPN型トランジスタ31aのN+型埋め込み
拡散層34におけるN型拡散条件を変更することなく、
縦型PNPトランジスタ31bのN+型埋め込み拡散層
42のN+型不純物濃度を変更可能とし、P+型埋め込
み拡散層43に要求されるP型拡散条件の範囲を可能な
限り広げたいという要望があった。
【0012】そこで、本発明は、上述した従来の実情に
鑑みてなされたものであり、P+型埋め込み拡散層にお
けるP型拡散条件の範囲を十分に確保し素子特性の合わ
せ込みにおける妥協項目を減ずることができる半導体装
置の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、P型基板上にアイソレーションを介して
縦型NPNトランジスタと縦型PNPトランジスタが形
成されている半導体装置において、前記縦型PNPトラ
ンジスタは、酸化膜を成膜する工程と、前記酸化膜をフ
ォトエッチングで所定の開口パターンに形成する工程
と、前記酸化膜が除去された前記開口パターン領域で、
前記P型基板上にN+型埋め込み拡散層を形成する工程
と、前記N+型埋め込み拡散層上にP+型埋め込み拡散
層を形成する工程と、前記P型基板に対するエピタキシ
ャル成長により、N型エピタキシャル成長層を形成する
工程とを有し、前記開口パターンは、前記N+型埋め込
み拡散層が形成される領域で埋め込むN+型不純物の濃
度に応じた所定の割合で前記酸化膜が残存することを特
徴とするものである。
【0014】以上のように構成された本発明に係る半導
体装置の製造方法によれば、N+型不純物の濃度に応じ
た所定の開口パターンで除去され、マスクとして用いら
れる絶縁膜を介してN+型不純物を埋め込むことにより
縦型PNPトランジスタのN+型埋め込み拡散層を形成
することができる。したがって、マスクとして用いられ
る酸化膜を除去するパターンを適宜選択することによっ
て、N+型埋め込み拡散層を形成する領域での前記絶縁
膜の開口率を制御することができ、この開口率に応じて
N+型埋め込み拡散層を形成するN+型不純物の濃度を
制御することができる。
【0015】すなわち、縦型NPNトランジスタのN+
型埋め込み拡散層の拡散条件とは独立して、縦型PNP
トランジスタのN+型埋め込み拡散層におけるN+型不
純物の濃度を制御することができ、これに応じてP+型
不純物の濃度を制御することができる。したがって、例
えば、縦型PNPトランジスタのN+型埋め込み拡散層
におけるN+型不純物の濃度を低く設定した上でP+型
不純物を埋め込むことができ、P+型不純物濃度を所望
とする値に下げる方向でP型拡散条件の範囲を十分に確
保することができ、P+型埋め込み拡散層の沸き上がり
を抑制し縦型NPNトランジスタ及び縦型PNPトラン
ジスタの両素子特性の合わせ込みを可能とすることがで
きる。
【0016】
【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法について、図面を参照しながら詳細に説明す
る。以下では、本発明の実施の形態として、図1に示す
構造とされた半導体装置1を製造する場合について説明
する。
【0017】図1は、本発明の実施の形態として示す半
導体装置1の断面図である。尚、本発明では、縦型PN
Pトランジスタの製造工程に特徴を有し、縦型NPNト
ランジスタは従来と同一であるため、以下の説明では主
に縦型PNPトランジスタの製造工程について説明する
ものとし、従来と同一製造工程である縦型NPNトラン
ジスタは従来と同一符号を用い、その説明を省略する。
半導体装置1は、P+型アイソレーション層32により
分離された縦型NPNトランジスタ31aと縦型PNP
トランジスタ20とを備えている。半導体装置1は、図
1に示すように、P型基板10上に埋め込み拡散により
形成されたN+型埋め込み拡散層11と、N+型埋め込
み拡散層11上に形成されたP+型埋め込み拡散層12
と、P+型埋め込み拡散層12上にエピタキシャル成長
により形成されたN型エピタキシャル成長層13と、N
型エピタキシャル成長層13に埋め込み形成されたP+
型コレクタ層14と、N型エピタキシャル成長層13に
形成されたN+型拡散層15及びP型エミッタ層16
と、これらP型コレクタ層14、N+型拡散層15、及
びP型エミッタ層16にそれぞれ電気的に接続されたコ
レクタ電極17、ベース電極18、エミッタ電極19等
を備える。
【0018】また、半導体装置1においては、上述した
N型エピタキシャル成長層13、P型コレクタ層14、
N+型拡散層15、P型エミッタ層16、コレクタ電極
17、ベース電極18、及びエミッタ電極19によっ
て、縦型PNPトランジスタ20が構成されている。
【0019】ここで、上述した構造とされた半導体装置
1の縦型PNPトランジスタ20の製造工程について図
2を参照しながら説明する。
【0020】先ず、図2(a)に示すように、P型基板
10上にSiO等からなる酸化膜101を成膜し、フ
ォトエッチングにより開口30を形成する。この開口3
0は図2(b)に示すような所定の開口パターンAで形
成される。なお、図2(a)はP型基板10の断面図で
あり、図2(b)は酸化膜101を所定の開口パターン
Aで除去した状態を示す平面図である。また、本例にお
いては酸化膜101を除去する開口パターンAとして、
図2(b)に示すように、矩形の開口領域の内部に、略
々立方形状の開口30が格子状に並んで存在するような
パターンとした。また、図2(a)に示すように縦型N
PNトランジスタ31aは、開口30と同一工程で従来
の開口102が形成される。
【0021】次に、図2(c)に示すように、開口30
上に従来と同一のN+型不純物(例えば、アンチモン)
を含有したSOG(スピン オン ガラス)膜を塗布
し、同一条件で熱拡散させて、N+型埋め込み拡散層1
1を形成する。このとき、開口パターンAのマスク形状
に応じてN+型不純物が開口30を介して基板10に熱
拡散により埋め込まれる。なお、縦型NPNトランジス
タ31aのN+型埋め込み拡散層34は、従来の条件下
でN+型埋め込み拡散層11と同時に形成される。従っ
て、図2(c)中で示すように、N+型埋め込み拡散層
11のN+型不純物濃度は、縦型NPNトランジスタ3
1aの開口102の開口面積に比べ開口30の面積は小
さいため、P型基板10に埋め込まれるN+型不純物濃
度は小となり、縦型NPNトランジスタ31aのN+型
埋め込み拡散層34に比べ不純物濃度は低くなる。
【0022】次に、酸化膜101を除去した後に、再び
SiO等からなる酸化膜103を成膜し、フォトエッ
チングにより開口104を形成する。そして、開口10
4を形成後、図2(d)に示すように、N+型埋め込み
拡散層11上に従来の不純物濃度よりも低い濃度でP+
型不純物を埋め込む。また、同時にアイソレーション3
2の下部にも、P+型不純物が埋め込められる。
【0023】次に、酸化膜103を除去してエピタキシ
ャル成長を行い、図2(e)に示すように、N型エピタ
キシャル成長層13を形成する。このとき、N+型不純
物よりも拡散スピードの速いP+型不純物を使用する事
で、N+型埋め込み拡散層11上にP+型埋め込み拡散
層12が形成される。
【0024】次に、各種の半導体形成技術を用いて縦型
PNPトランジスタ20及び縦型NPNトランジスタ3
1aを形成する。これにより、図1に示す構造の半導体
装置1が完成する。なお、縦型PNPトランジスタ20
及び縦型NPNトランジスタ31aを形成する工程は、
各種の半導体形成技術を用いて、従来から広く用いられ
ている公知の手法を用いることができるため、ここでの
説明を省略することとする。
【0025】本例に係る半導体装置1の製造工程におい
ては、上述したように、開口30が所定の開口パターン
Aで形成された位置にN+型不純物が埋め込まれること
となる。このとき埋め込まれるN+型不純物の濃度は、
開口30が形成された領域の大きさ(開口率)に応じて
縦型NPNトランジスタ31aのN+型埋め込み拡散層
34とは別な濃度に制御することができ、特にN+型埋
め込み拡散層34のN+型不純物濃度よりも、低く設定
することが可能である。すなわち、開口30を形成する
パターンを適宜選択することによって、N+型埋め込み
拡散層12のN+型不純物濃度を自在に制御することが
できる。
【0026】ここで、P+型埋め込み拡散層12におけ
るP型拡散条件は、このP+型埋め込み拡散層12を形
成するP+型不純物の濃度、及びN+型埋め込み拡散層
11を形成するN+型不純物の濃度に大きく依存する。
具体的には、十分なPN接合を確保する為N+型埋め込
み拡散層11におけるN+型不純物の濃度が高い程、P
+型埋め込み拡散層12におけるP+型不純物の濃度が
高くなりP+型不純物の拡散の度合いが大きくなる。ま
た、P+型不純物は、埋め込み対象となるN+型埋め込
み拡散層11におけるN+型不純物の濃度が低い程、特
性を維持できる範囲で低い濃度で埋め込むことができ、
P+型不純物の拡散の度合いを小さくるという性質を有
する。
【0027】したがって、上述のようにして縦型PNP
トランジスタ20のN+型埋め込み拡散層11のN+型
不純物濃度を縦型NPNトランジスタ31aのN+型埋
め込み拡散層34のN+型不純物濃度とは別個に制御可
能であることにより、縦型PNPトランジスタ20のP
+型埋め込み拡散層12のP型拡散条件範囲を十分に確
保することができる。
【0028】また、縦型PNPトランジスタ20をさら
に形成する場合には、P+型埋め込み拡散層12とN+
型拡散層15及びP型エミッタ層16との間の距離をあ
る程度確保することが重要となるが、従来の手法によっ
て製造した場合には、図6より、高濃度のN+型埋め込
み拡散層42上にP+型埋め込み拡散層43を形成して
いることから、さらに高濃度でP+型不純物を埋め込む
必要があり、P+型埋め込み拡散層43の拡散の度合い
を抑制して、上述した距離を所望とするだけ確保するこ
とが困難であった。
【0029】これに対して、本例に係る手法では、縦型
PNPトランジスタ20のN+型埋め込み拡散層11の
N+型不純物濃度を縦型NPNトランジスタ31aのN
+型埋め込み拡散層34のN+型不純物濃度とは別個に
制御することが可能であることから、このN+型不純物
の濃度を適宜低く設定することによりP+型不純物を埋
め込む濃度も低くすることができる。したがって、P+
型埋め込み拡散層12の拡散の湧き上がりを抑制して、
このP+型埋め込み拡散層12と縦型PNPトランジス
タ20を構成するN+型拡散層15及びP型エミッタ層
16との間の距離を確保することが容易となる。
【0030】また、上述の説明においては、酸化膜10
1を除去する開口パターンAとして、図2(b)に示す
ような形状のパターンを用いたが、このとき用いる開口
パターンは、特にその形状に限定されるものではなく、
埋め込むN+型不純物の濃度に応じた所定の割合で酸化
膜が残存するパターンを用いればよい。
【0031】具体的には例えば、図3(a)に示すよう
に、長方形状の開口30と幅狭の酸化膜101が断続的
に等間隔で複数存在するような開口パターンAを用いて
もよいし、図3(b)に示すように、櫛状の酸化膜10
1が両側部から交互に延在するような開口パターンAを
用いてもよい。また、図3(c)に示すように、矩形の
開口領域の内部に、円柱状の酸化膜101が等間隔に複
数存在するような開口パターンAを用いてもよい。
【0032】なお、酸化膜101を除去する開口パター
ンAとしては、図4に示すように、N+型埋め込み拡散
層11が形成される部位の周縁部の位置で、中央部の位
置よりも細かい間隔で開口30が形成されたパターンA
を用いることが望ましい。この場合には、例えば、図中
矢印Dで示す間隔が、矢印Eで示す間隔よりも短く設定
された開口パターンを用いる。これにより、N+型埋め
込み拡散層11は、図4に示すように、周縁部の位置で
中央部よりもN+型不純物の埋め込み濃度が低くなり、
拡散の度合いが低減する。この結果、例えば図中矢印F
で示すN+型埋め込み拡散層11の幅を、より幅狭に形
成することができる。
【0033】このようにして、N+型埋め込み拡散層1
1を幅狭に形成することによって、例えば、縦型PNP
トランジスタ20に隣接して縦型NPN型トランジスタ
等の他の半導体素子を形成する場合に、これら縦型PN
Pトランジスタ20と各半導体素子との間の間隔をより
狭くすることができる。したがって、半導体装置1にお
ける集積度を向上させることができる。
【0034】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、N+型不純物の濃度に応じた所定の開口パターン
で除去され、マスクとして用いられる絶縁膜を介してN
+型不純物を埋め込むことにより縦型PNPトランジス
タのN+型埋め込み拡散層を形成することができる。し
たがって、マスクとして用いられる酸化膜を除去するパ
ターンを適宜選択することによって、N+型埋め込み拡
散層を形成する領域での前記絶縁膜の開口率を制御する
ことができ、この開口率に応じてN+型埋め込み拡散層
を形成するN+型不純物の濃度を制御することができ
る。
【0035】すなわち、縦型NPNトランジスタのN+
型埋め込み拡散層の拡散条件とは独立して、縦型PNP
トランジスタのN+型埋め込み拡散層におけるN+型不
純物の濃度を制御することができ、これに応じてP+型
不純物の濃度を制御することができる。したがって、例
えば、縦型PNPトランジスタのN+型埋め込み拡散層
におけるN+型不純物の濃度を低く設定した上でP+型
不純物を埋め込むことができ、P+型不純物濃度を所望
とする値に下げる方向でP型拡散条件の範囲を十分に確
保することができ、P+型埋め込み拡散層の沸き上がり
を抑制し縦型NPNトランジスタ及び縦型PNPトラン
ジスタの両素子特性の合わせ込みを可能とすることがで
きる。
【図面の簡単な説明】
【図1】本発明を適用して製造する半導体装置を示す断
面図である。
【図2】同半導体装置を製造する場合について説明する
ための図である。
【図3】同半導体装置を製造する際に用いる開口パター
ンの別の例を示す平面図である。
【図4】同半導体装置を製造する際に用いる開口パター
ンのさらに別の例を示す概略断面図である。
【図5】従来の手法により半導体装置を製造する場合に
ついて説明するための図である。
【図6】従来の半導体装置を示す断面図である。
【符号の説明】
1 半導体装置 10 P型基板 11 N+型埋め込み拡散層 12 P+型埋め込み拡散層 13 N型エピタキシャル成長層 20 縦型PNPトランジスタ 30 開口 101 酸化膜 A 開口パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 笠原 正樹 神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内 Fターム(参考) 5F003 AP05 BB08 BC01 BC08 BJ01 BJ03 BP05 BP07 BP11 5F082 AA08 BA12 BA13 BA14 BA22 BC04 EA04 EA05 EA11

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 P型基板上にアイソレーションを介して
    縦型NPNトランジスタと縦型PNPトランジスタが形
    成されている半導体装置において、 前記縦型PNPトランジスタは、 酸化膜を成膜する工程と、 前記酸化膜をフォトエッチングで所定の開口パターンに
    形成する工程と、 前記酸化膜が除去された前記開口パターン領域で、前記
    P型基板上にN+型埋め込み拡散層を形成する工程と、 前記N+型埋め込み拡散層上にP+型埋め込み拡散層を
    形成する工程と、 前記P型基板に対するエピタキシャル成長により、N型
    エピタキシャル成長層を形成する工程とを有し、 前記開口パターンは、前記N+型埋め込み拡散層が形成
    される領域で埋め込むN+型不純物の濃度に応じた所定
    の割合で前記酸化膜が残存することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 前記開口パターンは、前記酸化膜及び前
    記酸化膜の開口の両方又はどちらか一方が等間隔に配置
    されたことを特徴とする請求項1記載の半導体装置の製
    造方法。
  3. 【請求項3】 前記開口パターンは、前記N+型埋め込
    み拡散層が形成される部位の周縁部の位置で、中央部の
    位置よりも細かい間隔で前記開口を配置したことを特徴
    とする請求項1記載の半導体装置の製造方法。
JP2001241683A 2001-08-09 2001-08-09 半導体装置の製造方法 Pending JP2003060063A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001241683A JP2003060063A (ja) 2001-08-09 2001-08-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241683A JP2003060063A (ja) 2001-08-09 2001-08-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003060063A true JP2003060063A (ja) 2003-02-28

Family

ID=19072082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241683A Pending JP2003060063A (ja) 2001-08-09 2001-08-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003060063A (ja)

Similar Documents

Publication Publication Date Title
JPH04266047A (ja) 埋め込み層形成に相当するsoi型半導体装置の製造方法及び半導体装置
JPH0355984B2 (ja)
JP2008235927A (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの2つのレベルをドーピングするプロセス
US4949153A (en) Semiconductor IC device with polysilicon resistor
JPH038343A (ja) バイポーラトランジスタとその製造方法
JPH05198752A (ja) Mosデバイスおよびバイポーラ・デバイスを有する半導体構造の製造方法
JPH0712057B2 (ja) トランジスタ及びその製造方法
JPH08227899A (ja) バイポーラトランジスタおよびその製造方法
JP2003060063A (ja) 半導体装置の製造方法
JP2565162B2 (ja) バイポ−ラトランジスタおよびその製造方法
JP2660360B2 (ja) 半導体装置およびその製造方法
JP3877459B2 (ja) 半導体装置の製造方法
JPH11340242A (ja) ラテラルトランジスタおよびその製造方法
JP2003068868A (ja) 半導体装置の製造方法
JPS61172346A (ja) 半導体集積回路装置
JPS6010748A (ja) 半導体装置の製造方法
JPH08139100A (ja) 半導体装置の製造方法
JP5238941B2 (ja) 半導体装置の製造方法
JPH0982722A (ja) トランジスタの製法
JPS58108765A (ja) 半導体装置の製法
JPH04364736A (ja) 半導体集積回路装置
JP2006173258A (ja) 半導体装置の製造方法
JPH09270430A (ja) 半導体集積回路とその製造方法
JPH07176537A (ja) 半導体装置の製造方法
JPS639150A (ja) 半導体装置の製造方法