JPH04364736A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、横形バイポーラトランジスタを有する半導
体集積回路装置に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】図２１に、例えば従来の横形ｐｎｐバイ
ポーラトランジスタの構造を示す。

【０００３】横形ｐｎｐバイポーラトランジスタ５０は
、半導体基板５１上のｎ−　形のエピタキシャル層５２
に並設された真性コレクタ領域５３ｃ、真性ベース領域
５３ｂおよび真性エミッタ領域５３ｅの三つの不純物領
域によって構成されている。

【０００４】半導体基板５１は、ｐ−　形シリコン（Ｓ
ｉ）単結晶からなる。真性ベース領域５３ｂは、ｎ−　
形のエピタキシャル層５２によって形成されている。真
性コレクタ領域５３ｃおよび真性エミッタ領域５３ｅに
は、ｐ形不純物が導入されている。

【０００５】真性コレクタ領域５３ｃ、真性ベース領域
５３ｂおよび真性エミッタ領域５３ｅの下方には、ベー
ス埋め込み層５４が形成されている。ベース埋め込み層
５４には、ｎ＋　形不純物が導入されている。

【０００６】ところで、このような横形ｐｎｐバイポー
ラトランジスタ５０を有する半導体基板５１には、半導
体基板５１の厚さ方向に、寄生の縦形ｐｎｐバイポーラ
トランジスタ５５が形成される。

【０００７】寄生の縦形ｐｎｐバイポーラトランジスタ
５５は、横形ｐｎｐバイポーラトランジスタ５０の真性
エミッタ領域５３ｅと、その下層のエピタキシャル層５
２およびベース埋め込み層５４と、その下層の半導体基
板５１とから構成される。

【０００８】図２２に、横形ｐｎｐバイポーラトランジ
スタ５０と、寄生の縦形ｐｎｐバイポーラトランジスタ
５５との関係を示す。

【０００９】横形ｐｎｐバイポーラトランジスタ５０の
エミッタと、寄生の縦形ｐｎｐバイポーラトランジスタ
５５のエミッタとは、共通接続された状態になっている
。

【００１０】また、横形ｐｎｐバイポーラトランジスタ
５０のベースは、寄生の縦形ｐｎｐバイポーラトランジ
スタ５５のベースに接続された状態になっている。

【００１１】なお、横形バイポーラトランジスタについ
ては、例えば株式会社オーム社、昭和５９年１１月３０
日発行、「ＬＳＩハンドブック」Ｐ３９５に記載がある
。

【００１２】

【発明が解決しようとする課題】ところが、上記従来の
横形バイポーラトランジスタ構造においては、以下の問
題があることを本発明者は見い出した。

【００１３】横形バイポーラトランジスタの電流増幅率
（ＨＦＥ）は、そのコレクタ電流をＩＣＬ、そのベース
電流をＩＢＬとすると、ＨＦＥ＝ＩＣＬ／ＩＢＬと表す
ことができる。

【００１４】ところが、実際には、横形バイポーラトラ
ンジスタの動作時に、横形バイポーラトランジスタに寄
生する縦形バイポーラトランジスタが動作し、その寄生
のバイポーラトランジスタのために流れるベース電流Ｉ
ＢＶが、横形バイポーラトランジスタのベース電流とし
て加わる。

【００１５】このため、上記した式は、ＨＦＥ＝ＩＣＬ
／（ＩＢＬ＋ＩＢＶ）となり、横形バイポーラトランジ
スタの電流増幅率が低下する問題があった。

【００１６】本発明は上記課題に着目してなされたもの
であり、その目的は、横形バイポーラトランジスタの電
流増幅率を向上させることのできる技術を提供すること
にある。

【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。

【００１８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１９】すなわち、請求項１記載の発明は、半導体
基板上に横方向に並設されたエミッタ領域、ベース領域
およびコレクタ領域からなる横形バイポーラトランジス
タを有する半導体集積回路装置であって、前記ベース領
域およびコレクタ領域の下方のみにベース埋め込み層を
設けた半導体集積回路装置構造とするものである。

【００２０】請求項３記載の発明は、半導体基板上に横
方向に並設されたエミッタ領域、ベース領域およびコレ
クタ領域からなる横形バイポーラトランジスタを有する
半導体集積回路装置であって、前記エミッタ領域の直下
のベース埋め込み層における不純物濃度を、前記ベース
領域の下方のベース埋め込み層の不純物濃度よりも低く
した半導体集積回路装置構造とするものである。

【００２１】請求項４記載の発明は、半導体基板上に横
方向に並設されたエミッタ領域、ベース領域およびコレ
クタ領域からなる横形バイポーラトランジスタを有する
半導体集積回路装置であって、前記エミッタ領域と、そ
の直下のベース埋め込み層との間に絶縁体を埋設した半
導体集積回路装置構造とするものである。

【００２２】

【作用】上記した請求項１記載の発明によれば、横形バ
イポーラトランジスタのベース埋め込み層を、エミッタ
領域直下のベース埋め込み層部分を無くすようにレイア
ウトすることにより、寄生の縦形バイポーラトランジス
タのコレクタ電流が流れ易くなる。

【００２３】ところで、寄生の縦形バイポーラトランジ
スタのエミッタ電流は、そのコレクタ電流と、そのベー
ス電流との和で表せるが、エミッタ電流は一定なので、
コレクタ電流の割合が増加すれば、ベース電流の割合は
低減する。

【００２４】すなわち、寄生の縦形バイポーラトランジ
スタのために流れるベース電流を低減させることが可能
となる。

【００２５】上記した請求項３記載の発明によれば、横
形バイポーラトランジスタのエミッタ領域直下のベース
埋め込み層の厚さが薄くなるのと等価となるので、寄生
の縦形バイポーラトランジスタのコレクタ電流が流れ易
くなる。

【００２６】このため、請求項１記載の発明と同様、寄
生の縦形バイポーラトランジスタのために流れるベース
電流を低減させることが可能となる。

【００２７】上記した請求項４記載の発明によれば、横
形バイポーラトランジスタに寄生する縦形バイポーラト
ランジスタのベース抵抗を従来よりも増加させることが
できるので、寄生の縦形バイポーラトランジスタのため
に流れるベース電流を低減させることが可能となる。

【００２８】また、寄生の縦形バイポーラトランジスタ
のコレクタ電流が流れ難くなり、半導体基板に流れる電
流を低減させることが可能となる。

【００２９】

【実施例１】図１は本発明の一実施例である半導体集積
回路装置の要部断面図、図２は図１の半導体集積回路装
置の横形バイポーラトランジスタ部分の平面図、図３は
図１の半導体集積回路装置における横形バイポーラトラ
ンジスタの動作時の状態を模式的に示す説明図、図４は
図１の半導体集積回路装置におけるチャネルストッパ領
域の変形例を説明する半導体基板の要部断面図、図５〜
図９は図１の半導体集積回路装置の製造例を説明する半
導体基板の要部断面図である。

【００３０】本実施例１の半導体集積回路装置を図１〜
図３により説明する。半導体基板１は、例えばｐ−　形
のＳｉ単結晶からなる。

【００３１】半導体基板１の上層には、例えばｎ−　形
のＳｉ単結晶からなるエピタキシャル層２が形成されて
いる。その不純物濃度は、例えば１×１０１５個／ｃｍ
３　程度である。

【００３２】エピタキシャル層２は、フィールド絶縁膜
３ａ〜３ｅによって所定の領域毎に分離されている。な
お、フィールド絶縁膜３ａ〜３ｅは、例えば二酸化ケイ
素（ＳｉＯ２　）からなるフィールド絶縁膜３ａ〜３ｅ
のうち、フィールド絶縁膜３ｃ，３ｅに囲まれた素子形
成領域には、例えば縦形ｎｐｎバイポーラトランジスタ
ＱＶ　が形成されている。

【００３３】縦形ｎｐｎバイポーラトランジスタＱＶ　
は、主としてエピタキシャル層２に形成された真性コレ
クタ領域４ｃ、真性ベース領域４ｂおよび真性エミッタ
領域４ｅの三つの不純物領域によって構成されている。

【００３４】真性コレクタ領域４ｃは、エピタキシャル
層２からなり、半導体基板１の上部に形成されたコレク
タ埋め込み層５を通じてフィールド絶縁膜３ｄ，３ｅに
囲まれたコレクタ引出し部６に電気的に接続されている
。

【００３５】コレクタ埋め込み層５には、例えばｎ形不
純物であるアンチモン（Ｓｂ）またはヒ素（Ａｓ）が１
×１０２０個／ｃｍ３　程度導入されている。

【００３６】また、コレクタ引出し部６は、例えばｎ形
不純物であるリンが１×１０２０個／ｃｍ３　程度導入
されてなり、接続孔７ａを通じてコレクタ電極８ｃに電
気的に接続されている。

【００３７】真性ベース領域４ｂは、例えばｐ形不純物
であるホウ素が１×１０２０個／ｃｍ３　程度導入され
てなり、接続孔７ｂを通じてベース電極８ｂに電気的に
接続されている。

【００３８】真性エミッタ領域４ｅは、例えばｎ形不純
物であるリンまたはＡｓが１×１０２１個／ｃｍ３　程
度導入されてなり、接続孔７ｃを通じてエミッタ電極８
ｅに電気的に接続されている。

【００３９】なお、上記したコレクタ電極８ｃ、ベース
電極８ｂおよびエミッタ電極８ｅは、例えばアルミニウ
ム（Ａｌ）、Ａｌ−Ｓｉ合金またはＡｌ−Ｓｉ−Ｃｕ合
金からなる。

【００４０】一方、本実施例１においては、フィールド
絶縁膜３ａ，３ｃに囲まれた素子形成領域に、例えば横
形ｐｎｐバイポーラトランジスタＱＬ　が形成されてい
る。

【００４１】横形ｐｎｐバイポーラトランジスタＱＬ　
は、主としてエピタキシャル層２の上面に並設された真
性コレクタ領域９ｃ、真性ベース領域９ｂおよび真性エ
ミッタ領域９ｅの三つの不純物領域によって構成されて
いる。

【００４２】真性コレクタ領域９ｃは、例えばｐ形不純
物であるホウ素が１×１０２０個／ｃｍ３　程度導入さ
れてなり、接続孔７ｄを通じてコレクタ電極１０ｃに電
気的に接続されている。

【００４３】また、真性コレクタ領域９ｃは、図２の斜
線で示すように、例えば八角形をなす平面リング状に形
成されている。その平面形状を八角形をなす平面リング
状とした理由は、例えば次のとおりである。

【００４４】仮に、真性コレクタ領域９ｃを四角形をな
す平面リング状にすると、その内周の隅と辺とで真性エ
ミッタ領域９ｅまでの距離（以下、ベース幅という）が
異なるので、横形ｐｎｐバイポーラトランジスタＱＬ　
の電流増幅率が低下する。

【００４５】これに対して、真性コレクタ領域９ｃの平
面形状を八角形をなす平面リング状にすると、ベース幅
をほぼ均一にすることができるので、横形ｐｎｐバイポ
ーラトランジスタＱＬ　の電流増幅率を向上させること
ができるからである。

【００４６】したがって、真性コレクタ領域９ｃの平面
形状は、ベース幅を均一にできれば良く種々変更可能で
あり、例えば円形をなす平面リング状が最も好ましい。

【００４７】なお、真性コレクタ領域９ｃは、上記した
縦形ｎｐｎバイポーラトランジスタＱＶ　の真性ベース
領域４ｂを形成する際に同時に形成される。

【００４８】真性ベース領域９ｂは、ｎ＋　形ベース領
域９ｂ１と、ｎ−　形ベース領域９ｂ２　とから構成さ
れている。

【００４９】ｎ＋　形ベース領域９ｂ１　は、例えばｎ
形不純物であるリンまたはＡｓが導入されてなり、図２
に示すように、真性エミッタ領域９ｅの外周に沿って配
置され、例えば八角形をなす平面リング状に形成されて
いる。

【００５０】ｎ＋　形ベース領域９ｂ１　は、後述する
ｎ−　形ベース領域９ｂ２　よりも不純物濃度が高く、
真性ベース領域９ｂの実質的な動作領域となる。

【００５１】ｎ＋　形ベース領域９ｂ１　を設けた理由
は、これを設けることにより、ベース幅を見かけ上短縮
させ、横形ｐｎｐバイポーラトランジスタＱＬ　の電流
増幅率を向上させることが可能な上、耐圧を向上させる
ことが可能であるからである。

【００５２】一方、ｎ−　形ベース領域９ｂ２　は、エ
ピタキシャル層２からなり、図２に示すように、ｎ＋　
形ベース領域９ｂ１　の外周に沿って配置され、例えば
八角形をなす平面リング状に形成されている。

【００５３】ｎ−　形ベース領域９ｂ２　は、不純物濃
度が低い（例えば１×１０１５個／ｃｍ３　程度）ので
、実際にはコレクタ領域として作用する。

【００５４】なお、ｎ＋　形ベース領域９ｂ１　および
ｎ−　形ベース領域９ｂ２　の平面形状は、八角形をな
す平面リング状に限定されるものではなく種々変更可能
であり、例えば円形をなす平面リング状が最も好ましい
。

【００５５】ｎ＋　形ベース領域９ｂ１　およびｎ−形
ベース領域９ｂ２　は、半導体基板１の上部に形成され
たベース埋め込み層１１を通じてフィールド絶縁膜３ｂ
，３ｃに囲まれたベース引出し部１２に電気的に接続さ
れている。ベース引出し部１２は、接続孔７ｅを通じて
ベース電極１０ｂと電気的に接続されている。

【００５６】ベース埋め込み層１１には、例えばｎ形不
純物であるＳｂまたはＡｓが１×１０２０個／ｃｍ３　
程度導入されている。

【００５７】ところで、本実施例１においては、ベース
埋め込み層１１が、真性コレクタ領域９ｃおよび真性ベ
ース領域９ｂの下方のみに形成されている。

【００５８】すなわち、真性エミッタ領域９ｅの直下に
は、ベース埋め込み層１１が設けられていない。

【００５９】ベース埋め込み層１１の無い空き領域Ａの
平面形状および寸法は、後述する真性エミッタ領域９ｅ
の平面形状および寸法にほぼ等しい。

【００６０】これは、空き領域Ａが真性ベース領域９ｂ
や真性コレクタ領域９ｃの下方にかかると、横形ｐｎｐ
バイポーラトランジスタＱＬ　のベース抵抗が高くなり
、その電流増幅率が低下してしまうからである。

【００６１】ここで、本実施例１の半導体集積回路装置
における横形ｐｎｐバイポーラトランジスタＱＬ　の動
作時の模式図を図３に示す。

【００６２】図３に示す縦形ｐｎｐバイポーラトランジ
スタＱＸ　は、横形ｐｎｐバイポーラトランジスタＱＬ
　の動作時に形成される寄生のトランジスタであり、真
性エミッタ領域９ｅと、エピタキシャル層２と、半導体
基板１とから構成されている。

【００６３】本実施例１の場合、真性エミッタ領域９ｅ
の直下にベース埋め込み層１１が設けられていないので
、寄生の縦形ｐｎｐバイポーラトランジスタＱＸ　のコ
レクタ電流が流れ易くなっている。

【００６４】ところで、寄生の縦形ｐｎｐバイポーラト
ランジスタＱＸ　のエミッタ電流をＩＥＶ、コレクタ電
流をＩＣＶ、ベース電流をＩＢＶとすると、ＩＥＶ＝Ｉ
ＣＶ＋ＩＢＶと表せるが、エミッタ電流ＩＥＶは一定な
ので、コレクタ電流ＩＣＶの割合が増えれば、ベース電
流ＩＢＶの割合は減ることになる。

【００６５】すなわち、本実施例１の半導体集積回路装
置は、横形ｐｎｐバイポーラトランジスタＱＬ　に寄生
する縦形ｐｎｐバイポーラトランジスタＱＸ　のベース
電流を低減させることが可能な構造になっている。

【００６６】横形ｐｎｐバイポーラトランジスタＱＬ　
の電流増幅率は、前記課題で示したように、ＩＣＬ／（
ＩＢＬ＋ＩＢＶ）と表せるので、ベース電流ＩＢＶが減
れば、その電流増幅率を向上させることが可能となる。

【００６７】図１の真性エミッタ領域９ｅは、例えばｐ
形不純物であるホウ素が１×１０２０個／ｃｍ３　程度
導入されてなり、接続孔７ｆを通じてエミッタ電極１０
ｅに電気的に接続されている。

【００６８】真性エミッタ領域９ｅの平面形状は、図２
の斜線で示すように、例えば平面八角形状に形成されて
いる。ただし、その平面形状は、八角形に限定されるも
のではなく種々変更可能であり、例えば円形が最も好ま
しい。

【００６９】なお、真性エミッタ領域９ｅは、上記した
真性コレクタ領域９ｃと同様、上記した縦形ｎｐｎバイ
ポーラトランジスタＱＶ　の真性ベース領域４ｂの形成
工程の際に同時に形成される。

【００７０】また、上記したコレクタ電極１０ｃ、ベー
ス電極１０ｂおよびエミッタ電極１０ｅは、例えばＡｌ
、Ａｌ−Ｓｉ合金またはＡｌ−Ｓｉ−Ｃｕ合金からなる
。

【００７１】このような横形ｐｎｐバイポーラトランジ
スタＱＬ　と、上記した縦形ｎｐｎバイポーラトランジ
スタＱＶ　とは、フィールド絶縁膜３ａ，３ｃ，３ｅの
下方に形成されたチャネルストッパ領域１３によって電
気的に分離されている。

【００７２】チャネルストッパ領域１３は、例えばｐ形
不純物であるホウ素が導入されてなり、横形ｐｎｐバイ
ポーラトランジスタＱＬ　を取り囲むように形成されて
いる。

【００７３】チャネルストッパ領域１３は、ラッチアッ
プ現象を防止する機能を有しており、これを設けるだけ
でもその効果が得られるが、図４に示すように、例えば
ＡｌまたはＡｌ合金からなる電極１４によって引き出す
とさらに良好な効果を得ることが可能となる。

【００７４】このような半導体集積回路装置を製造する
には、例えば次のようにする。

【００７５】まず、図５に示すように、半導体基板１の
上面に、例えば熱酸化法によってＳｉＯ２　からなる絶
縁膜１５を形成した後、その絶縁膜１５をフォトレジス
トパターン１６ａをマスクとして選択的にエッチング除
去する。

【００７６】フォトレジストパターン１６ａは、図１に
示したコレクタ埋め込み層５およびベース埋め込み層１
１を形成するためのパターンであり、横形ｐｎｐバイポ
ーラトランジスタＱＬ　の真性エミッタ領域９ｅの直下
に当たる部分がマスクされるようにパターン形成されて
いる。

【００７７】続いて、図６に示すように、絶縁膜１５を
マスクとして、例えばｎ形不純物であるＳｂまたはＡｓ
を半導体基板１の上面に拡散し、コレクタ埋め込み層５
およびベース埋め込み層１１を形成する。

【００７８】このようにして、図１に示したように横形
ｐｎｐバイポーラトランジスタＱＬ　の真性エミッタ領
域９ｅの直下には、ベース埋め込み層１１が形成されな
いようにする。

【００７９】その後、絶縁膜１５を除去した後、図７に
示すように、半導体基板１上に、例えばｎ−　形Ｓｉ単
結晶からなるエピタキシャル層２をエピタキシャル法等
によって形成する。

【００８０】次いで、エピタキシャル層２上に、例えば
熱酸化法によりＳｉＯ２　からなる絶縁膜１７を形成し
た後、絶縁膜１７の上面に、例えばＣＶＤ法により窒化
シリコン（Ｓｉ３　Ｎ４）からなる耐酸化膜１８を形成
する。

【００８１】続いて、図８に示すように、分離領域位置
における絶縁膜１７、耐酸化膜１８およびエピタキシャ
ル層２の一部をエッチング除去する。

【００８２】その後、例えば素子分離領域にｐ形不純物
であるホウ素をイオン注入した後、耐酸化膜１８をマス
クとしてエピタキシャル層２を選択的に酸化し、図９に
示すように、フィールド絶縁膜３ａ〜３ｅを形成する。 なお、例えばこの時にチャネルストッパ領域１３も形成
する。

【００８３】次いで、図１に示したコレクタ引出し部６
を形成した後、ｎ＋　形ベース領域９ｂ１　をイオン注
入法等によって形成する。

【００８４】続いて、ウエハプロセスの常法により、縦
形ｎｐｎバイポーラトランジスタＱＶ　の真性ベース領
域４ｂを形成する。この際、横形ｐｎｐバイポーラトラ
ンジスタＱＬ　の真性コレクタ領域９ｃおよび真性エミ
ッタ領域９ｅを形成する。

【００８５】その後、常法により、縦形ｎｐｎバイポー
ラトランジスタＱＶの真性エミッタ領域４ｅを形成した
後、接続孔７ａ〜７ｆを形成し、さらにエミッタ電極８
ｅ，１０ｅ、ベース電極８ｂ，１０ｂおよびコレクタ電
極８ｃ，１０ｃを形成して、図１に示した半導体集積回
路装置を製造する。

【００８６】このように本実施例１によれば、横形ｐｎ
ｐバイポーラトランジスタＱＬ　を構成する真性エミッ
タ領域９ｅの直下にベース埋め込み層１１を設けないこ
とにより、横形ｐｎｐバイポーラトランジスタＱＬ　に
寄生する縦形ｐｎｐバイポーラトランジスタＱＸ　のた
めに流れるベース電流を低減することができる。

【００８７】このため、横形ｐｎｐバイポーラトランジ
スタＱＬ　の電流増幅率を向上させることが可能となる
ので、横形ｐｎｐバイポーラトランジスタＱＬ　を有す
る半導体集積回路装置の電気的特性を向上させることが
でき、その機能を向上させることが可能となる。

【００８８】

【実施例２】図１０は本発明の他の実施例である半導体
集積回路装置の要部断面図、図１１は図１０の半導体集
積回路装置における横形バイポーラトランジスタの動作
時の状態を模式的に示す説明図、図１２〜図１５は図１
０の半導体集積回路装置の製造例を説明する半導体基板
の要部断面図、図１６〜図２０は図１０の半導体集積回
路装置の他の製造例を説明する半導体基板の要部断面図
である。

【００８９】本実施例２においては、図１０に示すよう
に、横形ｐｎｐバイポーラトランジスタＱＬ　の真性エ
ミッタ領域９ｅと、その直下のベース埋め込み層１１ａ
との間に、絶縁体１９が埋設されている。

【００９０】絶縁体１９は、例えばＳｉＯ２　からなり
、その平面形状および寸法は、真性エミッタ領域９ｅの
平面形状および寸法にほぼ等しい。

【００９１】これは、絶縁体１９が真性ベース領域９ｂ
や真性コレクタ領域９ｃの下方にかかると、横形ｐｎｐ
バイポーラトランジスタＱＬ　のベース抵抗が高くなり
、その電流増幅率が低下してしまうからである。

【００９２】本実施例２の横形ｐｎｐバイポーラトラン
ジスタＱＬ　の動作時の模式図を図１１に示す。

【００９３】本実施例２の場合、絶縁体１９（図１０参
照）を設けたことにより、寄生の縦形ｐｎｐバイポーラ
トランジスタＱＸ　のベース抵抗Ｒが従来よりも高くな
るので、そのベース電流を低減することができ、横形ｐ
ｎｐバイポーラトランジスタＱＬ　の電流増幅率を向上
させることが可能な構造になっている。

【００９４】また、本実施例２の場合、絶縁体１９を設
けたことにより、寄生の縦形ｐｎｐバイポーラトランジ
スタＱＸ　のコレクタ電流が流れ難くなるので、半導体
基板１に流れる電流を低減することができ、ラッチアッ
プ現象を抑制することが可能な構造になっている。

【００９５】このような横形ｐｎｐバイポーラトランジ
スタＱＬ　を有する半導体集積回路装置を製造するには
、例えば次のようにする。

【００９６】図１２は、その製造工程中における半導体
集積回路装置の要部断面を示している。半導体基板１上
には、エピタキシャル層２が形成され、半導体基板１の
上部には、既にベース埋め込み層１１ａが形成されてい
る。

【００９７】このような半導体基板１に対して、まず、
図１３に示すように、エピタキシャル層２上に形成され
たフォトレジストパターン１６ｂをマスクとしてエピタ
キシャル層２の所定深さに酸素イオン等をイオン注入法
によって注入する。

【００９８】なお、フォトレジストパターン１６ｂの開
口部１６ｂ１　の平面形状、寸法および位置は、図１０
の真性エミッタ領域９ｅの平面形状、寸法および位置と
同一である。

【００９９】続いて、熱処理を施してエピタキシャル層
２の結晶性を回復させるとともに、図１４に示すように
、エピタキシャル層２における酸素イオン等の注入位置
にＳｉＯ２　等からなる絶縁体１９を形成する。

【０１００】その後、前記実施例１と同様にして、図１
５に示すように、エピタキシャル層２にフィールド絶縁
膜３ａ〜３ｃを形成し、図１０の横形ｐｎｐバイポーラ
トランジスタＱＬ　および縦形ｎｐｎバイポーラトラン
ジスタＱＶ　を形成する。

【０１０１】また、例えば次のように製造しても良い。 図１６は、その製造工程中における半導体集積回路装置
の要部断面を示しており、半導体基板１の上部には、ベ
ース埋め込み層１１ａが形成されている。

【０１０２】このような半導体基板１上に、まず、図１
７に示すように、選択酸化法等によって絶縁体１９を形
成する。

【０１０３】続いて、図１８に示すように、半導体基板
１上および絶縁体１９上に、エピタキシャル法によりエ
ピタキシャル層２を形成する。この際、絶縁体１９上に
は、ポリシリコン層２０が形成される。

【０１０４】その後、図１９に示すように、ポリシリコ
ン層２０にレーザービームＬＢを照射し、ビームアニー
ル処理を施して、ポリシリコン層２０を単結晶化する。

【０１０５】ポリシリコン層２０部分を単結晶化してＳ
ｉ単結晶とした後、前記実施例１と同様にして、図２０
に示すように、エピタキシャル層２にフィールド絶縁膜
３ａ〜３ｃを形成し、図１０に示した横形ｐｎｐバイポ
ーラトランジスタＱＬ　および縦形ｎｐｎバイポーラト
ランジスタＱＶ　を形成する。

【０１０６】このように本実施例２によれば、横形ｐｎ
ｐバイポーラトランジスタＱＬ　の真性エミッタ領域９
ｅと、ベース埋め込み層１１ａとの間に、絶縁体１９を
埋設したことにより、以下の効果を得ることが可能とな
る。

【０１０７】（１）．横形ｐｎｐバイポーラトランジス
タＱＬ　に寄生する縦形ｐｎｐバイポーラトランジスタ
ＱＸ　のベース抵抗Ｒを従来よりも高くすることができ
るので、寄生の縦形ｐｎｐバイポーラトランジスタＱＸ
　のベース電流を低減することができ、横形ｐｎｐバイ
ポーラトランジスタＱＬ　の電流増幅率を向上させるこ
とが可能となる。

【０１０８】（２）．上記（１）　により、横形ｐｎｐ
バイポーラトランジスタＱＬ　を有する半導体集積回路
装置の電気的特性を向上させることができ、その機能を
向上させることが可能となる。

【０１０９】（３）．寄生の縦形ｐｎｐバイポーラトラ
ンジスタＱＸ　のコレクタ電流を流れ難くすることがで
きるので、半導体基板１に流れる電流を低減することが
でき、ラッチアップ現象等を抑制することが可能となる
。したがって、ラッチアップ現象等に対するマージンを
大きくすることが可能となる。

【０１１０】（４）．上記（３）　により、横形ｐｎｐ
バイポーラトランジスタＱＬ　を有する半導体集積回路
装置の歩留りおよび信頼性を向上させることが可能とな
る。

【０１１１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
１，２に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【０１１２】例えば前記実施例１においては、横形バイ
ポーラトランジスタの真性エミッタ領域の直下にベース
埋め込み層を設けないようにした場合について説明した
が、これに限定されるものではなく、例えば次のように
しても良い。

【０１１３】すなわち、真性エミッタ領域直下のベース
埋め込み層部分の不純物濃度のみを、ベース埋め込み層
の他の部分の不純物濃度よりも低くする。このようにす
るとその不純物濃度を低くした部分の層厚が、他の部分
に比較して薄くしたのと等価となり、寄生の縦形ｐｎｐ
バイポーラトランジスタＱＸ　のコレクタ電流が流れ易
くなるので、前記実施例１と同様の効果を得ることが可
能となる。

【０１１４】また、例えば次のようにしても良い。すな
わち、真性エミッタ領域直下に、ベース埋め込み層に導
入された不純物と異なる導電形の不純物、例えばｐ形不
純物であるホウ素を導入してなる不純物領域を形成する
。この場合も前記実施例１と同様の効果を得ることが可
能となる。

【０１１５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。

【０１１６】（１）．すなわち、請求項１記載の発明に
よれば、横形バイポーラトランジスタに寄生する縦形バ
イポーラトランジスタのために流れるベース電流を低減
させることができるので、横形バイポーラトランジスタ
の電流増幅率を向上させることが可能となる。

【０１１７】したがって、横形バイポーラトランジスタ
を有する半導体集積回路装置の電気的特性を向上させる
ことができ、その機能を向上させることが可能となる。

【０１１８】（２）．請求項３記載の発明によれば、横
形バイポーラトランジスタのエミッタ領域直下のベース
埋め込み層の厚さを薄くしたのと等価となるので、寄生
の縦形バイポーラトランジスタのコレクタ電流が流れ易
くなる。

【０１１９】このため、請求項１記載の発明と同様に、
寄生の縦形バイポーラトランジスタのために流れるベー
ス電流を低減させることが可能となる。

【０１２０】したがって、横形バイポーラトランジスタ
の電流増幅率を向上させることができ、横形バイポーラ
トランジスタを有する半導体集積回路装置の機能を向上
させることが可能となる。

【０１２１】（３）．請求項４記載の発明によれば、横
形バイポーラトランジスタに寄生する縦形バイポーラト
ランジスタのベース抵抗を従来よりも増加させることが
できるので、寄生の縦形バイポーラトランジスタのため
に流れるベース電流を低減させることが可能となる。

【０１２２】したがって、横形バイポーラトランジスタ
の電流増幅率を向上させることができ、横形バイポーラ
トランジスタを有する半導体集積回路装置の機能を向上
させることが可能となる。

【０１２３】また、寄生の縦形バイポーラトランジスタ
のコレクタ電流が流れ難くなり、半導体基板に流れる電
流を低減させることが可能となる。

【０１２４】このため、半導体基板に流れる電流に起因
するラッチアップ現象等を抑制することができ、ラッチ
アップ現象等に対するマージンを大きくできる。

【０１２５】したがって、横形バイポーラトランジスタ
を有する半導体集積回路装置の歩留りおよび信頼性を向
上させることが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。

【図２】図１の半導体集積回路装置における横形バイポ
ーラトランジスタ部分の平面図である。

【図３】図１の半導体集積回路装置における横形バイポ
ーラトランジスタの動作時の状態を模式的に示す説明図
である。

【図４】本発明の他の実施例である半導体集積回路装置
のチャネルストッパ領域を説明する半導体基板の要部断
面図である。

【図５】図１の半導体集積回路装置の製造工程中におけ
る半導体基板の要部断面図である。

【図６】図５に続く図１の半導体集積回路装置の製造工
程中における半導体基板の要部断面図である。

【図７】図６に続く図１の半導体集積回路装置の製造工
程中における半導体基板の要部断面図である。

【図８】図７に続く図１の半導体集積回路装置の製造工
程中における半導体基板の要部断面図である。

【図９】図８に続く図１の半導体集積回路装置の製造工
程中における半導体基板の要部断面図である。

【図１０】本発明の他の実施例である半導体集積回路装
置の要部断面図である。

【図１１】図１０の半導体集積回路装置における横形バ
イポーラトランジスタの動作時の状態を模式的に示す説
明図である。

【図１２】図１０の半導体集積回路装置の製造工程中に
おける半導体基板の要部断面図である。

【図１３】図１２に続く図１０の半導体集積回路装置の
製造工程中における半導体基板の要部断面図である。

【図１４】図１３に続く図１０の半導体集積回路装置の
製造工程中における半導体基板の要部断面図である。

【図１５】図１４に続く図１０の半導体集積回路装置の
製造工程中における半導体基板の要部断面図である。

【図１６】本発明の他の実施例である半導体集積回路装
置の製造工程中における半導体基板の要部断面図である
。

【図１７】図１６に続く半導体集積回路装置の製造工程
中における半導体基板の要部断面図である。

【図１８】図１７に続く半導体集積回路装置の製造工程
中における半導体基板の要部断面図である。

【図１９】図１８に続く半導体集積回路装置の製造工程
中における半導体基板の要部断面図である。

【図２０】図１９に続く半導体集積回路装置の製造工程
中における半導体基板の要部断面図である。

【図２１】従来の横形バイポーラトランジスタの構造を
示す半導体基板の部分断面図である。

【図２２】従来の横形バイポーラトランジスタの動作時
の状態を模式的に示す説明図である。

【符号の説明】

１　　半導体基板 ２　　エピタキシャル層 ３ａ　　フィールド絶縁膜 ３ｂ　　フィールド絶縁膜 ３ｃ　　フィールド絶縁膜 ３ｄ　　フィールド絶縁膜 ３ｅ　　フィールド絶縁膜 ４ｂ　　真性ベース領域 ４ｃ　　真性コレクタ領域 ４ｅ　　真性エミッタ領域 ５　　コレクタ埋め込み層 ６　　コレクタ引出し部 ７ａ　　接続孔 ７ｂ　　接続孔 ７ｃ　　接続孔 ７ｄ　　接続孔 ７ｅ　　接続孔 ７ｆ　　接続孔 ８ｂ　　ベース電極 ８ｃ　　コレクタ電極 ８ｅ　　エミッタ電極 ９ｂ　　真性ベース領域 ９ｂ１　　　ｎ＋　形ベース領域 ９ｂ２　　　ｎ−　形ベース領域 ９ｃ　　真性コレクタ領域 ９ｅ　　真性エミッタ領域 １０ｂ　　ベース電極 １０ｃ　　コレクタ電極 １０ｅ　　エミッタ電極 １１　　ベース埋め込み層 １１ａ　　ベース埋め込み層 １２　　ベース引出し部 １３　　チャネルストッパ領域 １４　　電極 １５　　絶縁膜 １６ａ　　フォトレジストパターン １６ｂ　　フォトレジストパターン １６ｂ１　　　開口部 １７　　絶縁膜 １８　　耐酸化膜 １９　　絶縁体 ２０　　ポリシリコン層 Ａ　　空き領域 ＱＶ　　　縦形ｎｐｎバイポーラトランジスタＱＬ　　
　横形ｐｎｐバイポーラトランジスタＱＸ　　　寄生の
縦形ｐｎｐバイポーラトランジスタＬＢ　　レーザービ
ーム ５０　　横形ｐｎｐバイポーラトランジスタ５１　　半
導体基板 ５２　　エピタキシャル層 ５３ｂ　　真性ベース領域 ５３ｃ　　真性コレクタ領域 ５３ｅ　　真性エミッタ領域 ５４　　ベース埋め込み層

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　半導体基板上に横方向に並設されたエ
   ミッタ領域、ベース領域およびコレクタ領域からなる横
   形バイポーラトランジスタを有する半導体集積回路装置
   であって、前記ベース領域およびコレクタ領域の下方の
   みにベース埋め込み層を設けたことを特徴とする半導体
   集積回路装置。
2. 【請求項２】　　前記エミッタ領域の直下に、前記ベー
   ス埋め込み層に導入された不純物と異なる導電形の不純
   物が導入されてなる不純物領域を形成したことを特徴と
   する請求項１記載の半導体集積回路装置。
3. 【請求項３】　　半導体基板上に横方向に並設されたエ
   ミッタ領域、ベース領域およびコレクタ領域からなる横
   形バイポーラトランジスタを有する半導体集積回路装置
   であって、前記エミッタ領域の直下のベース埋め込み層
   における不純物濃度を、前記ベース領域の下方のベース
   埋め込み層の不純物濃度よりも低くしたことを特徴とす
   る半導体集積回路装置。
4. 【請求項４】　　半導体基板上に横方向に並設されたエ
   ミッタ領域、ベース領域およびコレクタ領域からなる横
   形バイポーラトランジスタを有する半導体集積回路装置
   であって、前記エミッタ領域と、その直下のベース埋め
   込み層との間に絶縁体を埋設したことを特徴とする半導
   体集積回路装置。