JP3175707B2

JP3175707B2 - 半導体装置の製造方法

Info

Publication number: JP3175707B2
Application number: JP28213498A
Authority: JP
Inventors: 光弘杉山
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-10-05
Filing date: 1998-10-05
Publication date: 2001-06-11
Anticipated expiration: 2018-10-05
Also published as: JP2000114391A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に同一のＳＯＩ（ＳiliconＯnＩnsulato
r）ウェハー上に形成された縦型ＮＰＮトランジスタと
横型ＰＮＰトランジスタとを有する半導体装置の製造方
法に関する。

【０００２】

【従来の技術】一般に、通信用バイポーラＩＣ（Ｉnteg
ratedＣircuit）では、アナログ回路が多用される。こ
のため、縦型ＮＰＮトランジスタ（縦型バイポーラトラ
ンジスタ）と横型ＰＮＰトランジスタ（横型バイポーラ
トランジスタ）を同一チップに混在させた構成を採用す
ることが多い。本来ならば、ＮＰＮトランジスタ及びＰ
ＮＰトランジスタの両方を縦型トランジスタにした方が
高周波特性の向上には効果的である。しかしながら、両
方を縦型トランジスタにすると、製造工程が異常に長く
なり、コストが大幅にアップするという不都合が生じ
る。

【０００３】そこで、昨今にあっては、縦型ＮＰＮトラ
ンジスタの製造工程の途上において当該ＮＰＮトランジ
スタの製造プロセスの一部に組み込んで容易に形成可能
な横型ＰＮＰトランジスタが多用されることが多くなっ
ている。基本的には横型ＰＮＰトランジスタのエミッタ
とコレクタはＮＰＮのベース引き出し電極を使い、又、
ベースをＮＰＮのコレクタ引き出し部と同時に形成する
ことで、容易に横型ＰＮＰトランジスタを形成すること
ができる。

【０００４】図６に従来例を示す。この図６に示す従来
例では、縦型ＮＰＮトランジスタ２０１と横型ＰＮＰト
ランジスタ１０１が併設されている。各トランジスタ２
０１，１０１は、絶縁物による溝分離領域１０３で分離
され且つ動作領域が確保されている。この例では、Ｐ型
シリコン基板１０５に、Ｎ^＋埋込層１０６が拡散され、
その上に厚さ約１〔μｍ〕のＮ型エピタキシャルシリコ
ン領域１０７が成長され、そこに前述した各トランジス
タ２０１，１０１が形成される。符号１０４はマスク用
のシリコン酸化膜を示す。

【０００５】縦型ＮＰＮトランジスタ２０１は、前述し
たＮ型エピタキシャルシリコン領域１０７を貫通しＮ^＋
埋込層１０６に達した状態に形成されたコレクタ領域２
０２と、このコレクタ領域２０２の図６における左方に
設けられたグラフトベース領域２０３に囲まれて成るエ
ミッタ領域２０４とを備えている。このエミッタ領域２
０４の図６における下側領域に位置する部分は、ベース
領域２０５を構成している。ここで、図６において、符
号２０２Ａ，２０３Ａ，２０４Ａは、それぞれタングス
テン等を素材とした電極を示す。

【０００６】前述した溝分離領域１０３は、Ｐ型シリコ
ン基板１０５に到達するように、深さが約５〔μｍ〕程
度に設定されている。又、横型ＰＮＰトランジスタ１０
１のエミッタ及びコレクタとなるＰ^＋拡散層１０８は、
縦型ＮＰＮトランジスタ２０１におけるベース電極直下
のいわゆるグラフトベース領域２０３の形成工程と同一
の工程で形成される。

【０００７】更に、図６中には図示されてないが、横形
ＰＮＰトランジスタ１０１のベース領域１１０の引き出
し部は、縦型ＮＰＮトランジスタ２０１のコレクタ領域
２０２と同時に作られる。これにより、横型ＰＮＰトラ
ンジスタ１０１の製造に際して必要とされる所定数の工
程の数を有効に抑制し得るように工夫されている。

【０００８】

【発明が解決しようとする課題】ところで、トランジス
タであるかぎり、その基本動作は、ＮＰＮトランジスタ
及びＰＮＰトランジスタ共々同じであり、又は縦型，横
型ともに同じである。

【０００９】しかしながら、横型ＰＮＰトタンジスタ１
０１の場合、図７に示すように、エミッタからコレクタ
に所定の電流（以下、「コレクタ電流」という）が流れ
る際、このコレクタ電流が大きくなるに従って電流経路
が、図７のようにトランジスタ下部に行くほど広がって
いく。縦型ＮＰＮトランジスタ２０１の場合は、このコ
レクタ電流の経路はほぼ一定であるが、横型ＰＮＰトラ
ンジスタ１０１の場合は、コレクタ電流は横方向に流れ
るので、コレクタ電流の量によってその電流経路は大き
く変化する。

【００１０】これを更に詳述すると、横型ＰＮＰトラン
ジスタ１０１には、縦型ＮＰＮトランジスタ２０１に比
べて特性劣化の要因がいくつかある。この内、特に問題
となるのは、電流増幅率のコレクタ電流に対する平坦性
（リニアリティー）である。トランジスタの基本特性で
ある電流増幅率は、コレクタ電流が通過するベース領域
の体積が大きいほど低下するので、前述のようにコレク
タ電流の増加でその電流経路がトランジスタ下部に広が
ると、当然、コレクタ電流が通過するベース領域の体積
が増加して、電流増幅率が低下する。

【００１１】従って、これをグラフにすると、図８のよ
うになり、コレクタ電流の増加に伴い、電流増幅率が低
下して、電流増幅率のコレクタ電流に対する平坦性（リ
ニアリティー）は劣化する。かかる特性は、電流値の変
化するような回路構成の場合、回路事態の電流増幅率が
変化してしまい信頼性が悪く汎用性が低くなるという不
都合を常に伴っていた。理想的には、コレクタ電流に対
する電流増幅率は、出来るだけ一定であることが望まし
い。

【００１２】

【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくにコレクタ電流が増加してもリニアリテ
ィの安定した電流増幅率を得ることを可能とし、通信用
バイポーラＩＣ用としても好適な汎用性の高い半導体装
置の製造方法を提供することを、その目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明では、支持基板上に所定幅の分離壁領域を介
して一方の側に縦型ＮＰＮトランジスタを設けると共に
他方の側に横型ＰＮＰトランジスタを備えて成る半導体
装置において、支持基板と各トランジスタとの間に埋め
込み用のシリコン酸化膜を積層し、このシリコン酸化膜
に近接し又は当接して横型ＰＮＰトランジスタのＰ^＋拡
散層を配設する、という構成を採っている。

【００１４】このため、本発明では、埋込シリコン酸化
膜の作用により、エミッタとコレクタのＰ^＋拡散層で挟
まれたベース領域の幅がほぼ一定となり、コレクタ電流
が増加してもその電流経路の広がりが少ないことから、
コレクタ電流の増加と共にトランジスタの基本特性であ
る電流増幅率が減少するという従来例の不都合を改善す
ることができる。

【００１５】ここで、前述した横型ＰＮＰトランジスタ
の活性領域のＮ型シリコン領域の厚さを、縦型ＮＰＮト
ランジスタの活性領域であるＮ型シリコン領域の厚さよ
りも薄く形成するとよい。この場合、横型ＰＮＰトラン
ジスタの活性領域のＮ型シリコン領域の厚さを約０．５
〔μｍ〕とし、縦型ＮＰＮトランジスタの活性領域であ
るＮ型シリコン領域の厚さを約０．８〔μｍ〕としても
よい。

【００１６】このようにしても、前述した場合と同等の
機能を有するほか、更に動作の信頼性向上を図り得ると
いう利点がある。

【００１７】すなわち、本発明は、上述した半導体装置
の製法に関するものであり、支持基板上に埋込型のシリ
コン酸化膜を積層すると共にこのシリコン酸化膜の上に
所定厚さのＮ型シリコン領域を形成する第１の工程と、
このＮ型シリコン領域上にエピタキシャル成長によって
所定厚さのＮ型エピタキシャルシリコン領域を形成する
第２の工程と、このＮ型シリコン領域およびＮ型エピタ
キシャルシリコン領域により形成される横型ＰＮＰトラ
ンジスタ領域を囲んで前記埋込シリコン酸化膜に達する
シリコン酸化膜又はそれに不純物添加したシリカガラス
等から成る所定幅の分離壁領域を形成する第３の工程と
を備えている。

【００１８】更に、本発明では、前述した横型ＰＮＰト
ランジスタ領域部分のＮ型エピタキシャルシリコン領域
全体とＮ型シリコン領域の厚さの一部とをドライエッチ
ング法によってエッチング除去して凹部を形成すると共
に、この凹部内にシリコン酸化膜を埋設する第４の工程
と、凹部内のシリコン酸化膜に所定間隔を隔ててコンタ
クト穴を形成し、且つ底面のＮ型シリコン領域にボロン
を拡散してＰ^＋拡散層を形成する第５の工程と、この各
Ｐ^＋拡散層のコンタクト穴にタングステン等を素材とし
た電極を設ける第６の工程とを備えている。

【００１９】このため、本発明では、前述した埋込型の
シリコン酸化膜とシリコン酸化膜との間に、前述した如
く機能する横型ＰＮＰトランジスタを高精度に確実に形
成することができるという利点がある。

【００２０】

【発明の実施の形態】〔第１の実施形態〕以下、本発明
の第１の実施の形態を、図１乃至図４に基づいて説明す
る。図１において、符号１は支持基板（ＳＯＩ基板）を
示す。この支持基板１は前述した従来例におけるＰ型シ
リコン基板１０５（図６参照）と同等の素材によって形
成されている。

【００２１】この支持基板１上に、分離壁領域３_１，３
_２に分離されて一方の側に縦型ＮＰＮトランジスタ２０
１が設けられ、他方の側に横型ＰＮＰトランジスタ３０
１が設けられている。この各トランジスタ２０１，３０
１の外側にも、前述した所定幅の分離壁領域３_３，３_４
が設けられ、外部からの雑音の進入を阻止している。

【００２２】上述した支持基板１とその上に形成された
各トランジスタ２０１，３０１との間には、埋め込み用
のシリコン酸化膜２が一様に積層されている。そして、
この埋込シリコン酸化膜２上の一方の側に、前述した従
来例の場合と同様に縦型ＮＰＮトランジスタ２０１が設
けられ、又、他方の側には横型ＰＮＰトランジスタ３０
１が設けられている。

【００２３】ここで、縦型ＮＰＮトランジスタ２０１部
分では、前述した従来例の場合と同様に、Ｎ^＋埋め込み
層１０６を介して前述したＮ型シリコン領域１０７が積
層されている。又、このＮ型シリコン領域１０７の図１
における右端部分には、コレクタ領域２０２が設けられ
ている。更に、Ｎ型シリコン層１０７の図１における左
端部分にはエミッタ領域２０４が設けられ、このエミッ
タ領域２０４を取り囲んでベース領域２０５が設けられ
ている。ここで、符号２０３はグラフトベース領域を示
す。

【００２４】更に、符号２０２Ａ，２０３Ａ，２０４Ａ
は、それぞれ電極を示す。これらの電極２０２Ａ，２０
３Ａ，２０４Ａは、いずれも前述した図６における従来
例と同一に形成されている。

【００２５】又、前述した埋込シリコン酸化膜２上の他
方の側（図１の右側）には、当該埋込シリコン酸化膜２
に近接し又は当接して前述した横型ＰＮＰトランジスタ
３０１のＰ^＋拡散層１１_１，１１_２が所定間隔を隔てて
設けられている。このＰ^＋拡散層１１_１，１１_２は、Ｎ
型シリコン領域１２内にボロン等を拡散して形成され
る。図１ではこのＰ^＋拡散層１１_１，１１_２がシリコン
酸化膜２に当接した状態のものが開示されている。

【００２６】そして、この横型ＰＮＰトランジスタ３０
１のＰ^＋拡散層１１_１，１１_２の図１における左右両側
にＮ型シリコン領域１２がそのまま残存し、これによっ
て、横型ＰＮＰトランジスタ３０１の活性領域が形成さ
れている。

【００２７】ここで、このＮ型シリコン領域１２部分に
形成される横型ＰＮＰトランジスタ３０１の活性領域の
厚さＴ_１は、前述した縦型ＮＰＮトランジスタ２０１の
活性領域であるＮ型シリコン領域１０７の厚さＴ_２より
も薄く形成されている。例えば、横型ＰＮＰトランジス
タ３０１の活性領域であるＮ型シリコン領域１２の厚さ
Ｔ_１を約０．５〔μｍ〕とした場合、前述した縦型ＮＰ
Ｎトランジスタの活性領域であるＮ型シリコン領域の厚
さＴ_２は約０．８〔μｍ〕に設定されている。

【００２８】これを更に詳述すると、前述した支持基板
（ＳＯＩ基板）１上の前述した埋込シリコン酸化膜２
は、その厚さが約０．５〔μｍ〕に設定され、その上
に、縦型ＮＰＮトランジスタ２０１部分では、厚さ約
１．２〔μｍ〕のＮ^＋埋込層１０６と厚さ約０．８
〔μ〕厚のＮ型シリコン領域１０７とが、積層されてい
る。又、横型ＰＮＰトタンジスタ３０１部分では、前述
した埋込シリコン酸化膜２上に、厚さ約０．５〔μｍ〕
のＮ型シリコン領域１２が設けられ、その上にシリコン
酸化膜１０が積層されている。

【００２９】即ち、縦型ＮＰＮトランジスタ２０１部分
のＮ型シリコン領域１０７に接してＮ^＋埋込層１０６部
分が設けられているが、横型ＰＮＰトタンジスタ３０１
部分にはＮ^＋埋込層１０６に相当するものはない。この
横型ＰＮＰトランジスタ３０１のエミッタ及びコレクタ
となるＰ^＋拡散層１１_１，１１_２は、前述したように、
埋込シリコン酸化膜２に接するまで拡散されている。

【００３０】又、この横型ＰＮＰトランジスタ３０１の
場合、本実施形態では図１に示すように、前述した縦型
ＮＰＮトランジスタ２０１部分及び非素子領域よりもシ
リコン面が下がっているので、シリコン酸化膜１０が埋
設され、そこに、エミッタ及びコレクタのためのコンタ
クト孔１１が深く形成され、中に電極材料としてタング
ステン等の金属が埋設され且つその一端が引き出されて
電極１１Ａ，１１Ｂを構成している。

【００３１】次に、図２（ａ）〜（ｆ）に基づいて本実
施形態における半導体装置の製造工程を説明する。ここ
で、図２では、横型ＰＮＰトタンジスタ３０１部分のみ
示してある。縦型ＮＰＮトタンジスタ２０１について
は、その製造工程のタイミングを、その都度随時カッコ
内に記述するものとする。

【００３２】まず、支持基板（ＳＯＩ基板）１上に埋込
シリコン酸化膜２を一様に形成し、その上に、厚さが約
１〔μｍ〕で比抵抗が１〜２オームのＮ型シリコン領域
１２を積層する。この図２では、支持基板１部分が省略
されている。

【００３３】次に、図２（ａ）のように、エピタキシャ
ル成長によって、厚さ約１〔μｍ〕で比抵抗が約１オー
ムのＮ型エピタキシャルシリコン領域１３を形成する
（尚、このエピタキシャル成長の前に、縦型ＮＰＮトラ
ンジスタ２０１では、図１で示したＮ^＋埋込層１０６の
拡散工程が入る）。

【００３４】次に、図２（ｂ）のように、トランジスタ
領域を形成する所定領域を囲んで、前述した埋込シリコ
ン酸化膜２に達する幅約１〔μｍ〕の溝分離領域３_１〜
３_４を形成する（この溝分離領域３_１〜３_４は、縦型Ｎ
ＰＮトタンジスタ２０１、横型ＰＮＰトタンジスタ３０
１とも、同時に形成する）。この場合の溝部への埋設材
料（溝分離領域３_１〜３_４の素材）としては、シリコン
酸化膜又はそれに不純物添加したシリカガラスなど、製
造工程に応じて選択される。

【００３５】続いて、図２（ｃ）のように、横型ＰＮＰ
トランジスタ７部分のＮ型エピタキシャルシリコン領域
１３とＮ型シリコン領域１２の一部を、シリコン酸化膜
１４をマスクとし、且つドライエッチング法によって約
１．５〔μｍ〕程度，エッチング除去する。更に、３
〔μｍ〕以上の厚さのシリコン酸化膜を成長後、研磨法
によって、横型ＰＮＰトランジスタ部分の凹部１５内に
のみシリコン酸化膜１０を埋め込み、図２（ｄ）の状態
にする（そして、その後に、縦型ＮＰＮトランジスタ２
０１の製造工程にはいる）。

【００３６】ここで、この縦型ＮＰＮトランジスタ２０
１の製造工程途中、たとえば、図１のグラフトベース領
域２０３の形成工程などで、横型ＰＮＰトランジスタ３
０１のエミッタ及びコレクタとなるＰ^＋拡散層１１_１，
１１_２の形成が同時に行われる。

【００３７】即ち、図２（ｅ）に示すように、シリコン
酸化膜１０にコンタクト穴１７_１，１７_２を形成し、底
面のＮ型シリコン領域１２に、ボロンを拡散してＰ^＋拡
散層１１_１，１１_２を形成する。この拡散層１１_１，１
１_２は、図１の縦型ＮＰＮトランジスタ２０１のグラフ
トベース領域２０３と同じ拡散層となる。ボロン拡散の
方法は、気相拡散，不純物添加多結晶シリコンからの拡
散，イオン注入法など、種々あり、縦型ＮＰＮトランジ
スタ２０１の製造工程に合わせた方法による。

【００３８】そして、最後に、縦型ＮＰＮトランジスタ
２０１と同時に電極部の形成を行う。図２（ｆ）では、
タングステン等の電極部材を埋設してこれをエミッタ及
びコレクタの電極（コンタクト）１１Ａ，１１Ｂとした
場合を示す。尚、横型ＰＮＰトランジスタ３０１のベー
ス領域２２（Ｐ^＋拡散層１１_１，１１_２の相互間に位置
するＮ型シリコン領域１２のこと）の引き出し電極部は
示されてないが、これは、縦型ＮＰＮトランジスタのコ
レクタ領域２０２（図１）の形成と同時に、同じように
形成すればよい。

【００３９】次に、上記実施形態の作用効果について説
明する。上述した横型ＰＮＰトランジスタ３０１の従来
例との大きな違いは、そのベース領域２２（１２）であ
る。図１のベース領域２２と従来例の図６に示すベース
領域１１０では、本実施形態のものがエミッタとコレク
タのＰ^＋拡散層１１_１，１１_２で挟まれたベース領域２
２の幅がほぼ一定であるのに対して、従来例ではエミッ
タ及びコレクタのＰ^＋拡散層１０８直下の領域全体を広
義のベース領域（Ｎ型シリコン領域）と見なすことがで
きる。

【００４０】トランジスタの基本特性では、コレクタ電
流が通過するベース領域の体積が大きいほど電流増幅率
は低下する。即ち、従来例では、コレクタ電流の増加と
ともに電流経路がトランジスタ下部に広がることからコ
レクタ電流が通過するベース領域の体積が増加し、これ
がため電流増幅率が低下していたが、本実施形態では、
このコレクタ電流経路の広がりが少ないのが特徴であ
る。

【００４１】図３はコレクタ電流ＩCの経路（流れ）を
示す動作図であるが、本実施形態では、エミッタ，コレ
クタのＰ^＋拡散層１１_１，１１_２の下部には、埋込シリ
コン酸化膜が、又上部には電極であるので、Ｐ^＋拡散層
１１_１，１１_２の上下部に向かってはコレクタ電流経路
が広がらないため、従来例のような、コレクタ電流増加
による電流増幅率の低下という現象は生じない。この様
子をグラフにしたのが、図４である。

【００４２】この図４に示すように、従来例ではコレク
タ電流ＩCの増加とともに低下していた電流増幅率は、
本実施形態では、トランジスタが飽和領域に入るコレク
タ電流値までのコレクタ電流の増加に依らず、ほぼ一定
の電流増幅率が得られる。このような電流増幅率のリニ
アリティーが良好な特性が得られるため、本実施形態で
は、回路設計における設計余裕度が増えるとともに、広
範囲の動作電流での安定した回路動作が得られる、とい
う効果を有する。

【００４３】〔第２の実施形態〕次に、第２の実施形態
を図５（ａ）〜（ｄ）に基づいて説明する。この第２の
実施形態は、上述した半導体装置の他の製法を示すもの
で、図５（ａ）〜図５（ｂ）までは、前述した第１実施
形態における図２（ａ）〜図２（ｂ）と同じである。

【００４４】その後、図５（ｃ）に示すように、横型Ｐ
ＮＰトランジスタ部分のＮ型エピタキシャルシリコン領
域１３とＮ型シリコン領域１２の一部を、シリコン酸化
膜２４をマスクとして、ドライエッチング法によって、
約１．５〔μｍ〕程度エッチング除去して凹部２５を形
成する。これにより、溝分離領域３_１，３_２に接する部
分のＮ型エピタキシャルシリコン領域１３とＮ型シリコ
ン領域１２とを一部エッチング除去しないようにするこ
とができる。

【００４５】更に、３〔μｍ〕以上の厚さのシリコン酸
化膜を成長後、研磨法によって、横型ＰＮＰトランジス
タ部分の凹部２５内にのみ、シリコン酸化膜２０を埋設
する。図５（ｄ）にこれを示す（その後、縦型ＮＰＮト
ランジスタ２０１の製造工程に入る。）

【００４６】これ以降は、前述した第１実施形態の場合
とほぼ同じ製造工程である。そして、縦型ＮＰＮトラン
ジスタ２０１の製造工程途中、例えば、図１のグラフト
ベース領域２０３の形成工程などで、横型ＰＮＰトラン
ジスタ３０１のエミッタ，コレクタの形成が同時に行わ
れる。

【００４７】即ち、図２（ｃ）に示すように、シリコン
酸化膜２０にコンタクト穴１７_１，１７_２を形成し、底
面のＮ型シリコン領域１２に、ボロンを拡散してＰ^＋拡
散層２１_１，２１_２を形成する。この拡散層２１_１，２
１_２は、図１の縦型ＮＰＮトランジスタ２０１のグラフ
トベース領域２０３と同じ拡散層となる。

【００４８】ボロン拡散の方法は、気相拡散、不純物添
加多結晶シリコンからの拡散、イオン注入法など種々あ
るが、縦型ＮＰＮトランジスタ２０１の製造工程に合わ
せた方法による方がよい。最後に、縦型ＮＰＮトランジ
スタ２０１と同時に電極形成を行う。図５（ｆ）では、
タングステン等の電極部材を埋設してこれをエミッタ及
びコレクタの電極（コンタクト）１１Ａ，１１Ｂとした
場合を示す。

【００４９】尚、この図５では、横型ＰＮＰトランジス
タ３０１のベース領域２２の引き出し電極部は示されて
ないが、これは、前述した第１の実施形態の場合と同様
に縦型ＮＰＮトランジスタ２０１のコレクタ領域２１
（図１参照）の形成と同時に形成すればよい。

【００５０】このように、上記第２の実施形態の特徴
は、Ｎ型エピタキシャルシリコン領域１３とＮ型シリコ
ン領域１２の一部エッチングを、前述した第１実施形態
の場合とは異なり、溝分離領域３_１〜３_２に接してエッ
チング除去しない点である。かかる場合には、特に、シ
リコンと溝分離領域の絶縁物とのエッチングレート比が
小さい場合、溝分離領域３_１〜３_２の一部が除去される
ことを避けることができる。

【００５１】

【発明の効果】本発明は以上のように構成され機能する
ので、これによると、埋込シリコン酸化層の作用によ
り、エミッタとコレクタのＰ^＋拡散層で挟まれたベース
領域の幅がほぼ一定となり、コレクタ電流が増加しても
その電流経路の広がりが少ないことから、コレクタ電流
の増加と共にトランジスタの基本特性である電流増幅率
が減少するという従来例の不都合を確実に改善すること
ができ、電流増幅率のリニアリティーが良好となり、こ
れがため、広範囲の動作電流での安定した回路動作を得
ることができるという従来にない優れた半導体装置を得
ることができる。しかも、埋込型のシリコン酸化膜とそ
の上方のシリコン酸化膜との間に、横型ＰＮＰトランジ
スタを高精度に確実に形成することができる。

【００５２】また、Ｎ型エピタキシャルシリコン領域と
Ｎ型シリコン領域の一部エッチングにおいて、溝分離領
域に接する部分を残すことにより、シリコンと溝分離領
域の絶縁物とのエッチングレート比が小さい場合、溝分
離領域の一部が除去されることを避けることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す概略断面図であ
る。

【図２】図１に開示した第１の実施形態における半導体
装置の製法工程を示す説明図であり、（ａ）〜（ｆ）の
順で進行する。

【図３】図１に開示した第１の実施形態の横型ＰＮＰト
ランジスタ部分の動作を示す断面図である。

【図４】図１に開示した第１の実施形態の横型ＰＮＰト
ランジスタ部分の電流増幅率特性を示す線図である。

【図５】本発明の第２実施例のにおける横型ＰＮＰトラ
ンジスタ部分の製法工程を示す説明図であり、（ａ）〜
（ｆ）の順で進行する。

【図６】従来例を示す概略断面図である。

【図７】図６に示す従来例の横型ＰＮＰトランジスタ部
分の動作を示す説明図である。

【図８】図６に示す従来例の電流増幅率特性を示す線図
である。

【符号の説明】

１支持基板２埋込シリコン酸化膜３_１，３_２，３_３，３_４溝分離領域１０，２０シリコン酸化膜１１，１７_１，１７_２コンタクト孔１１_１，１１_２Ｐ^＋拡散層１２Ｎ型シリコン領域（横型）１３Ｎ型エピタキシャルシリコン領域１４，２４シリコン酸化膜（マスク用）１５，２５凹部１０６Ｎ^＋埋込層１０７Ｎ型シリコン領域（縦型）２０１縦型ＮＰＮトランジスタ３０１横型ＰＮＰトランジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/08 H01L 29/73

Claims

(57)【特許請求の範囲】

【請求項１】支持基板上に埋込型のシリコン酸化膜を
積層すると共にこのシリコン酸化膜の上に所定厚さのＮ
型シリコン領域を形成する第１の工程と、このＮ型シリコン領域上にエピタキシャル成長によって
所定厚さのＮ型エピタキシャルシリコン領域を形成する
第２の工程と、このＮ型シリコン領域およびＮ型エピタキシャルシリコ
ン領域により形成される横型ＰＮＰトランジスタ領域を
囲んで前記埋込シリコン酸化膜に達するシリコン酸化膜
又はそれに不純物添加したシリカガラス等から成る所定
幅の分離壁領域を形成する第３の工程と、前記横型ＰＮＰトランジスタ領域部分のＮ型エピタキシ
ャルシリコン領域全体とＮ型シリコン領域の厚さの一部
とをドライエッチング法によってエッチング除去して凹
部を形成すると共に、この凹部内にシリコン酸化膜を埋
設する第４の工程と、前記凹部内のシリコン酸化膜に所定間隔を隔ててコンタ
クト穴を形成し、且つ底面のＮ型シリコン領域にボロン
を拡散してＰ^＋拡散層を形成する第５の工程と、この各Ｐ^＋拡散層のコンタクト穴にタングステン等を素
材とした電極を設ける第６の工程とを備えていることを
特徴とした半導体装置の製造方法。
【請求項２】支持基板上に埋込型のシリコン酸化膜を
積層すると共にこのシリコン酸化膜の上に所定厚さのＮ
型シリコン領域を形成する第１の工程と、このＮ型シリコン領域上にエピタキシャル成長によって
所定厚さのＮ型エピタキシャルシリコン領域を形成する
第２の工程と、このＮ型シリコン領域およびＮ型エピタキシャルシリコ
ン領域により形成される横型ＰＮＰトランジスタ領域を
囲んで前記埋込シリコン酸化膜に達するシリコン酸化膜
又はそれに不純物添加したシリカガラス等から成る所定
幅の分離壁領域を形成する第３の工程と、この分離壁領域に接する部分を除き、前記横型ＰＮＰト
ランジスタ領域部分のＮ型エピタキシャルシリコン領域
全体とＮ型シリコン領域の厚さの一部とをドライエッチ
ング法によってエッチング除去して凹部を形成すると共
に、この凹部内にシリコン酸化膜を埋設する第４の工程
と、前記凹部内のシリコン酸化膜に所定間隔を隔ててコンタ
クト穴を形成し、且つ底面のＮ型シリコン領域にボロン
を拡散してＰ ^＋拡散層を形成する第５の工程と、この各Ｐ ^＋拡散層のコンタクト穴にタングステン等を素
材とした電極を設ける第６の工程とを備えていることを
特徴とした半導体装置の製造方法。