KR100205303B1 - 반도체 소자 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 공정을 단순화하고 고속소자에 적합하도록 한 반도체 소자 제조방법에 관한 것이다.

이를 위한 본 발명의 반도체 소자 제조방법은 기판 위에 제1산화막을 형성하는 단계, 상기 제1산화막을 선택적으로 제거하여 상기 기판 위에 제1산화막을 부분적으로 형성하는 단계, 상기 제1산화막을 포함한 기판 전면에 제1에피택셜층을 형성하는 단계, 상기 제1에피택셜층 위에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 및 제1에피택셜층을 선택적으로 제거하여 상기 제1에피택셜층의 측면 전부와 제1산화막의 측면 일부분을 노출시키는 단계, 상기 제1에피택셜층의 노출된 측면 및 상기 제1산화막 사이에 제2산화막을 형성하는 단계, 상기 실리콘 질화막을 제거하는 단계, 상기 제2산화막을 포함한 기판 전면에 제2에피택셜층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

따라서, 공정이 간단하고 고속소자에 유리하다.

Description

반도체 소자 제조방법

제1도는 본 발명의 반도체 소자 제조공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2, 2a : 산화막

3 : 제1에피택셜층 4 : 실리콘 질화막

5 : 제2에피택셜층

본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 공정을 단순화하고 고속소자에 적합하도록 한 반도체 소자 제조방법에 관한 것이다.

일반적으로 반도체 소자의 미세화가 한계에 가까워짐에 따라 집적도를 향상시키기 위해 디바이스를 몇층정도 겹쳐 적층하고 상호 배선하여 접속하는 3차원 집적회로를 제조하기 위해 SOI(Silicon On Insulater) 기술이 개발되었다.

SOI 기술은 절연층상에 실리콘(Si) 단결정 박막을 형성하고 그 위에 집적회로를 형성하는 기술이다.

특히, SOI 구조는 완전한 소자분리 구조를 실현할 수 있으므로 고속동작이 가능하다.

이하, 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.

종래의 SOI(Silicon On Insnlater) 구조의 기판을 제조하는 방법으로는 단결정 분리법(Separation by Inplanted Oxygen : SIMOX)과 SOB(Silicon Direct Bonding) 및 스트립 히터(Strip Heater)에 의한 다결정 실리콘의 재결정화 (Recrystallization) 등이 일반적으로 알려져 있다.

상기 단결정 분리법(SIMOX)은 실리콘 웨이퍼에 강한 에너지의 산소이온을 주입한 후, 고온으로 열처리하면 산소이온과 실리콘이 결합하여 산화막을 형성하도록 한 것이다.

또한, 상기 SDB(Silicon Direct Bonding)법을 실리콘 기판 위에 산화막을 형성한 후, 산화막의 표면을 매끄럽게 한다.

그리고, 상기 산화막 위에 다른 실리콘 웨이퍼를 화학적으로 붙여서 SOI 구조를 만드는 방법이다.

상기, 스트립 히터에 의한 재결정한 방법은 실리콘 기판 위에 산화막을 형성하고 상기 산화막 위에 다결정 실리콘을 증착한다.

그리고, 할로겐 램프로 다결정 실리콘의 한쪽 부분부터 주사(Scanning)하면서 약 1200∼1300℃로 가열하면 상기 다결정 실리콘이 1∼2mm폭으로 용융되면서 박막 전체를 재결정화시킨다.

그러나 이와 같은 종래의 반도체 소자 제조방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 단결정 분리법(SIMOX)은 강한 에너지의 산소이온을 실리콘 기판에 주입하기 때문에 실리콘 표면에서의 손상이 심하고 실리콘과 산화막간의 계면특성이 좋지 않다.

둘째, SDB 방법은 실리콘 접합부분에 기포 등이 발생하기 쉬우므로 실리콘 접합 후 접합된 실리콘을 많이 갈아내야 하는 문제점이 있다.

셋째, 스트립 히터에 의한 재결정화 방법은 다결정 실리콘을 녹인 후 단결정으로 재결정화시키기 때문에 결정성이 좋지 않다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 공정을 단순화하고 고속소자에 적합한 SOI 구조의 기판을 형성하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 반도체 소자 제조방법은 기판 위에 제1산화막을 형성하는 단계, 상기 제1산화막을 선택적으로 제거하여 상기 기판위에 제1산화막을 부분적으로 형성하는 단계, 상기 제1산화막을 포함한 기판 전면에 제1에피택셜층을 형성하는 단계, 상기 제1에피택셜층 위에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 및 제1에피택셜층을 선택적으로 제거하여 상기 제1에피택설층의 측면전부와 제1산화막의 측면 일부분을 노출시키는 단계, 상기 제1에피택셜층의 노출된 측면 및 상기 제1산화막 사이에 제2산화막을 형성하는 단계, 상기 실리콘 질화막을 제거하는 단계, 상기 제2산화막을 포함한 기판 전면에 제2에피택셜층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

상기와 같은 본 발명의 반도체 소자 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제1도는 본 발명의 반도체 소자 제조공정 단면도이다.

제1a도와 같이, 실리콘 기판(1) 위에 제1산화막(2)을 형성하고, 소정의 마스크 패턴을 사용한 사진석판술 및 식각공정으로 에피택셜 성장시 시드(Seed)로 적용할 부분의 제1산화막(2)을 선택적으로 제거하여 상기 실리콘 기판(1) 위에 소정의 제1산화막(2) 패턴을 형성한다.

제1b도와 같이 상기 제1산화막(2)을 포함한 상기 실리콘 기판(1) 전면에 제1에피택셜층(3)을 성장시키고 상기 제1에피택셜층(3) 위에 실리콘 질화막(4)을 증착한다.

제1c도와 같이, 상기 제1a도의 산화막 패턴 형성시 사용한 패턴을 이용한 사진석판술 및 식각공정으로 상기 실리콘 질화막(4) 및 상기 제1에피택셜층(3)을 선택적으로 제거하여 상기 제1에피택셜층(3)의 측면전부와 상기 제1산화막(2)의 측면 일부분을 노출시킨다.

제1d도와 같이 산화(Oxidation)공정으로 상기 제1에피택셜층(3)을 포함한 실리콘 기판(1) 전면에 제2산화막(2a)을 형성한다.

그리고 상기 실리콘 질화막(4)을 제거하면 상기 제2산화막(2a)은 상기 제1에 피택셜층(3)의 측면 및 상기 제1산화막(2) 사이에 제2산화막(2a)을 형성한다.

제1e도와 같이, 상기 노출된 제1에피택셜층(3)을 시드(Seed)로 하여 제2에피택셜층(5)을 성장시켜 SOI 구조의 기판을 완성한다.

이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 하나의 마스크(Mask)로 두단계의 에피택셜 성장을 시킴으로써 공정이 간단하다.

둘째, CMOS 소자 구현시 PMOS 영역과 NMOS 영역을 완전히 분리함으로써 래치업(Latch-up)과 같은 상호작용 등의 단점을 없앨 수 있다.

셋째, 바이폴라 소자 구현시 기판에 흐르는 누설전류를 차단함으로써 소자의 동작속도를 빠르게 할 수 있다.

넷째, 소자의 동작속도가 빨라지므로 고속소자의 응용에 유리하다.

Claims (2)

1. 기판 위에 제1산화막을 형성하는 단계, 상기 제1산화막을 선택적으로 제거하여 상기 기판 위에 제1산화막을 부분적으로 형성하는 단계, 상기 제1산화막을 포함한 기판 전면에 제1에피택셜층을 형성하는 단계, 상기 제1에피택셜층 위에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 및 제1에피택설층을 선택적으로 제거하여 상기 제1에피택셜층의 측면전부와 제1산화막의 측면 일부분을 노출시키는 단계, 상기 제1에피택셜층의 노출된 측면 및 상기 제1산화막 사이에 제2산화막을 형성하는단계, 상기 실리콘 질화막을 제거하는 단계, 상기 제2산화막을 포함한 기판 전면에 제2에피택셜층을 형성하는단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자 제조방법.
2. 제1항에 있어서, 상기 제1산화막을 선택적으로 제거하는 단계와, 상기 실리콘 질화막 및 제1에피택셜층을 선택적으로 제거하는 단계를 하나의 동일한 마스크를 사용하는 것을 특징으로 하는 반도체 소자 제조방법.