KR100632684B1 - 반도체 소자의 로코스 제조 방법 - Google Patents

반도체 소자의 로코스 제조 방법 Download PDF

Info

Publication number
KR100632684B1
KR100632684B1 KR1020040118290A KR20040118290A KR100632684B1 KR 100632684 B1 KR100632684 B1 KR 100632684B1 KR 1020040118290 A KR1020040118290 A KR 1020040118290A KR 20040118290 A KR20040118290 A KR 20040118290A KR 100632684 B1 KR100632684 B1 KR 100632684B1
Authority
KR
South Korea
Prior art keywords
locos
photoresist
high voltage
semiconductor device
etching
Prior art date
Application number
KR1020040118290A
Other languages
English (en)
Other versions
KR20060079544A (ko
Inventor
성웅제
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040118290A priority Critical patent/KR100632684B1/ko
Priority to US11/322,750 priority patent/US7247507B2/en
Publication of KR20060079544A publication Critical patent/KR20060079544A/ko
Application granted granted Critical
Publication of KR100632684B1 publication Critical patent/KR100632684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 로코스 제조 방법에 관한 것으로, 높은 전압 영역에 산화 과정을 통해 로코스를 형성하는 단계; 상기 로코스의 활성 영역에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상하여 패턴을 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 로코스를 식각한 후 포토레지스트를 제거하는 단계로 이루어짐에 기술적 특징이 있고, 로코스를 필드 플레이트로 생성한 후, 높은 전압 영역의 활성 영역을 식각함으로써, 전류 이동 경로를 직선으로 만들어 On 저항을 현저히 줄일 수 있는 효과가 있다.
로코스, 식각

Description

반도체 소자의 로코스 제조 방법{Method for fabricating locos of semiconductor device}
도 1은 종래의 로코스 제조 방법을 나타내는 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 로코스 제조 방법을 나타내는 공정 단면도이다.
도 3은 본 발명에 따른 높은 전압의 트랜지스터와 로코스로 격리된 낮은 전압의 트랜지스터의 혼합구조를 나타내는 단면도이다.
본 발명은 반도체 소자의 로코스 제조 방법에 관한 것으로, 보다 자세하게는 높은 전압 영역의 로코스를 식각하여 On 저항을 줄일 수 있는 로코스 제조 방법에 관한 것이다.
반도체 소자의 집적도 향상과 그에 따른 제조 설계기술의 발달로 인하여 반도체 칩을 하나로 시스템을 구성하려는 시도가 크게 일어나고 있다. 시스템의 1칩 화는 콘트롤러와 메모리 기타 저전압에서 동작하는 회로를 하나의 칩으로 통합하는 기술 위주로 발전되어 왔다.
그러나, 시스템의 경량화, 소형화가 되기 위해서는 시스템의 전원을 조절하는 회로부, 즉, 입력단과 출력단과의 주요 기능을 하는 회로와 1개 칩화를 하여야 가능하게 된다. 입력단과 출력단은 고전압이 인가되는 회로이므로 일반적인 저전압 CMOS 회로로는 구성할 수 없어 고전압 파워트랜지스터로 구성된다.
따라서, 시스템의 크기나 무게를 줄이기 위해서는 전원의 입력/출력단과 콘트롤러를 1개 칩으로 구성해야 한다. 이를 가능하게 하는 기술이 파워 IC로, 이는 고전압 트랜지스터와 저전압 CMOS트랜지스터 회로를 하나의 칩으로 구성하는 것이다.
파워 IC 기술은 종래의 불연속 파워트랜지스터(Discrete Power Transistor)인 VDMOS(Vertical DMOS) 소자 구조를 개선한 것으로, 전류를 수평으로 흐르게 하기 위하여 드레인을 수평으로 배치하고 드리프트(Drift)영역을 채널과 드레인 사이에 두어 고전압 브레이크다운(Breakdown) 확보를 가능하게 하는 LDMOS(Lateral DMOS) 소자가 구현된다.
도 1은 종래의 로코스 제조 방법을 나타내는 단면도이다. 도 1에 도시된 바와 같이, 높은 전압 영역에서는 로코스(LOCOS) 위에 게이트 폴리(20)가 올라가고 이로써 전계가 집중되는 현상을 막아주어 표면 브레이크다운을 방지할 수 있다. 그러나, 상기와 같은 종래의 로코스 제조 방법에서는 소스(30)에서 드레인(40)으로의 전류 이동 경로가 늘어나 "On" 저항이 증가하게 되고, 전류 구동능력이 현저히 감 소하게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 로코스를 필드 플레이트(Field Plate)로 생성한 후, 높은 전압 영역의 활성 영역을 식각해 "On" 저항을 줄일 수 있는 반도체 소자의 로코스 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 높은 전압 영역에 산화 과정을 통해 로코스를 형성하는 단계; 상기 로코스의 활성 영역에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상하여 패턴을 형성하는 단계 및 상기 포토레지스트 패턴을 마스크로 로코스를 식각한 후 포토레지스트를 제거하는 단계를 포함하여 이루어진 반도체 소자의 로코스 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
LDMOS나 DMOS와 같은 높은 전압 소자는 소스에서 드레인으로의 전류 이동 경로를 줄여주면 On 저항이 감소하고 전류구동 능력이 향상된다.
도 2a 내지 도 2c는 본 발명에 따른 로코스 제조 방법을 나타내는 공정 단면 도이다. 도 2a에 도시된 바와 같이, P형의 불순물로 도핑된 반도체 기판 상에 실리콘 산화막을 증착한다. 상기 실리콘 산화막 상에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상함으로써, 패턴을 형성한다. 이후, 반도체 기판에 불순물을 주입하여 제1 이온주입 영역을 형성한 후, 포토레지스트를 제거한다.
다시 실리콘 산화막 상에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상함으로써, 패턴을 형성한다. 이후, 반도체 기판에 불순물을 주입하여 제2 이온주입 영역을 형성한 후, 포토레지스트를 제거한다.
이후, 열처리 공정을 하고 그 상부에 실리콘 질화막을 증착한 후, 상기 실리콘 질화막 상에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상함으로써, 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 일정 영역의 실리콘 질화막을 식각한 후, 상기 포토레지스트를 제거한다.
이후, 산화 과정을 통해 로코스(100)가 형성된다. 상기 산화는 높은 전압 영역의 모든 부분에 적용한다.
도 2b 및 도 2c에 도시된 바와 같이, 높은 전압 영역의 활성 영역에 포토레지스트(110)를 도포하고, 마스크를 이용하여 상기 포토레지스트(110)를 노광 현상함으로써 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 로코스(100)를 식각한 후, 상기 포토레지스트(110)를 제거한다. 이후, 공정은 일반적인 과정을 통해 순차적으로 진행하여 반도체 소자의 제조를 완료한다.
도 3은 본 발명에 따른 높은 전압의 트랜지스터와 로코스로 격리된 낮은 전 압의 트랜지스터의 혼합구조를 나타내는 단면도이다. 도 3에 도시된 바와 같이, 식각된 로코스(200)를 사용하는데, 소스(210)에서 드레인(220)으로의 전류 이동 경로를 직선으로 만들어서 "On" 저항의 감소와 높은 전류 용량을 보장할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자의 로코스 제조 방법은 로코스를 필드 플레이트로 생성한 후, 높은 전압 영역의 활성 영역을 식각함으로써, 전류 이동 경로를 직선으로 만들어 "On" 저항을 현저히 줄일 수 있는 효과가 있다.

Claims (1)

  1. 높은 전압 영역에서 반도체 소자의 로코스 산화막 식각 제조 방법에 있어서,
    상기 높은 전압 영역의 전체 표면에 산화 과정을 통해 로코스를 형성하는 단계;
    상기 로코스의 활성 영역에 포토레지스트를 도포하고, 마스크를 이용하여 상기 포토레지스트를 노광 현상하여 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 활성 영역의 로코스를 식각한 후 포토레지스트를 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 로코스 제조 방법.
KR1020040118290A 2004-12-31 2004-12-31 반도체 소자의 로코스 제조 방법 KR100632684B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040118290A KR100632684B1 (ko) 2004-12-31 2004-12-31 반도체 소자의 로코스 제조 방법
US11/322,750 US7247507B2 (en) 2004-12-31 2005-12-30 Method for forming LOCOS layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118290A KR100632684B1 (ko) 2004-12-31 2004-12-31 반도체 소자의 로코스 제조 방법

Publications (2)

Publication Number Publication Date
KR20060079544A KR20060079544A (ko) 2006-07-06
KR100632684B1 true KR100632684B1 (ko) 2006-10-12

Family

ID=36641005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118290A KR100632684B1 (ko) 2004-12-31 2004-12-31 반도체 소자의 로코스 제조 방법

Country Status (2)

Country Link
US (1) US7247507B2 (ko)
KR (1) KR100632684B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649867B1 (ko) * 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 고전압 반도체소자 및 그 제조방법
US7642608B2 (en) * 2007-03-09 2010-01-05 Aptina Imaging Corporation Dual isolation for image sensors
EP2306508B1 (en) * 2009-09-29 2012-11-28 STMicroelectronics Srl Integrated device with raised LOCOS insulation regions and process for manufacturing such device
EP2306509A1 (en) * 2009-09-29 2011-04-06 STMicroelectronics Srl Process for manufacturing an integrated device with "damascene" field insulation, and integrated device made by such process
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908328A (en) * 1989-06-06 1990-03-13 National Semiconductor Corporation High voltage power IC process
US5369052A (en) * 1993-12-06 1994-11-29 Motorola, Inc. Method of forming dual field oxide isolation

Also Published As

Publication number Publication date
KR20060079544A (ko) 2006-07-06
US20060148110A1 (en) 2006-07-06
US7247507B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
KR101531884B1 (ko) 수평형 디모스 트랜지스터
US5879995A (en) High-voltage transistor and manufacturing method therefor
KR960002833A (ko) 반도체 소자의 고전압용 트랜지스터 및 그 제조방법
KR100632684B1 (ko) 반도체 소자의 로코스 제조 방법
US5990532A (en) Semiconductor arrangement with lightly doped regions under a gate structure
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
KR100760924B1 (ko) 반도체 소자 형성방법
US6306738B1 (en) Modulation of gate polysilicon doping profile by sidewall implantation
KR20030052693A (ko) 반도체 소자 및 그 제조방법
KR100788376B1 (ko) 반도체 소자 형성방법
KR20110078879A (ko) 수평형 디모스 트랜지스터의 제조방법
US7468539B2 (en) Field-effect transistor with a gate having a plurality of branching elements arranged parallel to each other
JP2000077659A (ja) 半導体素子
KR20110078978A (ko) 반도체 소자 및 그 제조 방법
KR100356824B1 (ko) 반도체장치의 제조방법
KR960015268B1 (ko) 반도체 박막트랜지스터 제조방법
KR19980053138A (ko) 마스크 롬 코딩방법
KR100254619B1 (ko) 반도체장치 제조방법
KR19990004943A (ko) 저농도 도핑 드레인 구조를 갖는 트랜지스터 형성 방법
KR20100120408A (ko) 고전압 트랜지스터 제조 방법
KR0152936B1 (ko) 반도체 소자 제조방법
KR100244498B1 (ko) 모스 트랜지스터 제조방법
KR20090070377A (ko) 반도체 소자의 제조 방법
KR20010005300A (ko) 반도체소자의 비대칭 트랜지스터 형성방법
KR20020017725A (ko) 고전압 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee