KR20090070377A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20090070377A KR20090070377A KR1020070138371A KR20070138371A KR20090070377A KR 20090070377 A KR20090070377 A KR 20090070377A KR 1020070138371 A KR1020070138371 A KR 1020070138371A KR 20070138371 A KR20070138371 A KR 20070138371A KR 20090070377 A KR20090070377 A KR 20090070377A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- forming
- gate
- ndt
- field oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 제너 다이오드를 구비한 트렌치 MOSFET 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 제조방법에 관한 것으로, 반도체 소자의 제조 방법은 반도체 기판상에 NBL을 형성하는 단계; 상기 형성된 NBL 상부 전면에 NDT 영역을 형성하는 단계; 상기 NDT 영역 상에 상기 P-바디 영역을 형성하는 단계; 상기 NDT 영역이 형성된 반도체 기판상에 다수 개의 필드 산화막들을 형성하는 단계; 상기 형성된 필드 산화막 사이에 N+ 영역을 형성하는 단계; 상기 필드 산화막이 형성된 NDT 영역에 슬로프(slope)가 형성되도록 게이트를 형성하는 단계; 소스 및 드레인을 각각 형성하는 단계; 및 상기 소스와 상기 게이트 사이에 적어도 하나의 제너 다이오드를 형성하는 단계를 포함한 것을 특징으로 한다.
제너 다이오드, 트렌치 MOSFET 소자, 슬로프(sloped),
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 제너 다이오드를 구비한 트렌치 MOSFET 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 제조방법에 관한 것이다.
일반적으로 모스 트랜지스터는 필드 효과 트랜지스터의 일종으로, 반도체 기판에 형성된 소스, 드레인 영역과 이 소스, 드레인 영역이 형성된 기판 상에 게이트 산화막과 게이트가 형성된 구조를 가진다.
도 1a는 제너 다이오드를 구비한 MOSFET 소자를 나타낸 구성 단면도이다. 그리고, 도 1b는 도 1a에 도시된 MOSFET 소자를 나타낸 사시도이다.
도 1a 및 도 1b를 보면, 반도체 기판(P-Substrate)상에 NBL(N Buried layer)을 형성한다. 상기 형성된 NBL 상부 전면에 NDT(N-drift) 영역을 형성한다. 그리고, 상기 형성된 NDT 영역 상에 소스, 게이트 및 드레인을 형성한다.
상기 소스는 P-바디(P-body) 내부에 게이트 폴리를 증착한다. 상기 소스에 주입된 P+와 N+ 불순물 중 상기 N+ 불순물은 P-바디에서 NDT 영역을 거쳐 NBL로 유입된다. 상기 게이트(Gate)는 반도체 기판상에 형성된 제 1 필드 산화막 상부 소 정 영역과 상기 P-바디 상부 소정 영역에 걸쳐 형성된다.
도 1a 및 도 1b에 도시된 바와 같이, 제너 다이오드(G_diode)를 구비한 트렌치 구조의 MOSFET 소자에서 제너 다이오드(G_diode)는 게이트 전극(Gate)과 소스 전극(Source)의 사이에 존재하게 된다. 폭이 넓은 메탈 라인형성 공정시 게이트 전극과 전기적으로 연결된 게이트 라인을 따라 메탈 잔류물이 존재하게 된다. 이로 인해, 종래의 제너 다이오드(G_diode)를 구비한 트렌치 구조의 MOSFET 소자는 그 신뢰성이 저하되는 등의 문제가 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 제너 다이오드를 구비한 트렌치 MOSFET 소자의 신뢰성을 향상시킬 수 있도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 기판상에 NBL을 형성하는 단계; 상기 형성된 NBL 상부 전면에 NDT 영역을 형성하는 단계; 상기 NDT 영역 상에 상기 P-바디 영역을 형성하는 단계; 상기 NDT 영역이 형성된 반도체 기판상에 다수 개의 필드 산화막들을 형성하는 단계; 상기 형성된 필드 산화막 사이에 N+ 영역을 형성하는 단계; 상기 필드 산화막이 형성된 NDT 영역에 슬로프(slope)가 형성되도록 게이트를 형성하는 단계; 소스 및 드레인을 각각 형성하는 단계; 및 상기 소스와 상기 게이트 사이에 적어도 하나의 제너 다이오드를 형성하는 단계를 포함한 것을 특징으로 한다.
상기 게이트 형성단계는 상기 필드 산화막의 상부 영역과 상기 P-바디 영역에 걸쳐 형성한 것을 특징으로 한다.
상기 게이트 형성단계는 상기 필드 산화막이 형성된 상기 반도체 기판상에 게이트 폴리 실리콘을 형성하는 단계, 상기 게이트 폴리 실리콘 상에 포토 레지스트를 도포하는 단계, 슬릿 마스크를 사용하여 노광 공정을 수행하는 단계, 상기 포토 레지스트를 식각하여 포토 레지스트 패턴을 형성하는 단계, 및 상기 포토 레지 스트 패턴을 이용한 식각공정을 수행함으로써 상기 게이트의 측면에 인위적으로 슬로프가 형성되도록 하는 단계를 더 포함한 것을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 다음과 같은 효과가 있다.
즉, 본 발명에 따른 반도체 소자의 제조방법은 제너 다이오드를 구비한 트렌치 MOSFET 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 2를 참조하여 본 발명의 제너 다이오드(G_diode)를 구비한 트렌치 MOSFET 소자의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 기판(P-Substrate, 201)상에 NBL(N Buried layer, 202)을 형성한다. 그리고, 상기 형성된 NBL(202) 상부 전면에 NDT(N-drift, 203) 영역을 형성한다.
다음으로, 상기 제 1 필드 산화막(207)과 제 2 필드 산화막(210) 사이에 N+ 영역(211)을 형성하고, 상기 형성된 N+ 영역(211)의 하부에 HNWELL, NWELL 영역을 각각 형성한다.
상기 NWELL, NWELL, N+ 영역을 형성하는 공정은 다음과 같다.
우선, NDT(N-drift, 203) 영역 상에 스크린 산화막을 형성한 후, NWELL과 NWELL의 정의 영역을 노출시키는 제1 이온주입 마스크를 상기 NDT(N-drift, 203) 상에 형성하고, 상기 반도체 기판 전면에 이온을 주입하여 상기 NWELL과 NWELL의 정의 영역에 이온주입층을 형성한다. 이어, 상기 이온주입 마스크를 제거하고, 상기 이온 주입층이 형성된 상태에서 상기 반도체 기판에 소정의 열처리 공정을 진행하여 이온주입층의 이온들이 확산되도록 함으로써, NWELL과 NWELL영역 각각을 완료한다.
상기 NDT 영역(203)이 형성된 반도체 기판(201)상에 다수 개의 필드 산화막들(207,210)을 형성한다. 이 후, 다수 개의 필드 산화막들(207,210)이 형성된 반도체 기판(201)의 NDT 영역(203) 상에 소스(204), 게이트(208) 및 드레인(209)을 형성한다.
상기 소스(204)는, P-바디(P-body)(205) 내부에 게이트 폴리(206)를 증착한다. 상기 소스(204)에 주입된 P+와 N+ 불순물 중 상기 N+ 불순물은 P-바디(205)에서 NDT 영역(203)을 거쳐 NBL(202)로 유입된다.
상기 게이트(208)는 반도체 기판(201)상에 형성된 제 1 필드 산화막(207) 상부 소정 영역과 상기 P-바디(205) 상부 소정 영역에 걸쳐 형성된다. 이때, 게이트(208)는 게이트 폴리 실리콘 상에 포토 레지스트를 도포한 후, 패터닝시 슬릿 마스크 등을 이용하여 인위적으로 슬로프(slope)가 형성되도록 한다. 다시 말하여, 포토 레지스트 상에 슬릿 마스크를 배치한 다음 노광 공정을 수행한 다음 포토 레 지스트를 식각하여 포토 레지스트 패턴을 형성한다. 이후, 포토 레지스트 패턴을 이용한 노광 및 식각공정을 수행함으로써 게이트의 측면에 인위적으로 슬로프(slope)가 형성되도록 한다.
상기 드레인(209)은 상기 제 1 필드 산화막(207)과 제 2 필드 산화막(210) 사이에서 형성된다. 이후, 제너 다이오드(G_diode)는 게이트(208)와 소스(204) 간에 형성될 수 있다.
이상에서는 본 발명의 기술 사상을 설명함에 있어서, 특정 실시 예를 첨부된 도면과 함께 도시하고 설명하였다. 다만, 본 발명은 상술한 실시 예에 한정되는 것은 아니며, 본 발명의 기술 사상을 벗어나지 않는 범위 즉, 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 수정 및 변경을 가능하다.
도 1a는 제너 다이오드를 구비한 MOSFET 소자를 나타낸 구성 단면도.
도 1b는 도 1a에 도시된 MOSFET 소자를 나타낸 사시도.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 제조방법을 나타낸 공정 단면도.
Claims (3)
- 반도체 기판상에 NBL을 형성하는 단계;상기 형성된 NBL 상부 전면에 NDT 영역을 형성하는 단계;상기 NDT 영역 상에 상기 P-바디 영역을 형성하는 단계;상기 NDT 영역이 형성된 반도체 기판상에 다수 개의 필드 산화막들을 형성하는 단계;상기 형성된 필드 산화막 사이에 N+ 영역을 형성하는 단계;상기 필드 산화막이 형성된 NDT 영역에 슬로프(slope)가 형성되도록 게이트를 형성하는 단계;소스 및 드레인을 각각 형성하는 단계; 및상기 소스와 상기 게이트 사이에 적어도 하나의 제너 다이오드를 형성하는 단계를 포함한 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 1 항에 있어서,상기 게이트 형성단계는상기 필드 산화막의 상부 영역과 상기 P-바디 영역에 걸쳐 형성한 것을 특징으로 하는 반도체 소자의 형성방법.
- 제 2 항에 있어서,상기 게이트 형성단계는상기 필드 산화막이 형성된 상기 반도체 기판상에 게이트 폴리 실리콘을 형성하는 단계,상기 게이트 폴리 실리콘 상에 포토 레지스트를 도포하는 단계,슬릿 마스크를 사용하여 노광 공정을 수행하는 단계,상기 포토 레지스트를 식각하여 포토 레지스트 패턴을 형성하는 단계, 및상기 포토 레지스트 패턴을 이용한 식각공정을 수행함으로써 상기 게이트의 측면에 인위적으로 슬로프가 형성되도록 하는 단계를 더 포함한 것을 특징으로 하는 반도체 소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138371A KR20090070377A (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070138371A KR20090070377A (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090070377A true KR20090070377A (ko) | 2009-07-01 |
Family
ID=41321929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070138371A KR20090070377A (ko) | 2007-12-27 | 2007-12-27 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090070377A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
-
2007
- 2007-12-27 KR KR1020070138371A patent/KR20090070377A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN110350031B (zh) * | 2018-04-02 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7910440B2 (en) | Semiconductor device and method for making the same | |
| JP2007053343A5 (ko) | ||
| JP2010157720A (ja) | 半導体素子及びその製造方法 | |
| KR100396703B1 (ko) | 고전압 소자 및 그 제조방법 | |
| KR100790261B1 (ko) | 디모스 소자 제조 방법 | |
| KR101950003B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR20090070377A (ko) | 반도체 소자의 제조 방법 | |
| KR100632684B1 (ko) | 반도체 소자의 로코스 제조 방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR101093624B1 (ko) | 반도체 소자의 트랜지스터 및 그의 제조 방법 | |
| JP4836914B2 (ja) | 高電圧シーモス素子及びその製造方法 | |
| KR100790742B1 (ko) | 트랜지스터 및 그 제조방법 | |
| US6987038B2 (en) | Method for fabricating MOS field effect transistor | |
| KR20050069111A (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR100620641B1 (ko) | 반도체 소자의 형성 방법 | |
| WO2022037180A1 (zh) | 半导体器件及其制备方法 | |
| KR100735627B1 (ko) | 반도체 소자의 게이트 구조 및 그 형성 방법 | |
| KR100943504B1 (ko) | Ｍｏｓｆｅｔ 제조 방법 | |
| KR0161733B1 (ko) | 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100782783B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101024789B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100531537B1 (ko) | 반도체소자의 제조방법 | |
| KR100587091B1 (ko) | 트랜지스터 및 그의 형성방법 | |
| KR100873018B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |