KR19980053138A - 마스크 롬 코딩방법 - Google Patents

마스크 롬 코딩방법 Download PDF

Info

Publication number
KR19980053138A
KR19980053138A KR1019960072194A KR19960072194A KR19980053138A KR 19980053138 A KR19980053138 A KR 19980053138A KR 1019960072194 A KR1019960072194 A KR 1019960072194A KR 19960072194 A KR19960072194 A KR 19960072194A KR 19980053138 A KR19980053138 A KR 19980053138A
Authority
KR
South Korea
Prior art keywords
region
impurity region
semiconductor substrate
gate electrode
source
Prior art date
Application number
KR1019960072194A
Other languages
English (en)
Other versions
KR100215891B1 (ko
Inventor
최성곤
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960072194A priority Critical patent/KR100215891B1/ko
Priority to US08/924,318 priority patent/US5891781A/en
Priority to JP9313234A priority patent/JPH10189773A/ja
Publication of KR19980053138A publication Critical patent/KR19980053138A/ko
Application granted granted Critical
Publication of KR100215891B1 publication Critical patent/KR100215891B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/387—Source region or drain region doping programmed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 마스크롬 코딩방법에 관한 것으로 반도체기판내에 불순물을 주입하여 제 1 불순물영역을 형성하는 공정과, 상기 반도체기판상에 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측면에 측벽을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정과, 상기 복수개의 게이트전극들이 형성된 반도체기판의 일영역의 게이트전극과 그 양측의 소오스/드레인 불순물영역을 마스킹하고 다른영역의 게이트전극을 포함한 소오스/드레인 불순물영역에 코드이온주입을 실시하는 공정 그리고 열처리를 통한 활성화공정을 통해 상기 다른영역의 소오스 불순물영역과 드레인 불순물영역을 상기 제 1 불순물영역과 각각 연결시키는 공정으로 이루어져 이온주입에 의한 채널영역의 기판이 손상되는 것을 방지하여 소자의 스피드특성을 향상시키기 위한 것이다.

Description

마스크 롬 코딩방법
본 발명은 반도체 메모리소자에 관한 것으로 특히, 마스크롬의 코딩방법에 관한 것이다.
이하, 종래 마스크롬의 코딩방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1a 내지 1d는 종래 마스크롬의 코딩방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이 제 1 도전형 반도체기판(1)에 필드영역과 활성영역을 정의한 후 상기 필드영역에 필드이온 주입을 실시하여 서로 일정간격을 갖는 복수개의 필드산화막(2)을 형성한다.
그리고 필드산화막(2)을 포함한 반도체기판(1)전면에 디플리션 이온주입을 실시한다.
이때 사용되는 불순물로서는 NMOS 공핍모드에서는 채널을 N형으로 해주어야 하므로 N형 불순물인 아세닉(As) 이온을 사용한다.
이어, 도 1b에 도시한 바와 같이 필드산화막(2)을 포함한 반도체기판(1)전면에 다결정실리콘층을 형성한 후 포토리소그래피 공정을 통해 패터닝하여 상기 반도체기판(1)의 활성영역에 게이트전극(3)들을 형성한다.
그리고 게이트전극(3)들을 포함한 반도체기판(1)전면에 산화막을 증착한 후 에치백(etch back)하여 상기 게이트전극(3)의 양측면에 게이트측벽(4)을 형성한다.
이어 도 1c에 도시한 바와 같이 상기 게이트전극(3) 및 측벽(4)을 마스크로 이용한 소오스/드레인 이온주입 공정을 통해 상기 게이트전극(3) 양측의 반도체기판(1)에 소오스/드레인 불순물영역(5, 6)을 형성한다.
이어서, 커스터머(Customer)의 요구에 따라 코딩이온 주입을 실시하는데, 이를 위해 오프(off) 트랜지스터를 만들기 위해 필요한 게이트전극(3)을 제외한 다른 영역을 마스킹한다.
즉, 상기 게이트전극(3)들을 포함한 반도체기판(1) 전면에 포토레지스트(7)를 도포한 후 오프 트랜지스터 형성을 위해 필요한 게이트전극(3)만이 노출되도록 패터닝한다.
그리고 상기 패터닝된 포토레지스트(7)를 마스크로 이용하여 상기 게이트전극(3)을 통해 코드이온을 주입한다.
따라서 도 1d에 도시한 바와 같이 포토레지스트(7)를 제거하고 나면 온(on)트랜지스터와 코딩이온 주입에 의해 구현된 오프 트랜지스터가 만들어지므로서 데이터코딩이 완료된다.
도 2a는 종래기술에 따른 디플리션형 트랜지스터의 동작특성을 나타낸 그래프이고 도 2b는 종래기술에 따른 인핸스먼트형 트랜지스터의 동작특성을 나타낸 그래프이다.
도 2a 내지 2b에 도시한 바와 같이 디플리션형 트랜지스터는 게이트전극에 전압을 인가하지 않아도 채널이 형성됨을 나타낸 것이고 인핸스먼트형 트랜지스터는 게이트전극에 임계전압 이상을 인가하여야 채널이 형성되는 것을 보여준다.
그러나 이와 같은 종래 마스크롬 코딩방법은 다음과 같은 문제가 있었다.
코딩이온 주입을 채널영역에 하므로서 채널영역의 기판이 손상(damage)를 입게된다.
이러한 손상은 채널영역을 통해 흐르는 전류측에서 보면 저항성분으로 작용하여 결과적으로 전류의 흐름을 방해한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 코딩이온주입에 따른 채널영역의 기판이 손상되는 것을 방지하여 소자의 전기적특성을 향상시키는데 적당한 마스크롬 코딩방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 마스크롬 코딩방법을 나타낸 공정단면도
도 2a는 일반적인 디플리션형 트랜지스터의 동작특성을 나타낸 그래프
도 2b는 일반적인 인핸스먼트형 트랜지스터의 동작특성을 나타낸 그래프
도 3a 내지 3d는 본 발명의 마스크롬 코딩방법을 나타낸 공정단면도
* 도면의 주요부분에 대한 부호의 설명 *
31 : 반도체기판32 : 필드산화막
33 : 제 1 불순물영역34 : 게이트전극
35 : 게이트측벽36, 37 : 소오스/드레인 불순물영역
38 : 포토레지스트
이와 같은 목적을 달성하기 위한 본 발명의 마스크롬 코딩방법은 반도체기판내에 불순물을 주입하여 제 1 불순물영역을 형성하는 공정과, 상기 반도체기판상에 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측면에 측벽을 형성하는 공정과, 상기 게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정과, 상기 복수개의 게이트전극들이 형성된 반도체기판의 일영역의 게이트전극과 그 양측의 소오스/드레인 불순물영역을 마스킹하고 다른영역의 게이트전극을 포함한 소오스/드레인 불순물영역에 코드이온주입을 실시하는 공정 그리고 열처리를 통한 활성화공정을 통해 상기 다른영역의 소오스 불순물영역과 드레인 불순물영역을 상기 제 1 불순물영역과 각각 연결시키는 공정을 포함하여 이루어진다.
이하, 본 발명의 마스크롬 코딩방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3a 내지 3d는 본 발명의 마스크롬 코딩방법을 나타낸 공정단면도이다.
먼저, 도 3a에 도시한 바와 같이 반도체기판(31)에 필드영역과 활성영역을 정의한다.
그리고 필드영역의 반도체기판(31)에 복수개의 필드산화막(32)을 형성한 후 이를 포함한 반도체기판(31) 전면에 이온주입하여 상기 반도체기판(31)의 일정깊이에 제 1 불순물영역(33)을 형성한다.
이때 상기 제 1 불순물영역의 불순물이온은 고농도를 가지며 높은 주입에너지에 의해 채널영역 보다 더 깊이 주입된다.
그리고 상기 반도체기판은 P도전형이고 상기 제 1 불순물영역의 불순물은 N도전형의 아세닉(As)이다.
이어, 도 3b에 도시한 바와 같이 상기 필드산화막(32)을 포함한 반도체기판(31)전면에 다결정실리콘층을 형성한 후 이를 선택적으로 제거하여 상기 반도체기판(31)의 활성영역에 복수개의 게이트전극(34)들을 형성한다.
이어서, 상기 게이트전극(34)들을 포함한 반도체기판(31)전면에 절연막을 증착한 후 에치백하여 상기 게이트전극(34)의 양측면에 게이트측벽(35)을 형성한다.
그리고 상기 게이트전극(34) 및 게이트측벽(35)을 마스크로 이용하여 소오스/드레인용 불순물이온주입을 실시한 후 확산시켜 게이트전극(34)양측의 반도체기판(31)에 소오스/드레인 불순물영역(36, 37)을 형성한다.
여기서 상기 소오스/드레인 불순물영역(36, 37)은 상기 제 1 불순물영역(33)보다 더 깊지 않은 위치에 형성된다.
이어 도 3c에 도시한 바와 같이 코드이온주입을 실시하기 위해 오프 트랜지스터가 될 영역의 반도체기판(31)을 마스킹한다.
즉, 상기 게이트전극(34)을 포함한 반도체기판(31)전면에 포토레지스트(38)를 도포한 후, 오프 트랜지스터가 될 영역의 반도체기판(31)상의 포토레지스트(38)만을 남기고 나머지 부분의 포토레지스트는 노광 및 현상공정을 통해 제거한다.
그리고 도 3d에 도시한 바와 같이 상기 포토레지스트(38)를 마스크로 이용하여 코드이온주입을 실시한다.
여기서 상기 코드이온주입시 상기 소오스/드레인 불순물영역(36, 37)보다 약간 깊게 이온주입을 실시한다.
이어서, 열처리를 통해 활성화시키면 소오스/드레인 불순물영역(36, 37)형성전에 이온주입된 제 1 불순물영역(33)과 연결된다.
따라서 소오스불순물영역(36)과 드레인불순물영역(37)은 제 1 불순물영역(33)에 의해 전기적으로 연결된다.
그리고 상기 제 1 불순물영역(33)에 의해 채널이 형성된다.
이상 상술한 바와 같이 본 발명의 마스크롬 코딩방법은 다음과 같은 효과가 있다.
첫째, 오프 트랜지스터의 채널저항을 최소화하여 셀 커런트(current)를 증가시키므로 소자의 스피드특성을 향상시킨다.
둘째, 코드이온주입용 마스크가 아닌 오프 트랜지스터의 게이트전극을 이용한 셀프 얼라인(self-align) 이온주입을 이용하므로 손쉽게 코드이온주입을 실시할 수 있다.

Claims (8)

  1. 반도체기판내에 불순물을 주입하여 제 1 불순물영역을 형성하는 공정과,
    상기 반도체기판상에 복수개의 게이트전극을 형성하고 상기 게이트전극의 양측면에 측벽을 형성하는 공정과,
    상기 게이트전극 양측의 반도체기판에 소오스/드레인 불순물영역을 형성하는 공정과,
    상기 복수개의 게이트전극들이 형성된 반도체기판의 일영역의 게이트전극과 그 양측의 소오스/드레인 불순물영역을 마스킹하고 다른영역의 게이트전극을 포함한 소오스/드레인 불순물영역에 코드이온주입을 실시하는 공정 그리고 ;
    열처리를 통한 활성화공정을 통해 상기 다른영역의 소오스 불순물영역과 드레인 불순물영역을 상기 제 1 불순물영역과 각각 연결시키는 공정을 포함하여 이루어지는 것을 특징으로 하는 마스크롬 코딩방법.
  2. 제 1 항에 있어서,
    상기 반도체기판은 P도전형이고 제 1 불순물영역은 N도전형인 것을 특징으로 하는 마스크롬 코딩방법.
  3. 제 1 항에 있어서,
    상기 제 1 불순물영역의 깊이는 채널영역보다 더 깊게 형성하는 것을 특징으로 하는 마스크롬 코딩방법.
  4. 제 1 항에 있어서,
    상기 코드이온은 상기 소오스/드레인 불순물영역보다 깊게 주입하는 것을 특징으로 하는 마스크롬 코딩방법.
  5. 제 1 항에 있어서,
    상기 제 1 불순물영역은 소오스/드레인 불순물영역보다 깊게 형성하는 것을 특징으로 하는 마스크롬 코딩방법.
  6. 제 1 항에 있어서,
    상기 일영역의 게이트전극 및 소오스/드레인 불순물영역에 의해 오프(OFF) 트랜지스터가 구현되고 다른영역의 게이트전극 및 소오스/드레인 불순물영역에 의해 온(ON) 트랜지스터가 구현되는 것을 특징으로 하는 마스크롬 코딩방법.
  7. 제 1 항에 있어서,
    상기 일영역과 다른영역은 격리막에 의해 전기적으로 절연되는 것을 특징으로 하는 마스크롬 코딩방법.
  8. 제 1 항에 있어서,
    상기 반도체기판상에 포토레지스트를 이용하여 필드영역과 활성영역을 정의 하는 공정과,
    상기 필드영역에 소자격리막을 형성하는 공정을 더 구비하는 것을 특징으로 하는 마스크롬 코딩방법.
KR1019960072194A 1996-12-26 1996-12-26 마스크 롬 코딩방법 KR100215891B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960072194A KR100215891B1 (ko) 1996-12-26 1996-12-26 마스크 롬 코딩방법
US08/924,318 US5891781A (en) 1996-12-26 1997-09-05 Method for coding mask read-only memory
JP9313234A JPH10189773A (ja) 1996-12-26 1997-11-14 マスクｒｏｍの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072194A KR100215891B1 (ko) 1996-12-26 1996-12-26 마스크 롬 코딩방법

Publications (2)

Publication Number Publication Date
KR19980053138A true KR19980053138A (ko) 1998-09-25
KR100215891B1 KR100215891B1 (ko) 1999-08-16

Family

ID=19490993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072194A KR100215891B1 (ko) 1996-12-26 1996-12-26 마스크 롬 코딩방법

Country Status (3)

Country Link
US (1) US5891781A (ko)
JP (1) JPH10189773A (ko)
KR (1) KR100215891B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253058B2 (en) 2003-08-06 2007-08-07 Samsung Electronics Co., Ltd. Method of manufacturing NOR-type mask ROM device and semiconductor device including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004848A (en) * 1997-09-09 1999-12-21 Macronix International Co., Ltd. Method of forming a multi-level memory array with channel bias algorithm
JP2003308714A (ja) * 2002-04-17 2003-10-31 Fuji Photo Film Co Ltd 導光フィルム
KR100760911B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 마스크롬의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196910A (en) * 1987-04-24 1993-03-23 Hitachi, Ltd. Semiconductor memory device with recessed array region
US5156989A (en) * 1988-11-08 1992-10-20 Siliconix, Incorporated Complementary, isolated DMOS IC technology
JP2899122B2 (ja) * 1991-03-18 1999-06-02 キヤノン株式会社 絶縁ゲートトランジスタ及び半導体集積回路
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5411908A (en) * 1992-05-28 1995-05-02 Texas Instruments Incorporated Flash EEPROM array with P-tank insulated from substrate by deep N-tank
JP3541958B2 (ja) * 1993-12-16 2004-07-14 株式会社東芝 不揮発性半導体記憶装置
JPH07312423A (ja) * 1994-05-17 1995-11-28 Hitachi Ltd Ｍｉｓ型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253058B2 (en) 2003-08-06 2007-08-07 Samsung Electronics Co., Ltd. Method of manufacturing NOR-type mask ROM device and semiconductor device including the same
US7364973B2 (en) 2003-08-06 2008-04-29 Samsung Electronics Co., Ltd. Method of manufacturing NOR-type mask ROM device and semiconductor device including the same

Also Published As

Publication number Publication date
US5891781A (en) 1999-04-06
JPH10189773A (ja) 1998-07-21
KR100215891B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100223846B1 (ko) 반도체 소자 및 그의 제조방법
KR0177785B1 (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US5879995A (en) High-voltage transistor and manufacturing method therefor
KR100236048B1 (ko) 트랜지스터의 구조 및 제조 방법
KR100215891B1 (ko) 마스크 롬 코딩방법
KR100232197B1 (ko) 반도체 소자의 제조 방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR19990066411A (ko) 모스팻 및 이의 제조방법
KR100308652B1 (ko) 트리플 게이트를 갖는 트랜지스터의 구조 및 그 제조방법
KR100533167B1 (ko) 반도체 소자 및 그의 제조 방법
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
KR100359773B1 (ko) 반도체 소자 제조방법
KR100205342B1 (ko) 롬 코딩방법
KR0144172B1 (ko) 마스크롬 제조방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100215858B1 (ko) 마스크롬 코딩방법
KR100268924B1 (ko) 반도체소자의제조방법
KR100469149B1 (ko) 반도체소자의제조방법
KR100365750B1 (ko) 반도체소자의자기정렬콘택형성방법
KR19990074932A (ko) 반도체소자의 모스 트랜지스터 형성방법
KR20010005300A (ko) 반도체소자의 비대칭 트랜지스터 형성방법
KR100250728B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100252902B1 (ko) 씨모스 소자의 제조방법
KR0172763B1 (ko) 박막트랜지스터 및 그 제조 방법
KR19990004943A (ko) 저농도 도핑 드레인 구조를 갖는 트랜지스터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee