JP3425603B2 - 電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタの製造方法

Info

Publication number
JP3425603B2
JP3425603B2 JP2000020045A JP2000020045A JP3425603B2 JP 3425603 B2 JP3425603 B2 JP 3425603B2 JP 2000020045 A JP2000020045 A JP 2000020045A JP 2000020045 A JP2000020045 A JP 2000020045A JP 3425603 B2 JP3425603 B2 JP 3425603B2
Authority
JP
Japan
Prior art keywords
gate
effect transistor
support substrate
insulating layer
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000020045A
Other languages
English (en)
Other versions
JP2001210827A (ja
Inventor
辰郎 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2000020045A priority Critical patent/JP3425603B2/ja
Priority to US09/750,441 priority patent/US6423578B2/en
Publication of JP2001210827A publication Critical patent/JP2001210827A/ja
Priority to US10/185,574 priority patent/US20020167049A1/en
Application granted granted Critical
Publication of JP3425603B2 publication Critical patent/JP3425603B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 【０００１】 【発明に属する技術分野】本発明は、微細な高性能トラ
ンジスタを実現するための埋め込みゲートの形成方法に
関し、特にゲートの形成を利用した２重ゲート電界効果
トランジスタ及びその製造方法に関する。 【０００２】 【従来の技術】トランジスタの微細化が進むに従って、
トランジスタのゲート長の揺らぎによってしきい値が変
動する短チャネル効果が顕著になってきた。短チャネル
効果を防ぎトランジスタの駆動能力を上げるためには、
トランジスタに２重ゲート構造（特公昭６２-１２７０
号公報参照）を用いるのが最適であることが知られてい
る。 【０００３】 【発明が解決しようする課題】しかしながら現在まで、
実際に２重ゲート構造を製造する産業的方法は知られて
いない。特に、上下のゲートにソース及びドレインを整
合した状態で形成して電界効果トランジスタの高速動作
を阻害する寄生容量を最小にする構造の製造方法は全く
目処が立っていない。 【０００４】この発明は、前記の問題点を解決するため
になされたもので、微細な構成のトランジスタを実現す
るための上下整合型２重ゲート電界効果トランジスタの
構造とそれを製造する産業的方法を提供することを目的
とする。 【０００５】 【０００６】 【０００７】【課題を解決するための手段】 本発明は、前記課題を解
決するために、第１の支持基板上に、絶縁層を介して半
導体層を形成するとともに、前記絶縁層及び半導体層
に、あわせ溝を形成し、このあわせ溝を利用して第１の
ゲートを形成し、前記第１の支持基板を除去した表面
に、前記合わせ溝を利用して第２のゲートを形成すると
ともに、ソース、ドレイン、前記第１のゲート及び前記
第２のゲートにそれぞれ接続する電極の配線を形成する
ことを特徴とする２重ゲート電界効果トランジスタの製
造方法を提供する。 【０００８】 【発明の実施の形態】この発明に係る電界効果トランジ
スタの実施の形態を実施例に基づいて図面を参照して説
明する。この発明に係る上下整合型の２重ゲート電界効
果トランジスタの製造方法を、図１〜３において順次説
明する。 【０００９】（１）第１支持基板上に埋め込み絶縁層が
形成され、さらにその上に半導体層が形成されているも
のを用意する。（図１（ａ）） （２）第１支持基板上の半導体層の一部を露光技術、エ
ッチング技術を用いて除去して、この領域に絶縁層を形
成し、あわせマーク領域とする。このようにして、支持
基板上にデバイス領域とあわせマーク領域を形成する。
（図１（ｂ）） （３）あわせマーク領域の第１支持基板まで達するもし
くは第１支持基板を剥離したときにマークも裏側から確
認できる程度まで、溝をエッチングで掘り、あわせマー
クを形成する。（図１（ｃ）） 【００１０】（４）デバイス領域の半導体層上に絶縁膜
を介してゲート層を形成し、あわせマークに整合させ
て、前記ゲート層をエッチングにより加工し第１のゲー
トを形成する。（図２（ａ）） （５）このようにして形成された構造体の上に、張り合
わせ剤（絶縁体）をつける。（図２（b）） （６）前記構造体（図２（ｂ））を上下反転し、下方か
ら別途用意した第２支持基板と張り合わせる。このとき
第１のゲートは張り合わせ剤（絶縁体）に埋設された下
部ゲートとなる。ソース、ドレイン及び下部ゲートにそ
れぞれ接続される後述するソース電極、ドレイン電極及
び下部ゲート電極の３電極への配線を有する埋め込み裏
面ゲートトランジスタができる。（図２（c）） 【００１１】（７） 埋め込み絶縁層を剥離停止層とし
て第１支持基板をエッチングにより剥離すとともに、あ
わせマーク絶縁体の露出を行う。（図３（a）） （８）埋め込み絶縁層をエッチングにより選択的に剥離
後再度絶縁層を形成し、第２のゲート材料を堆積する。
露出したあわせマークで整合を取り第２のゲート（上部
電極）をエッチングにより加工し、これにより上部ゲー
ト（第２のゲート）及び下部ゲート（第１のゲート）の
整合をとる。（図３（ｂ）） （９）第１支持基板を剥離した側に層間絶縁膜を形成す
るとともに、ソース電極及びドレイン電極を形成し、さ
らに、上部ゲートに接続する上部ゲート電極及び下部ゲ
ートに接続する下部ゲート電極を形成し、第１支持基板
を剥離した側にソース電極、ドレイン電極、上部電極及
び下部電極の４電極を有する上下整合型二重ゲート電界
効果トランジスタを完成させる。（図３（c）） 【００１２】以上の製造方法により形成された２重ゲー
ト電界効果トランジスタは、第２支持基板、第２支持基
板上に形成された絶縁体中に埋設された下部ゲート、下
部ゲート上に形成された絶縁層、絶縁層上に形成された
半導体層、半導体層中に形成されたソース及びドレイ
ン、半導体層上に形成された絶縁層、絶縁層上に形成さ
れた上部ゲート、並びにソース電極、ドレイン電極、上
部ゲート電極及び下部ゲート電極で構成されている。 【００１３】以上本発明の構成について実施例に基づい
て説明したが、本発明は、前記実施例に限定されること
なく、特許請求の範囲記載の技術的事項の範囲でいろい
ろな実施の態様があることはいうまでもない。 【００１４】 【発明の効果】以上の構成からなる本発明によると、高
速動作が可能な、微細な構成の上下整合型２重ゲート電
界効果トランジスタを簡単に製造する方法を提供するこ
とができる。
【図面の簡単な説明】 【図１】本発明に関わる電界効果トランジスタの製造方
法を説明する図面である。 【図２】本発明に関わる電界効果トランジスタの製造方
法を説明する図面である。 【図３】本発明に関わる電界効果トランジスタ及びその
製造方法を説明する図面である。

Claims (1)

  1. (57)【特許請求の範囲】【請求項１】 第１の支持基板上に、絶縁層を介して半
    導体層を形成するとともに、前記絶縁層及び半導体層
    に、あわせ溝を形成し、このあわせ溝を利用して第１の
    ゲートを形成し、前記第１の支持基板を除去した表面
    に、前記合わせ溝を利用して第２のゲートを形成すると
    ともに、ソース、ドレイン、前記第１のゲート及び前記
    第２のゲートにそれぞれ接続する電極の配線を形成する
    ことを特徴とする２重ゲート電界効果トランジスタの製
    造方法。
JP2000020045A 2000-01-28 2000-01-28 電界効果トランジスタの製造方法 Expired - Lifetime JP3425603B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000020045A JP3425603B2 (ja) 2000-01-28 2000-01-28 電界効果トランジスタの製造方法
US09/750,441 US6423578B2 (en) 2000-01-28 2000-12-28 Field-effect transistor and manufacture thereof
US10/185,574 US20020167049A1 (en) 2000-01-28 2002-06-27 Field-effect transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000020045A JP3425603B2 (ja) 2000-01-28 2000-01-28 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2001210827A JP2001210827A (ja) 2001-08-03
JP3425603B2 true JP3425603B2 (ja) 2003-07-14

Family

ID=18546664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000020045A Expired - Lifetime JP3425603B2 (ja) 2000-01-28 2000-01-28 電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (2) US6423578B2 (ja)
JP (1) JP3425603B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3665275B2 (ja) * 2001-05-28 2005-06-29 沖電気工業株式会社 位置合わせマークの形成方法
KR100470832B1 (ko) * 2002-08-12 2005-03-10 한국전자통신연구원 두께가 얇은 ｓｏｉ층을 이용한 쇼트키 장벽 관통트랜지스터 및 그 제조방법
JP2004103612A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
US7078773B2 (en) 2002-12-23 2006-07-18 International Business Machines Corporation Nitride-encapsulated FET (NNCFET)
TWI244211B (en) * 2003-03-14 2005-11-21 Innolux Display Corp Thin film transistor and method of manufacturing the same and display apparatus using the transistor
TWI248646B (en) * 2004-03-17 2006-02-01 Imec Inter Uni Micro Electr Method to make markers for double gate SOI processing
US7364974B2 (en) * 2005-03-18 2008-04-29 Translucent Inc. Double gate FET and fabrication process
JP2007094511A (ja) * 2005-09-27 2007-04-12 Nec Electronics Corp Ｌｓｉ設計支援装置及びｌｓｉ設計支援方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2986481A (en) * 1958-08-04 1961-05-30 Hughes Aircraft Co Method of making semiconductor devices
US3510733A (en) * 1966-05-13 1970-05-05 Gen Electric Semiconductive crystals of silicon carbide with improved chromium-containing electrical contacts
US3623219A (en) * 1969-10-22 1971-11-30 Rca Corp Method for isolating semiconductor devices from a wafer of semiconducting material
DE3688516T2 (de) 1985-03-25 1993-10-07 Nippon Electric Co Herstellungsverfahren für einem bipolaren Transistor mit Heteroübergang.
DE69332960T2 (de) * 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor

Also Published As

Publication number Publication date
US6423578B2 (en) 2002-07-23
US20020167049A1 (en) 2002-11-14
JP2001210827A (ja) 2001-08-03
US20010010380A1 (en) 2001-08-02

Similar Documents

Publication Publication Date Title
JP3265569B2 (ja) 半導体装置及びその製造方法
US7388258B2 (en) Sectional field effect devices
TW561594B (en) Manufacturing method for partial SOI wafer, semiconductor device using partial SOI and manufacturing method thereof
EP1244142A1 (en) Fabrication method of SOI semiconductor devices
US6849883B2 (en) Strained SOI MOSFET device and method of fabricating same
MY128651A (en) Semiconductor device and manufacturing method thereof
JP2003332582A5 (ja)
JP3543117B2 (ja) 二重ゲート電界効果トランジスタ
JP2004193596A (ja) 応力チャネルを有する電界効果トランジスタおよびその製造方法
JP2006501672A5 (ja)
GB2402548B (en) Thin film transistor array substrate
EP0936675A3 (en) C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
TW200505274A (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
JP3425603B2 (ja) 電界効果トランジスタの製造方法
JP2004047608A5 (ja)
JPH01175260A (ja) 絶縁ゲート電界効果トランジスタの製造方法
WO2006044731A3 (en) Improved recessed drain extensions in transistor device
KR900019197A (ko) 반도체 접속장치 형성방법
JP3312691B2 (ja) 半導体装置
KR920020712A (ko) 접합전계형 다이내믹 램을 제조하는 방법 및 그 다이내믹 램의 구조
DE60236657D1 (de) Em soi-substrat
JP2002043581A (ja) デュアル／ラップ−アラウンド・ゲート電界効果トランジスタおよびその製造方法
KR100516677B1 (ko) 트랜지스터의 제조 방법
JP2004153255A5 (ja)
KR100307047B1 (ko) 에스.오.아이(soi) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

R150 Certificate of patent or registration of utility model

Ref document number: 3425603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term