DE4118593A1 - Verfahren zur herstellung integrierter halbleitervorrichtungen aus silizium und anderen stoffen - Google Patents
Verfahren zur herstellung integrierter halbleitervorrichtungen aus silizium und anderen stoffenInfo
- Publication number
- DE4118593A1 DE4118593A1 DE4118593A DE4118593A DE4118593A1 DE 4118593 A1 DE4118593 A1 DE 4118593A1 DE 4118593 A DE4118593 A DE 4118593A DE 4118593 A DE4118593 A DE 4118593A DE 4118593 A1 DE4118593 A1 DE 4118593A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- semiconductor substrate
- free
- free semiconductor
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
Description
Die Erfindung betrifft allgemein Halbleitervorrichtungen, insbesondere
integrierte Silizium- und siliziumfreie Halbleitervorrichtungen,
die auf einem einzigen Chip hergestellt werden.
Elektronische Vorrichtungen hoher Dichte, beispielsweise
Logik- oder Speichervorrichtungen, werden typischerweise auf
Silizium hergestellt, während optische oder Mikrowellenvorrichtungen
auf anderen Halbleitermaterialien als Silizium hergestellt
werden, aus Gründen der Optimierung und aus Kostengründen.
Es wäre wünschenswert, diese Vorrichtungen auf einem
einzigen Chip herzustellen, um eine mehrfache Funktionsfähigkeit
zu erzielen. Würden beide dieser Arten von Vorrichtungen
auf Silizium oder einem Material ungleich Silizium
hergestellt, so könnten optimale Vorrichtungseigenschaften
geopfert werden. Es wäre daher wünschenswert, kostenwirksam
die Siliziummaterialien und die siliziumfreien Materialien
auf einem einzigen Chip zu integrieren, um integrierte Siliziumvorrichtungen
und siliziumfreie Vorrichtungen auf einem
einzigen Chip herzustellen.
In der Vergangenheit wurde diese Integration erzielt, indem
man eine Galliumarsenid-Epitaxieschicht auf einem Siliziumhalbleitersubstrat
aufwachsen lassen ließ. Auf diese Weise
können integrierte Silizium- und Nicht-Silizium-Halbleitervorrichtungen
hergestellt werden. Allerdings werden zahlreiche
Defekte in der Galliumarsenid-Epitaxieschicht ausgebildet
infolge einer Gitter-Fehlanpassung des Galliumarsenids
und des Siliziums. Daher zeigen Vorrichtungen, die in der
Galliumarsenid-Epitaxieschicht hergestellt werden, schlechte
Eigenschaften. Zusätzlich verhindern die hohen Kosten für
das Wachsenlassen von Galliumarsenid-Epitaxieschichten den
Einsatz dieses Verfahrens.
Ein Vorteil der vorliegenden Erfindung liegt daher in der
Bereitstellung eines verbesserten Verfahrens zum Integrieren
von Siliziumvorrichtungen und siliziumfreien Vorrichtungen
auf einem einzigen Chip.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in
der Bereitstellung eines Verfahrens zur Ausbildung integrierter
Siliziumhalbleitervorrichtungen und siliziumfreier Halbleitervorrichtungen
durch Wafer-Bonden, selektives Ätzen,
und selektives Epitaxiewachstum.
Ein weiterer Vorteil der vorliegenden Erfindung liegt in der
Bereitstellung eines Verfahrens zum Integrieren von Siliziumvorrichtungen
und siliziumfreien Vorrichtungen, bei welchem
der Nicht-Silizium-Halbleiter von hoher Qualität ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in
der Bereitstellung eines Verfahrens zum Integrieren von Siliziumhalbleitervorrichtungen
und siliziumfreien Halbleitervorrichtungen
durch Bonden eines gut geätzten siliziumfreien
Halbleitersubstrats mit einem Silizium-Wafer.
Ein weiterer Vorteil der vorliegenden Erfindung liegt in der
Bereitstellung eines Verfahrens zum Integrieren von Siliziumhalbleitervorrichtungen
und siliziumfreien Halbleitervorrichtungen
durch Bonden eines Silizium-Wafers, in welchem Halbleitervorrichtungen
hergestellt wurden, an ein siliziumfreies
Halbleitersubstrat.
Die voranstehenden und weitere Vorteile und Zielsetzungen der
vorliegenden Erfindung werden dadurch erreicht, daß ein Silizium-Wafer
an ein Nicht-Silizium-Halbleitersubstrat gebondet
wird. Ein Silizium-Wafer wird an einen Nicht-Silizium-Halbleitersubstrat-Wafer
entweder direkt oder über eine Zwischenschicht
gebondet. Die Dicke des Nicht-Silizium-Halbleitersubstrats
wird dann verringert durch mechanisches Polieren oder
chemisch/mechanisches Polieren. Dann werden Abschnitte des
siliziumfreien Halbleitersubstrats geätzt, um den Silizium-Wafer
freizulegen. Halbleitervorrichtungen können dann in dem
Silizium-Wafer und in dem siliziumfreien Halbleitersubstrat
ausgebildet werden. Es könnten auch Halbleitervorrichtungen
in dem Silizium-Wafer vor dem Bonden ausgebildet worden sein.
Zwischenverbindungen können ausgebildet werden, um die Vorrichtungen
in dem Silizium-Wafer und in dem siliziumfreien
Halbleitersubstrat elektrisch zu verbinden. Alternativ hierzu
kann man Silizium selektiv in den Bereichen wachsen lassen,
in welchen das siliziumfreie Halbleitersubstrat entfernt wurde.
Dann können Vorrichtungen in dem selektiv aufgewachsenen
Silizium und in dem siliziumfreien Halbleitersubstrat ausgebildet
werden. Bei einer weiteren Ausführungsform wird ein
siliziumfreies Halbleitersubstrat, das mit darin vorgesehenen
Gräben versehen ist, an einen Silizium-Wafer gebondet. Das
siliziumfreie Halbleitersubstrat wird dann poliert, bis Öffnungen
zu dem Silizium-Wafer zur Verfügung gestellt werden.
Die weitere Bearbeitung erfolgt wie voranstehend beschrieben.
Die Erfindung wird nachstehend anhand zeichnerisch dargestellter
Ausführungsbeispiele näher erläutert, aus welchen weitere
Vorteile und Merkmale hervorgehen. Es zeigen
Fig. 1 und 2 vergrößerte Querschnittsansichten einer ersten
Ausführungsform der vorliegenden Erfindung in
unterschiedlichen Herstellungsstufen;
Fig. 3 eine vergrößerte Querschnittsansicht einer zweiten
Ausführungsform der vorliegenden Erfindung;
und
Fig. 4 bis 5 vergrößerte Querschnittsansicht einer dritten
Ausführungsform der vorliegenden Erfindung in
unterschiedlichen Fabrikationsstufen.
Fig. 1 erläutert eine vergrößerte Querschnittsansicht einer
ersten Ausführungsform der vorliegenden Erfindung in einer anfänglichen
Herstellungsstufe. Gezeigt ist ein Silizium-Wafer
10 mit einem Nicht-Silizium-Halbleitersubstrat 11, welches auf
den Silizium-Wafer 10 gebondet ist mit einer Zwischenschicht
oder Spannungsausgleichsschicht 12 dazwischen. Das Bonden kann
durch Verfahren erfolgen, die in einer verwandten Patentanmeldung
beschrieben werden, mit dem Titel "Gebondeter Aufbau und
Herstellungsverfahren für Silizium und siliziumfreie Materialien",
mit einem Anwaltsaktenzeichen Nr. SC06908P, die hierin
durch Bezugnahme eingeschlossen ist. Es können auch andere
geeignete Methoden zum Bonden eingesetzt werden. Das Bonden
kann ohne die Zwischenschicht 12 erfolgen.
Eine Maskierungsschicht 13 wird auf der Oberfläche des siliziumfreien
Halbleitersubstrats 11 ausgebildet und daraufhin
mit einem Muster versehen, um Öffnungen 14 zur Verfügung zu
stellen. Der Silizium-Wafer 10 kann aus einem Siliziumsubstrat
bestehen oder aus einem Substrat, auf welchem eine Epitaxieschicht
ausgebildet ist. Weiterhin kann der Silizium-Wafer 10
auch Halbleitervorrichtungen in sich ausgebildet haben, bevor
das Bonden an das siliziumfreie Halbleitersubstrat 11 erfolgt.
Das siliziumfreie Substrat 11 ist vorzugsweise ein Halbleiter-Verbundsubstrat
der Gruppe III-V, beispielsweise ein Galliumarsenid-Substrat.
Fig. 1 zeigt ein siliziumfreies Halbleitersubstrat
11 (nicht maßstabsgerecht), welches bereits auf eine
vorbestimmte Dicke verdünnt oder poliert wurde nach dem Bonden
durch mechanische Mittel wie Schleifen oder Läppen, oder
durch chemisch/mechanische Mittel, um die Dicke des siliziumfreien
Halbleitersubstrats 11 auf vorzugsweise etwa 2 bis 50
Mikrometer zu verringern. Halbleitervorrichtungen (nicht dargestellt)
können in der siliziumfreien Schicht 11 ausgebildet
werden, bevor die Maskierungsschicht 13 gebildet wird. Die
Maskierungsschicht 13 kann aus einer Photolackschicht bestehen
oder aus einem Siliziumdioxid oder Siliziumnitrid. Öffnungen
14 werden in der Maskierungsschicht 13 durch konventionelle
Verfahren hergestellt. Ist die Maskierungsschicht 13 ein
Siliziumnitrid oder ein Siliziumdioxid, dann wird eine (nicht
dargestellte) Photolackschicht verwendet, um die Öffnungen 14
auszubilden.
Fig. 2 erläutert den Aufbau gemäß Fig. 1 in einer weiteren
Bearbeitungsstufe. Das siliziumfreie Substrat 11 und die Zwischenschicht
12 werden in Öffnungen 14 bis zum Silizium-Wafer
10 herunter geätzt. Es kann eine nasse oder trockene Ätzung
verwendet werden, die selektiv Galliumarsenid ätzt, nicht aber
Silizium. Es kann eine unterschiedliche Ätzung verwendet werden
müssen, um die Zwischenschicht 12 zu entfernen, je nachdem,
woraus diese besteht. In einer Ausführungsform können
Halbleitervorrichtungen 16 in dem Silizium-Wafer 10 ausgebildet
werden. Alternativ hierzu kann der Silizium-Wafer 10 Vorrichtungen
16 aufweisen, die bereits in den Öffnungen 14 hergestellt
wurden, bevor das Bonden an das siliziumfreie Halbleitersubstrat
11 erfolgte. Nicht-Halbleiter-Vorrichtungen 17
können dann in dem siliziumfreien Halbleitersubstrat 11 hergestellt
werden durch Entfernen der Maskierungsschicht 13 und
durch Schützen der freigelegten Siliziumschicht 10. Dann werden
Zwischenverbindungen (nicht dargestellt) zwischen den auf
dem Silizium-Wafer 10 und den auf dem siliziumfreien Halbleitersubstrat
11 hergestellten Vorrichtungen hergestellt. Der in
Fig. 2 dargestellte Aufbau erläutert eine nicht-planare Struktur
zum Integrieren von Halbleitervorrichtungen 16 und 17, die
in dem Silizium-Wafer 10 ausgebildet sind und in dem siliziumfreien
Halbleitersubstrat 11. Die Halbleitervorrichtungen 16
und 17 werden einfach als einzige Bereiche dargestellt, um die
Erläuterung zu vereinfachen. Es wird darauf hingewiesen, daß
die Halbleitervorrichtungen 16 und 17 jegliche Halbleitervorrichtungen
oder -schaltkreise sein können.
Fig. 3 erläutert den Aufbau von Fig. 2, nachdem Öffnungen
14 ausgebildet wurden, um den Silizium-Wafer 10 freizulegen,
jedoch bevor die Vorrichtungen 16 ausgebildet werden, und in
einer weiteren Herstellungsstufe. Fig. 3 erläutert eine planare
Struktur zum Integrieren von Siliziumhalbleitervorrichtungen
und siliziumfreien Halbleitervorrichtungen, im Kontrast
zu der in Fig. 2 gezeigten Struktur. Zunächst wird eine
selektive Epitaxieschicht 15 aus Silizium in Öffnungen 14
ausgebildet, unter Verwendung des Silizium-Wafers 10 als
Kristallkeim. Dies erfolgt durch konventionelle Verfahren.
Halbleitervorrichtungen 18 und Halbleitervorrichtungen 19
können dann in der selektiven Epitaxieschicht 15 aus Silizium
bzw. in dem siliziumfreien Halbleitersubstrat 11 ausgebildet
werden. Die Maskierungsschicht 13 wird entfernt, um
Vorrichtungen in dem siliziumfreien Halbleitersubstrat 11
herzustellen.
Fig. 4 erläutert eine dritte Ausführungsform der vorliegenden
Erfindung in einer Anfangsstufe der Herstellung. In diesem
Falle wird ein Silizium-Wafer 10 an ein geätztes, siliziumfreies
Halbleitersubstrat 11 gebondet. Eine (nicht dargestellte)
Zwischenschicht kann hier ebenfalls verwendet werden.
Abschnitte des siliziumfreien Halbleitersubstrats 11
werden entfernt oder geätzt, um vor dem Bonden Gräben 20 zu
bilden, unter Verwendung konventioneller Verfahren. Ein Vorteil
des Einsatzes dieses Verfahrens besteht darin, daß Gräben
20 während des Bondens für einen Spannungsausgleich sorgen.
Fig. 5 erläutert den Aufbau gemäß Fig. 4 in einer weiteren
Bearbeitungsstufe. Das siliziumfreie Substrat 11 wird poliert
unter Verwendung mechanischer oder chemisch/mechanischer Verfahren
zumindest solange, bis die Gräben 20 erreicht werden,
um den Silizium-Wafer 10 freizulegen. Die Gräben 20 werden
dann zu Öffnungen 20. Die weitere Verarbeitung kann dann vorgenommen
werden, um Strukturen zu erhalten, wie sie im Zusammenhang
mit den Fig. 2 und 3 beschrieben wurden.
Wie auf einfache Weise deutlich wird, verwenden die integrierten
Silizium- und siliziumfreien Halbleitervorrichtungen gemäß
der vorliegenden Erfindung ein Nicht-Silizium-Halbleitersubstrat
anstelle einer Nicht-Silizium-Halbleiter-Epitaxieschicht.
Ein Galliumarsenidsubstrat weist weniger Defekte
auf als ein epitaxiales Galliumarsenid. Daher zeigen in dem
Galliumarsenidsubstrat hergestellte Vorrichtungen bessere
Leistungen und höhere Ausbeuten als solche, die in einer Galliumarsenid-Epitaxieschicht
gebildet wurden. Zusätzlich treten
keine Kosten auf für die Ausbildung einer Galliumarsenid-Epitaxieschicht.
Falls gewünscht kann zwischen dem Silizium-Wafer
und dem siliziumfreien Halbleitersubstrat eine Zwischenschicht
verwendet werden. Eine Grabenstruktur oder eine planare Struktur
kann je nach Wunsch ausgebildet werden. Unter Verwendung
der vorliegenden Erfindung können auf einem einzigen Chip siliziumfreie
Halbleitervorrichtungen und Siliziumvorrichtungen
mit hoher Qualität ausgebildet werden.
Claims (14)
1. Verfahren zur Herstellung integrierter Silizium-Vorrichtungen
und siliziumfreier Vorrichtungen, gekennzeichnet durch
folgende Schritte:
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer (10);
Ausdünnen des siliziumfreien Halbleitersubstrats (11) auf eine gewünschte Dicke; und
Entfernen von Abschnitten des siliziumfreien Halbleitersubstrats (11) zum Freilegen von Abschnitten des Silizium-Wafers (10).
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer (10);
Ausdünnen des siliziumfreien Halbleitersubstrats (11) auf eine gewünschte Dicke; und
Entfernen von Abschnitten des siliziumfreien Halbleitersubstrats (11) zum Freilegen von Abschnitten des Silizium-Wafers (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
weiterhin Halbleitervorrichtungen (17) in dem siliziumfreien
Halbleitersubstrat (11) ausgebildet werden, nachdem
Abschnitte des siliziumfreien Halbleitersubstrats (11)
entfernt wurden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
der Silizium-Wafer (10) in sich ausgebildete Halbleitervorrichtungen
(16) aufweist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
weiterhin Halbleitervorrichtungen (16) in dem Silizium-Wafer
(10) ausgebildet werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
weiterhin Halbleitervorrichtungen (17) in dem siliziumfreien
Halbleitersubstrat (11) ausgebildet werden, bevor
Abschnitte des siliziumfreien Halbleitersubstrats (11)
entfernt werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
weiterhin der Schritt des selektiven Aufwachsens von Silizium
(15) auf dem Silizium-Wafer (10) vorgesehen ist,
wo Abschnitte des siliziumfreien Halbleitersubstrats (11)
entfernt wurden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
weiterhin Halbleitervorrichtungen (18) in dem selektiv
aufgewachsenen Silizium (15) und in dem siliziumfreien
Halbleitersubstrat (11) ausgebildet werden.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
eine Zwischenschicht (12) zwischen dem Silizium-Wafer
(10) und dem siliziumfreien Halbleitersubstrat (11) angeordnet
wird und weiterhin das Entfernen von Abschnitten
der Zwischenschicht (12) vorgesehen ist, um Abschnitte
des Silizium-Wafers (12) freizulegen.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das siliziumfreie Halbleitersubstrat (11) ein Galliumarsenidsubstrat
ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das siliziumfreie Halbleitersubstrat (11) Gräben (20)
aufweist, die auf der Oberfläche ausgebildet sind, die
an den Silizium-Wafer (10) gebondet ist, und daß das
siliziumfreie Halbleitersubstrat (11) zumindest bis zu
den Gräben (20) ausgedünnt wird, um den Silizium-Wafer
(10) freizulegen.
11. Verfahren zur Herstellung einer integrierten Siliziumvorrichtung
und siliziumfreien Vorrichtung, gekennzeichnet
durch folgende Schritte:
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer, wobei das siliziumfreie Halbleitersubstrat (11) Gräben (20) in sich auf der Oberfläche aufweist, die an den Silizium-Wafer (10) gebondet ist; und
Ausdünnen des siliziumfreien Halbleitersubstrats (11) zumindest herunter bis zu den Gräben (20).
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer, wobei das siliziumfreie Halbleitersubstrat (11) Gräben (20) in sich auf der Oberfläche aufweist, die an den Silizium-Wafer (10) gebondet ist; und
Ausdünnen des siliziumfreien Halbleitersubstrats (11) zumindest herunter bis zu den Gräben (20).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
weiterhin der Schritt des selektiven Aufwachsens von Silizium
(15) auf dem freigelegten Silizium-Wafer (10) vorgesehen
ist.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß
weiterhin die Ausbildung von Halbleitervorrichtungen (18,
19) in dem selektiv aufgewachsenen Silizium (15) und in
dem siliziumfreien Halbleitersubstrat (11) vorgesehen ist.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß
eine Zwischenschicht (12) zwischen dem Silizium-Wafer
(10) und dem siliziumfreien Halbleitersubstrat (11) angeordnet
ist, und daß weiterhin Abschnitte der Zwischenschicht
(12) entfernt werden, um Abschnitte des Silizium-Wafers
(10) freizulegen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/576,543 US5064781A (en) | 1990-08-31 | 1990-08-31 | Method of fabricating integrated silicon and non-silicon semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4118593A1 true DE4118593A1 (de) | 1992-03-05 |
DE4118593C2 DE4118593C2 (de) | 2001-04-05 |
Family
ID=24304866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4118593A Expired - Fee Related DE4118593C2 (de) | 1990-08-31 | 1991-06-06 | Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding |
Country Status (4)
Country | Link |
---|---|
US (1) | US5064781A (de) |
JP (1) | JPH04298037A (de) |
KR (1) | KR100251817B1 (de) |
DE (1) | DE4118593C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4238137A1 (de) * | 1992-11-12 | 1994-05-19 | Ant Nachrichtentech | Verfahren zur Herstellung von Vorrichtungen mit Bauelementen |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930008861B1 (ko) * | 1991-05-16 | 1993-09-16 | 재단법인 한국전자통신연구소 | 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법 |
US5346848A (en) * | 1993-06-01 | 1994-09-13 | Motorola, Inc. | Method of bonding silicon and III-V semiconductor materials |
US6250192B1 (en) * | 1996-11-12 | 2001-06-26 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6392257B1 (en) | 2000-02-10 | 2002-05-21 | Motorola Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
WO2001093336A1 (en) | 2000-05-31 | 2001-12-06 | Motorola, Inc. | Semiconductor device and method for manufacturing the same |
AU2001277001A1 (en) | 2000-07-24 | 2002-02-05 | Motorola, Inc. | Heterojunction tunneling diodes and process for fabricating same |
US20020096683A1 (en) | 2001-01-19 | 2002-07-25 | Motorola, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
WO2002082551A1 (en) * | 2001-04-02 | 2002-10-17 | Motorola, Inc. | A semiconductor structure exhibiting reduced leakage current |
US20020158245A1 (en) * | 2001-04-26 | 2002-10-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers |
US6992321B2 (en) * | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
US20030022412A1 (en) * | 2001-07-25 | 2003-01-30 | Motorola, Inc. | Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices |
US20030034491A1 (en) * | 2001-08-14 | 2003-02-20 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
US20030071327A1 (en) | 2001-10-17 | 2003-04-17 | Motorola, Inc. | Method and apparatus utilizing monocrystalline insulator |
US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
US20040079285A1 (en) * | 2002-10-24 | 2004-04-29 | Motorola, Inc. | Automation of oxide material growth in molecular beam epitaxy systems |
US7169619B2 (en) * | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
US6885065B2 (en) * | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
US7020374B2 (en) | 2003-02-03 | 2006-03-28 | Freescale Semiconductor, Inc. | Optical waveguide structure and method for fabricating the same |
US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
EP2743981A1 (de) * | 2009-10-30 | 2014-06-18 | Imec | Verfahren zum Herstellen einer integrierten Halbleitersubstratstruktur |
US8530938B2 (en) | 2009-12-10 | 2013-09-10 | International Rectifier Corporation | Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same |
US8912055B2 (en) * | 2011-05-03 | 2014-12-16 | Imec | Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4261781A (en) * | 1979-01-31 | 1981-04-14 | International Business Machines Corporation | Process for forming compound semiconductor bodies |
JPS595649A (ja) * | 1982-07-01 | 1984-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US4774205A (en) * | 1986-06-13 | 1988-09-27 | Massachusetts Institute Of Technology | Monolithic integration of silicon and gallium arsenide devices |
JPS63108709A (ja) * | 1986-10-25 | 1988-05-13 | Toyota Central Res & Dev Lab Inc | 半導体装置およびその製造方法 |
US4890895A (en) * | 1987-11-13 | 1990-01-02 | Kopin Corporation | Optoelectronic interconnections for III-V devices on silicon |
US4826784A (en) * | 1987-11-13 | 1989-05-02 | Kopin Corporation | Selective OMCVD growth of compound semiconductor materials on silicon substrates |
JPH01226167A (ja) * | 1988-03-07 | 1989-09-08 | Seiko Epson Corp | 半導体装置基板の製造方法 |
-
1990
- 1990-08-31 US US07/576,543 patent/US5064781A/en not_active Expired - Lifetime
-
1991
- 1991-06-06 DE DE4118593A patent/DE4118593C2/de not_active Expired - Fee Related
- 1991-08-21 KR KR1019910014386A patent/KR100251817B1/ko not_active IP Right Cessation
- 1991-08-28 JP JP3240209A patent/JPH04298037A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4238137A1 (de) * | 1992-11-12 | 1994-05-19 | Ant Nachrichtentech | Verfahren zur Herstellung von Vorrichtungen mit Bauelementen |
Also Published As
Publication number | Publication date |
---|---|
KR920005249A (ko) | 1992-03-28 |
JPH04298037A (ja) | 1992-10-21 |
US5064781A (en) | 1991-11-12 |
KR100251817B1 (ko) | 2000-05-01 |
DE4118593C2 (de) | 2001-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4118593C2 (de) | Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding | |
DE69930099T2 (de) | Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe | |
DE60127148T2 (de) | Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen | |
DE19680590B4 (de) | Verfahren zur Herstellung von Beschleunigungssensoren | |
DE102013114218B4 (de) | Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück | |
DE69835469T2 (de) | Verfahren zur Herstellung eines geklebten Substrates | |
DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
DE10254611B4 (de) | Kristalloszillator und Verfahren zu dessen Herstellung | |
DE2737686A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
DE102016112389A1 (de) | Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die | |
DE2265257C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE1963162A1 (de) | Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung | |
DE10350036B4 (de) | Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung | |
DE2511773A1 (de) | Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium. | |
DE19653632B4 (de) | Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats | |
DE4106933A1 (de) | Strukturierungsverfahren | |
DE3128629A1 (de) | Rueckaetzverfahren fuer integrierte schaltkreise | |
DE3932277C2 (de) | ||
DE602005004979T2 (de) | Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur | |
WO1999017349A1 (de) | Verfahren zur herstellung einer offenen dreidimensionalen microstruktur | |
DE19549155C2 (de) | Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat | |
DE4116696C2 (de) | Verfahren zur Herstellung einer optoelektronischen integrierten Schaltung | |
DE19829609B4 (de) | Verfahren zur Herstellung eines Mikrosystems | |
WO2000065648A1 (de) | Vertikal integrierbare schaltung und verfahren zu ihrer herstellung | |
DE4312324C2 (de) | Verfahren zum Bearbeiten eines Halbleiters zum Herstellen eines isolierten, mit Polysilicium ausgekleideten Hohlraums und Verfahren zum Herstellen eines Kondensators |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FREESCALE SEMICONDUCTOR, INC. (N.D.GES.D. STAATES |
|
8339 | Ceased/non-payment of the annual fee |