DE4238137A1

DE4238137A1 - Verfahren zur Herstellung von Vorrichtungen mit Bauelementen

Info

Publication number: DE4238137A1
Application number: DE19924238137
Authority: DE
Inventors: Klaus Dipl Ing Hirche; Reinhold Dr Rer Nat Schmitt; Martin Warth
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1992-11-12
Filing date: 1992-11-12
Publication date: 1994-05-19

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Vorrichtungen mit Bauelementen, die aus unterschiedlichen Halbleitermaterialien hergestellt sind.

Aus Winston K. et al "Grafted Semiconductor Optoelectronics" in Journal of Quantum Electronics, Vol. 27, No. 3, März 1991, S. 717-725 ist ein Verfahren bekannt, bei dem aufgewachsene GaAs-AlGaAs- oder Inp-InGaAs-Schichten durch selektives Ätzen von ihrem Substrat abgelöst werden und mittels van-der-Waals- Kräften auf einem anderen Substrat fixiert werden, um Halbleiterbauelemente herzustellen. Das Substrat, auf dem die Schichten fixiert werden, kann beispielsweise bereits Wellenleiterstrukturen aufweisen. Die Bauelementeherstellung kann erfolgen, wenn die abgelösten Schichten auf dem Substrat mittels van-der-Waals-Kräften fixiert sind. Die abgelösten Schichten sind zwischen 20 nm und 2 µm dick und beispielsweise 5×10 mm² groß. Eine mechanische Stabilisierung der abgelösten Schichten erfolgt mittels einer Wachsschicht. Das Arbeiten mit solchen abgelösten Schichten ist schwierig.

Aus der DE 41 18 593 A1 ist ein Verfahren zur Herstellung integrierter Halbleitervorrichtungen bekannt. Dabei wird ein Silizium-Wafer, der bereits Halbleitervorrichtungen in sich ausgebildet haben kann, an ein Nicht-Silizium- Halbleitersubstrat gebondet. Die Dicke des Nicht-Silizium- Halbleitersubstrats wird verringert. Es werden Abschnitte des siliziumfreien Halbleitersubstrats geätzt, um den Silizium- Wafer freizulegen. Auf dem Silizium-Wafer und dem siliziumfreien Halbleitersubstrat können Bauelemente und Halbleitervorrichtungen ausgebildet werden. Zwischenverbindungen zwischen den Vorrichtungen auf dem Silizium-Wafer und dem siliziumfreien Halbleitersubstrat können hergestellt werden. Ein Nachteil des angegebenen Verfahrens ist der hohe Materialverbrauch an Nicht-Silizium- Halbleitersubstrat.

Der Erfindung liegt die Aufgabe zugrunde, obige Nachteile zu vermeiden.

Die Aufgabe wird durch Verfahren mit den Merkmalen des Patentanspruchs 1 oder 2 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.

Die Erfindung weist den Vorteil auf, daß zur Herstellung von hybriden Halbleiteranordnungen keine hochgenauen Justageschritte der verschiedenen Halbleiter zueinander notwendig sind. Außerdem ist eine sehr gute Materialausnutzung des zweiten Halbleitermaterials, auf das Epitaxieschichten bereits aufgewachsen sind, dadurch gegeben, daß dieses vor der Montage auf ein Substrat des ersten Halbleitermaterials in Plättchen vereinzelt wird. Dies führt zu einer wirtschaftlichen Lösung, besonders in den Fällen, in denen Substrate des zweiten Halbleitermaterials sehr teuer sind.

Verwendet man für das Substrat des ersten Halbleitermaterials Silizium mit ausgebildeten Halbleitervorrichtungen, auf dem man dann Plättchen anderer Halbleitermaterialien befestigt, so kann die weitere Prozessierung in Standardanlagen der Silizium-Technik erfolgen. Die Befestigung der Plättchen kann mittels anodischem oder eutektischem Bonden, mittels mikromechanischer Klemmverbindungen oder mittels einer Adhäsionsverbindung erfolgen. Der Aufbau der unstrukturierten Schichten des zweiten Halbleitermaterials auf dem Silizium- Wafer, der also bereits Bauelemente und Strukturen aufweist, erfolgt vor der eigentlichen Prozessierung der Schichten des zweiten Halbleitermaterials. Somit verschiebt sich die Justage- und Montagefeinarbeit auf die Herstellungsverfahren der Halbleitertechnik. Dabei können Justagemarken auf dem vorprozessierten Silizium-Wafer, ausgenutzt werden, um die Masken zur Herstellung der Bauelemente im zweiten Halbleitermaterial auszurichten. Zudem können die Abstände zwischen den Bauelementen der verschiedenen Halbleitermaterialien minimiert werden, was zu einer Verringerung parasitärer Effekte aufgrund der Minimierung der Zuleitungen führt.

Zur Platzierung der Plättchen auf dem Trägersubstrat können bereits bekannte Justierhilfen aus der Silizium- Mikrosystemtechnik, wie Gräben oder Erhebungen, genutzt werden. Diese müssen aber, da die Plättchen im Wesentlichen noch unstrukturiert sind, nicht hochgenau sein.

Anhand der Zeichnungen werden Ausführungsbeispiele der Erfindung beschrieben. Es zeigen:

Fig. 1a-d Herstellung von Dioden auf einem Silizium(Si)- Substrat und

Fig. 2a-d PIN-Dioden-Wellenleiter-Integration jeweils mit Siliziumschaltung.

Zunächst soll ein Beispiel für die Prozessierung von III-V- Bauelementen entsprechend der Fig. 1a-d auf einem Si- Wafer mit Schaltung beschrieben werden. Es sind folgende Herstellungsschritte notwendig:

1. Prozessieren und Passivieren der Schaltungen auf dem Si- Wafer mit Platzvorhaltungen für die III-V-Bauelemente;
2. epitakisches Abscheiden der erforderlichen Schichten auf InP- bzw. GaAs-Substrate;
3. Abdünnen der InP- bzw. GaAs-Substratrückseiten;
4. Vereinzeln der abgedünnten InP- bzw. GaAs-Substrate in die vorgegebenen Plättchengrößen;
5. Befestigen der Plättchen auf dem Si-Wafer, z. B. durch anodisches Bonden, gegebenenfalls in eine Vertiefung;
6. Planarisieren der Oberfläche;
7. Prozessierung der III-V-Bauelemente;
8. Öffnen der Passivierung über den Metallverbindungs- und Bondpads;
9. Verbinden der III-V-Bauelemente mit den Si-Schaltungen;
10. Vereinzeln der auf dem Si-Wafer entstandenen Strukturen mit den III-V-Bauelementen.

In Fig. 1a ist ein Inp-Substrat 21 mit epitaktischen Schichten 22 im Schnitt dargestellt. Das Inp-Substrat 21 wird abgedünnt. Das Abdünnen kann zunächst mechanisch und dann naßchemisch erfolgen. Das abgedünnte Substrat 21, 22 wird in Plättchen 20 der benötigten Größe zerteilt.

Fig. 1b zeigt einen Silizium-Wafer 11 als Trägersubstrat im Schnitt und in einer Aufsicht. Auf dem Si-Wafer 11 sind Schaltungen 12 mit Kontaktmetallisierung ausgebildet. Er ist mit einer Passivierungsschicht 14 versehen, die im Bereich der Platzvorhaltungen Öffnungen aufweist. Im Bereich der Platzvorhaltungen wird eine Schicht 17 aus einem Alkaliborsilikatglas aufgebracht. Auf dieser Schicht werden die Plättchen 20 durch anodisches Bonden befestigt. Es ist ebenfalls möglich die Alkaliborsilikatglasschicht 17 auf den Plättchen 20 aufzubringen und diese in den Öffnungen zu platzieren. In Fig. 1c ist die so erhaltende Anordnung in Aufsicht und Schnitt dargestellt. Danach kann die Bauelementestrukturierung auf den Inp-Plättchen 20 durchgeführt werden. Die fertigen Strukturen werden dann mit einer Passivierungsschicht 15 versehen. Nach dem Freilegen der Metallverbindungspads werden Leiterbahnen 16 zur Verbindung zwischen den Bauelementen und Strukturen von Plättchen 20 und Trägersubstrat 11 hergestellt (Fig. 1d). Die auf dem Si-Wafer 11 entstandenen Vorrichtungen mit Bauelementen werden vereinzelt.

In Fig. 2a ist ein Plättchen 20′ eines InP-Substrates 21′ mit Trennschicht 23′, Epitaxie-Schichten 22′ mit vergrabenem Wellenleiter und einer Alkaliborsilikatglas-Schicht 24′ im Schnitt dargestellt. Das Plättchen 20′ wurde durch Zerteilen des InP-Substrates 21′ mit Schichten 22′, 23′ gewonnen. Die Dicke der Schichtern 22′ beträgt ca. 5 µm, die des InP-Substrats 21′ ungefähr 300 µm und die der Trennschicht ca. 0,1 µm. Fig. 2b zeigt einen Silizium-Wafer 11′ mit Schaltungen 12′, einer Vertiefung 17′ und einer Passivierungs-Schicht 14′. Das Inp-Substrat mit Schichten wird in die Vertiefung 17 eingebracht und dort anodisch gebondet, wobei sich das InP- Substrat 21′ auf der vom Wafer 11′ abgewandten Seite befindet (Fig. 2c). Die Vertiefung dient gleichzeitig zur Justage bei Schichten mit vorstrukturierten Wellenleitern. Wie in Fig. 2d dargestellt wird das Inp-Substrat 21′ nach dem anodischen Bonden abgedünnt. Dies kann zunächst mechanisch, dann naßchemisch erfolgen, wobei die Trennschicht 23′ als Ätzstopschicht dient. Die Trennschicht 23′ kann je nach Anwendungsfall ebenfalls entfernt werden. Anschließend finden Planarisierung, Prozessierung, Metallisierung und Vereinzelung wie oben beschrieben statt.

Claims

1. Verfahren zur Herstellung von Vorrichtungen mit Bauelementen, die aus unterschiedlichen Halbleitermaterialien hergestellt sind, mit folgenden Merkmalen:
auf einem Trägersubstrat (11) aus einem ersten Halbleitermaterial werden die auf diesem Halbleitermaterial vorgesehenen Bauelemente und Strukturen (12) hergestellt; bei einem Substrat (21) aus einem zweiten Halbleitermaterial mit Epitaxie-Schichten (22), das für die Bauelementeherstellung vorbereitet ist, wird das Substrat (21) abgedünnt;
das abgedünnte Substrat (21) aus dem zweiten Halbleitermaterial mit den Epitaxie-Schichten (22) wird in Plättchen (20) der benötigten Größe vereinzelt;
die Plättchen (20) werden an dafür vorgesehenen Stellen auf dem Trägersubstrat (11) befestigt;
auf den Plättchen (20) werden Bauelemente gefertigt;
Verbindungen (16) zwischen den Bauelementen und Strukturen von Plättchen (20) und Trägersubstrat (11) werden hergestellt;
die auf dem Trägersubstrat (11) entstandenen Vorrichtungen mit Bauelementen werden vereinzelt.

2. Verfahren zur Herstellung von Vorrichtungen mit Bauelementen, die aus unterschiedlichen Halbleitermaterialien hergestellt sind, mit folgenden Merkmalen:
auf einem Trägersubstrat (11′) aus einem ersten Halbleitermaterial werden die auf diesem Halbleitermaterial vorgesehenen Bauelemente und Strukturen (12′) hergestellt;
ein Substrat (21′) aus einem zweiten Halbleitermaterial, das für die Bauelementeherstellung vorbereitet ist und Epitaxie schichten (22′) aufweist, wird in Plättchen (20′) der benötigten Größe zerteilt;
die Plättchen (20′) werden an dafür vorgesehenen Stellen auf das Trägersubstrat befestigt, wobei sich das Substrat (21′) aus dem zweiten Halbleitermaterial auf der vom Trägersubstrat (11′) abgewandten Seite befindet;
das Substrat (21′) wird entfernt;
auf den Plättchen (20′) werden Bauelemente gefertigt;
Verbindungen zwischen den Bauelementen und Strukturen (12′) von Plättchen (20′) und Trägersubstrat (11′) werden hergestellt;
die auf dem Trägersubstrat (11′) entstandenen Vorrichtungen mit Bauelementen werden vereinzelt.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß im Trägersubstrat (11′) Vertiefungen (17′) vorgesehen sind, in die die Plättchen (20′) befestigt werden.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Einebnung von Höhenunterschieden vor der Herstellung der Bauelemente auf den Plättchen ein Planarisierungsschritt durchgeführt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Plättchen (20, 20′) auf dem Trägersubstrat (11, 11′) mittels anodischem oder eutektischem Bonden, mittels mikromechanischer Klemmvorrichtungen oder mittels einer Adhäsionsverbindung befestigt werden.