EP2041787A1 - Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen - Google Patents

Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen

Info

Publication number
EP2041787A1
EP2041787A1 EP07725728A EP07725728A EP2041787A1 EP 2041787 A1 EP2041787 A1 EP 2041787A1 EP 07725728 A EP07725728 A EP 07725728A EP 07725728 A EP07725728 A EP 07725728A EP 2041787 A1 EP2041787 A1 EP 2041787A1
Authority
EP
European Patent Office
Prior art keywords
electronic component
recess
carrier substrate
cover layer
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP07725728A
Other languages
English (en)
French (fr)
Inventor
Jürgen LEIB
Hidefumi Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott AG filed Critical Schott AG
Publication of EP2041787A1 publication Critical patent/EP2041787A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Definitions

  • the present invention relates to the field of electronic components and their associated integrated driver and / or control circuits and more particularly to the mechanical encapsulation of electronic components as well as the encapsulation of electronic components and their associated integrated driver and / or control circuits.
  • MEMS micro-electro-mechanical system
  • Accelerometer sensors include, for example, a mechanically active component, e.g. As an acceleration-dependent vibration mass, and are based on electromechanical sensors, which translate certain acceleration forms, such as rotational or linear acceleration in corresponding electrical signals. Since such electronic components are very sensitive, they must be protected by being encapsulated in some way. Many technologies have been developed for the fabrication of electronic or other devices for microsystems that allow for the accurate formation of structured encapsulation or passivation layers and / or cavities.
  • Typical encapsulation or packaging concepts such as pouring into plastics, are disadvantageous because the mechanical properties of the sensitive components are disturbed or even damaged.
  • SAW filter devices even the material on the surface affects the characteristics of the filter devices.
  • wafers with corresponding sensitive electronic components are connected to a second wafer or cover wafer.
  • the second wafer has holes or trenches in the area or at the location of the electronic components. These holes or trenches of the second wafer are generated in such a way that they after the bonding of the second wafer to the first wafer
  • DE 101 47 648 A1 discloses this concept for the production of fan-like structures for a glass cover layer, which is used for the encapsulation of MEMS components.
  • DE 102 06 919 A1 discloses a method for encapsulating electronic components, in which a process is used with the following steps: applying the electronic components to a first wafer, producing a frame structure around each electronic component and covering the frame structure with a cover structure, which is placed on a sacrificial layer.
  • the frame structure around each electronic component and the cover form a cavity which accommodates and protects the electronic component.
  • circuits that are provided outside the chip or at adjacent locations on the chip to enable a desired function, for. B. amplification, resolution and / or signal conversion to be executed.
  • the encapsulated electronic component is mounted on a printed circuit board next to the integrated driver and / or control circuit, which is encapsulated in an analogous manner. Together they perform the desired function, eg. B. a measurement function, off. Since the encapsulation of the electronic device and the encapsulation of the integrated circuit are generally considerably larger than the corresponding electronic device or the integrated circuit, the encapsulation contributes considerably to the dimensions and also to the cost of the assembly on the circuit board.
  • mounting the electronic device in the package places a limit to how close the electronic device can be placed with respect to the integrated circuit that performs the control and / or driver function.
  • the electrical performance of the electronic system can be unnecessarily restricted or the noise susceptibility can be increased.
  • WO 01/29529 A2 discloses an encapsulation for micromechanical sensors and associated control circuits.
  • the micromechanical sensor is produced on a semiconductor wafer, and the control circuit is produced on a further semiconductor wafer.
  • a cavity is etched into the backside of the wafer of the control circuit, the cavity being formed such that the sensor on the other wafer fits into the cavity as the wafers are brought into abutting relationship.
  • the object of the present invention is to provide a simple but safe concept of reduced size and reduced cost for encapsulating or accommodating electronic components or electronic components together with their associated integrated driver and / or control circuits, in particular by conventional ones Manufacturing methods for integrated circuits and conventional encapsulation technologies are used.
  • the invention proposes a method for encapsulating electronic components, comprising the steps of providing at least one carrier substrate to produce at least one recess in the top side of the carrier substrate comprising at least one stage, at least one first electronic component at least partially on the stage to place, in particular, to support the first electronic component and / or to arrange the first electronic component at a distance from a bottom of the recess, and at least partially cover the top of the carrier substrate with a cover layer.
  • the step of covering the upper surface of the carrier substrate with a cover layer results in the formation of a cavity formed by the recess and the cover layer. Accordingly, the first electronic component is received in the cavity.
  • the first electronic component is received in the cavity.
  • the invention proposes a method for encapsulating electronic components, which comprises the steps of providing at least one carrier substrate, producing at least one recess in the upper side of the carrier substrate, placing at least one first electronic component in the recess, at least one second electronic component on the Top of the carrier substrate, in particular adjacent to the recess to arrange and at least partially cover the top of the carrier substrate with a cover layer.
  • Cover also to form a cavity which is formed by the recess and the cover layer. Accordingly, the first electronic component is received in the recess and the second electronic component is simultaneously encapsulated. The encapsulation of the first electronic component and the encapsulation of the second component take place in only one step.
  • the recess is also made with at least one stage to support the first electronic component and to arrange the first electronic component at a distance from a bottom of the recess.
  • an electronic assembly which has at least one carrier substrate with at least one recess in a top, wherein the recess comprises at least one stage, wherein at least a first electronic component is at least partially disposed on the stage which the first electronic Component in the distance to the bottom of the recess, and wherein a cover layer at least partially covers the top of the carrier substrate.
  • the electronic assembly proposed above can be manufactured by a method according to the present invention.
  • the electronic assembly comprises a cavity, which accommodates the first electronic component and which is formed by covering the recess with the cover layer.
  • the electronic assembly further comprises at least one second electronic component, which is arranged on the upper side of the carrier substrate, in particular adjacent to the recess.
  • an electronic assembly comprises at least one carrier substrate with at least one recess in an upper side, wherein at least one first electronic component is arranged in the recess, at least one second electronic component on the upper side of the carrier substrate, in particular adjacent to the recess. is arranged and a cover layer at least partially covers the top of the carrier substrate.
  • the electronic assembly proposed above can be manufactured by a method according to the present invention. Accordingly, the electronic assembly includes both a cavity that houses the first electronic component and an encapsulation of the second electronic component, both of which are formed by covering the carrier substrate with the cover layer.
  • the recess comprises at least one stage on which the first electronic component is at least partially disposed and through which the first electronic component is arranged at a distance from the bottom of the recess.
  • the first electronic component comprises MEMS components such as SAW filter components, quartz components, thermal sensors, pressure sensors and / or
  • the first electronic component comprises sensor functional elements, semiconductor functional elements, thermal functional elements, mechanical functional elements and / or optical functional elements.
  • the first electronic component according to the invention has a thickness or height in the order of 1 .mu.m up to 1000 .mu.m, preferably of the order of a few dozen .mu.m or 50 .mu.m to a few hundred .mu.m or 200 .mu.m, and a diameter of the order of 1 micron to a few dozen mm, preferably in the order of 10 .mu.m up to 10 mm.
  • the carrier substrate may be provided as a semiconductor substrate.
  • a silicon semiconductor is provided as the semiconductor substrate.
  • a compound semiconductor comprising the materials GaAs, InP, and / or SiGe is provided as the semiconductor substrate.
  • a semiconductor characterized by a wide energy gap is used as the semiconductor. The energy gap is in the order of magnitude of 2.5 eV up to 10.0 eV, preferably of the order of 3.0 eV up to 6.0 eV.
  • a sapphire is a preferred semiconductor substrate.
  • the production of the recess in the upper side of the carrier substrate is effected by a subtractive process, such as, for example, etching, lapping and / or sandblasting.
  • the dimensions of the recess are adapted to the dimensions of the first electronic component to be accommodated.
  • the dimensions of the recess must be selected so that the first electronic component in
  • the recess has a depth in the order of 1 .mu.m up to 1000 .mu.m, preferably in the order of 50 .mu.m up to 200 .mu.m, and a diameter in the order of 1 .mu.m up to a few
  • Dozens of mm preferably on the order of 10 microns to 10 mm.
  • some embodiments comprise the feature of a recess in which at least one stage is provided to support the first electronic component and to arrange the first electronic component at a distance from a bottom of the recess.
  • the dimensions of the step depend on the size of the recess. Accordingly, the height of the step is less than the depth of the recess and the length of the step is less than the diameter of the recess.
  • the step has a height in the order of 1 .mu.m up to 400 .mu.m, preferably in the order of 50 .mu.m up to 200 .mu.m, and a length in the Order of 1 micron to a few dozen mm, preferably in the order of 10 microns to 10 mm.
  • the steps overall height or the average step height equivalent to about 1 to 80% •%, preferably 10% 'to 60% of the total height of the recess or the mean height of
  • the height of the step corresponds to about 20% to 50% of the total height of the recess or the mean height of the recess.
  • the length of the step corresponds to about 1% to 80%, preferably 3% to 40% of the total length of the recess or the mean length of the recess. In a particularly preferred embodiment, the length of the step corresponds to approximately 5% to 30% of the total length of the recess or of the mean length of the recess.
  • the first electronic component is applied at the stage by gluing, soldering, low-temperature glazing and / or by means of paste, in particular Ag paste.
  • the first electronic component can be movably mounted. In a particular embodiment, this type of mounting allows the first electronic component to vibrate.
  • the recess is made by varying the parameters of the aforementioned subtractive process to make the recess.
  • the stage can be produced in a one-step process or in a multi-step process.
  • a one-step process can be realized by means of a lapping tool or a type of lapping punch which has the shape that at least substantially corresponds to the negative shape of the recess and step.
  • the application of lapping tools of different sizes and / or shapes corresponds to an example of a multi-step process.
  • the second electronic component is provided as an integrated circuit.
  • the integrated circuit can be in the form of a solid state or monolithic integrated circuit, as an integrated film circuit and / or as an integrated circuit
  • the integrated circuit is provided as an integrated driver or control circuit for the first electronic device.
  • the integrated circuit includes both functions, i. H. it represents both an integrated driver and control circuit for the first electronic component.
  • the second electronic component is arranged as close as possible to the first electronic component.
  • the second electronic component directly adjoins the upper edge of the recess.
  • the first electronic component and the second electronic component are electrically connected. This connection is made by wire bonding, soldering and / or metal paste, with the materials Au, Al, PbSn, SnAgCu and / or Ag.
  • the assembly or manufacturing method as well as the dimensions of the second electronic component or the integrated circuit depend on its embodiment.
  • the second electronic component is mounted on the upper side by gluing, brazing, soldering, low-temperature Anglasen and / or by means of paste, in particular Ag paste, or is prepared by vapor deposition, CVD, sputtering, epitaxial growth and / or doping.
  • At least one first electrical contact pad is applied to the upper side of the carrier substrate, in particular adjacent to the recess containing the first electronic component.
  • the first electrical contact pad is produced by photolithographic methods using, for example, PVD, in particular by vapor deposition and / or sputtering and / or CVD.
  • the materials that form the first electrical contact pad include Au, Al, TiCu, AlSiCu, AlSiTi, W, Cu, and / or AlCu.
  • the first contact pad has a thickness of the order of 1 nm to a few tens of ⁇ m, preferably of the order of 100 nm to 1 ⁇ m, and a diameter of the order of 1 ⁇ m to a few hundred ⁇ m, preferably of the order of 10 ⁇ m up to 500 ⁇ m.
  • the first electrical contact pad is in particular electrically connected to the first electronic component. This connection is made by wire bonding, soldering and / or metal paste, with the materials Au, Al, PbSn, SnAgCu and / or Ag.
  • At least one second electrical contact pad is arranged on the upper side of the carrier substrate, in particular adjacent to the second electronic component, in order to contact the second electronic component.
  • the second electrical contact pad may be fabricated using the same methods and materials as mentioned above for the first electrical contact pad become.
  • the first and second electrical contact pads are produced simultaneously in one step.
  • the second electrical contact pad is electrically connected to the second electronic component. This connection can be carried out analogously to the connection described above between the first electronic component and the first electrical contact pad.
  • the carrier substrate is covered by the cover layer or cover in an abutting positional relationship.
  • This cover leads to the formation of a cavity through the first electronic component receiving recess.
  • both the first electronic component in the recess and the second electronic component is provided on the upper side of the carrier substrate, by the cover of the carrier substrate by means of the cover layer simultaneously both a cavity, the first electronic Receives component, as well as formed an encapsulation for the second electronic component.
  • the method according to the invention eliminates the need for a separate encapsulation of electronic components and the integrated circuits corresponding thereto.
  • the disclosed encapsulation method advantageously eliminates the need for handling exposed sensors during encapsulation operations and results in closer alignment of the electronic device and associated integrated circuit, reducing costs and providing better system performance using conventional encapsulation technologies can.
  • Preferred materials for the cover layer are glass, metal, ceramic, semiconductors and / or plastic and can be provided as a thin layer.
  • the cover layer has a thickness in the order of 10 .mu.m up to a few mm, preferably in the order of 100 .mu.m up to 1 mm.
  • the cover layer at least partially covers the carrier substrate.
  • the diameter of the cover layer substantially corresponds to the diameter of the carrier substrate to be covered.
  • a contact side of the cover layer which at least partially touches the top side of the carrier substrate, is flat, d. H. unstructured, provided so that the contact side of the cover layer completely the top of
  • the contact side of the cover layer which contacts the upper side of the carrier substrate, is structured, ie. H. it comprises a first recess in the region of the first electronic component.
  • the cavity, which accommodates the first electronic component is formed by the recess in the carrier substrate and by the recess in the cover layer.
  • the contact side of the cover layer is provided structured in such a way that the contact side comprises a first recess in the region of the first electronic component or a second recess in the region of the second electronic component.
  • the contact side of the cover layer is provided structured in such a way that the contact side comprises a first recess in the region of the first electronic component and a second recess in the region of the second electronic component. Accordingly, the contact side of the cover layer becomes structured provided, wherein it comprises at least one recess in the contact side of the cover layer.
  • a cavity is also formed by the second recess, which receives the second electronic component.
  • the top side of the carrier substrate and the contact side of the covering cover layer are joined together.
  • Possible methods for connecting the upper side of the carrier substrate and the contact side of the cover layer with one another are anodic bonding, low-temperature bonding, brazing, gluing, soft soldering and / or glazing, in particular low-temperature glass melts.
  • the contact side of the cover layer and / or the upper side of the carrier substrate are each at least partially covered with at least one adhesive layer, and the carrier substrate and the cover layer are connected to each other by means of this at least one adhesive layer.
  • the adhesive layer has a thickness in the order of 100 nm to a few dozen microns, preferably of the order of 1 .mu.m up to 10 .mu.m, and a diameter which corresponds in particular substantially to the diameter of the cover layer or of the carrier substrate to be covered.
  • both sides, ie the contact side of the cover layer and the top side of the carrier substrate are covered with at least one adhesive layer, and the carrier substrate and the cover layer are connected by means of these adhesive layers. Since it is easy to apply, the adhesive layer completely covers the contact side of the cover layer in a preferred embodiment. 1b
  • the adhesive layer has at least one gap or recess.
  • the adhesion layer comprises at least one first gap or a first recess in the region of the first electronic component or the recess and / or a second gap or second recess in the region of the second electronic component. Accordingly, the corresponding recess, which receives the first electronic component and / or the second electronic component is not in each case by the
  • Adhesive layer covered thereby resulting in the possibility to use electronic components that are sensitive to the adhesive layer.
  • the said adhesive layer is realized for example by gluing, brazing, soldering and / or glass layer melting.
  • Materials according to the above-mentioned methods for forming the adhesive layer are synthetic resin, preferably epoxy resin and / or acrylic resin, AuSn, PbSn, SnAgCu and / or low-melting-point glass.
  • the adhesive layer is made by spin coating,
  • the cavity receiving the first electronic component is formed in such a way that the first electronic component and / or the second electronic component are hermetically sealed.
  • the first electronic component and / or the second electronic component are each connected between the contact side of the
  • Methods for producing the first via hole are etching, lapping and / or sandblasting. If appropriate, photolithographic techniques may be used.
  • the via hole or the first via hole is made to a depth such that it allows direct access to the first electrical contact pad. Accordingly, the first via hole has a depth corresponding to the thickness of the carrier substrate and a diameter in the order of 1 .mu.m up to a few hundred .mu.m, preferably in the order of 50 .mu.m up to 200 .mu.m.
  • an electrical connection in particular at least one first electrical connection line, is produced.
  • Possible methods for producing the first electrical connection line are PVD, for example vapor deposition and / or sputtering, and / or CVD with the materials Au, Al, Cu, AlSi and / or AlCu. If appropriate, photolithographic techniques may be used.
  • At least a first solder ball is placed on the first electrical connection line.
  • a preferred method for attaching the First solder ball is a reflow process, laser assembly, Au / Au floating process, a bonding process using a conductive thin film and / or Ag soldering. Accordingly, preferred processes involve melting prefabricated solder balls onto the first electrical connection line.
  • the first solder ball has a diameter of the order of 10 ⁇ m to a few hundred ⁇ m, preferably of the order of 100 ⁇ m to 500 ⁇ m, and comprises PbSn, SnAgCu and / or ZnSn.
  • At least one second via or via hole is formed in the underside of the carrier substrate or in the back of the cover layer, which allows access to the second electrical contact pad.
  • the second via electrical hole can be made by the same method and materials as previously mentioned for the first via hole.
  • the first and second via holes are made simultaneously in one step. The second via hole allows access to the second electrical contact pad.
  • an electrical connection in particular at least one second electrical connection line, is made through the second via hole, leading from the second electrical contact pad to the lower side of the carrier substrate or to the rear side of the cover layer.
  • at least a second solder ball is placed on this second electrical connection line.
  • the second electrical connection line and / or the second solder ball may be mentioned by means of the same method and the same materials as previously described for the corresponding first electrical connection line or the first solder ball 1 y
  • Electrical connections or electrical connection lines between the first contact pads and the first electronic components, between the second contact pad and the second electronic component and / or between the first electronic component and the second electronic component can be determined by means of the same method and the same materials, as previously mentioned for the first electrical connection line.
  • the aforementioned photolithographic process for deposition processes includes the steps of coating the support substrate with a photosensitive resist layer, photolithographically patterning the deposited resist layer, coating the prestructured substrate with the corresponding layer comprising the corresponding material, and the resist layer remove.
  • the photolithographic patterning step includes exposure by means of a mask and subsequent development.
  • the coating step may be carried out by spin coating, spraying, electrodeposition and / or applying at least one photosensitive resist film.
  • the step of removing the resist layer is such that at least one layer deposited on the resist layer is also removed.
  • the production of via holes or recesses by photolithographic methods can be used in a corresponding manner.
  • each chip includes the first electronic device, the cavity, the first electrical contact pad, the first via hole, the first electrical connection line, and the first solder ball.
  • the electronic assembly has a thickness in the order of 10 microns to 5 mm, preferably in the order of 100 microns to 1 mm, and a
  • each chip comprises the first electronic component, the cavity, the second electronic component, the first electrical component
  • the electronic assembly has a thickness in the order of 50 microns to 2 mm, preferably in the order of 100 microns to 1 mm, and a diameter in the order of 500 microns to 20 mm, preferably in the order of 1 mm up to 10 mm.
  • the method according to the present invention enables efficient production of encapsulated electronic components as well as encapsulated electronic ones Components and their associated integrated control and / or driver circuits.
  • Figure 1 shows a schematic side view of an electronic assembly comprising a first electronic component, which is movably mounted, and a second electronic component.
  • FIG. 2 shows a schematic side view of a further electronic subassembly comprising a first electronic component and a second electronic component.
  • FIGS. 3.a to 3.w show schematically in a side view the process steps for producing an electronic assembly according to the invention, which contains a first electronic component.
  • FIG. 4 schematically illustrates an electronic subassembly which has been produced in accordance with the method illustrated in FIGS. 3 a to 3 w.
  • FIGS. 5.a to 5.1 schematically show, in a side view, the process steps for producing an electronic assembly according to the invention, which contains a first electronic component and a second electronic component.
  • FIG. 6 schematically shows an electronic assembly which has been produced in accordance with the method illustrated in FIGS. 5 a to 5.1.
  • the figures show the feature of a back-side contact.
  • the electronic components in particular the first and the second electronic component, are electrically contacted via the rear side 1b of the carrier substrate.
  • FIGS. 1 and 2 show a schematic
  • the electronic assembly 20 comprises a carrier substrate 1 which has at least one recess 7 in its upper side 1a.
  • the carrier substrate 1 is connected to a cover layer 4, which simultaneously forms a cavity in which the first electronic component 61 is accommodated, and an encapsulation for a second electronic component 62, which is arranged adjacent to the recess 7 on the upper side 1a.
  • the first electronic component 61 is connected to a first electrical contact pad 91.
  • the first electrical contact pad 91 is connected via a first via hole 101 and an in This placed first electrical connection line 31 is connected to a bottom Ib of the carrier substrate 1 and can be connected by a first solder ball 21, for example, with a printed circuit board.
  • the second electronic component 62 is connected to a second electrical contact pad 92.
  • the second electrical contact pad 92 is connected via a second via hole 102 and a second electrical connection line 32 placed therein to a lower side 1b of the carrier substrate 1 and can furthermore be connected to a printed circuit board by means of a second solder ball 22, for example.
  • the first electronic component 61 is mounted on a step 11.
  • the first electronic component 61 is movably mounted on the stage 11.
  • the first electronic component 61 is mounted or placed directly on the bottom 71 of the recess 7, and the first electronic component 61 can not be set in oscillation.
  • the illustrated method demonstrates the encapsulation of electronic components at the wafer level.
  • the method for encapsulating electronic components comprises according to FIGS. 3 a to 3 d the first step of providing a wafer or a carrier substrate 1.
  • the carrier substrate 1 is a semiconductor substrate.
  • the support substrate 1 has a thickness in the order of 50 .mu.m up to 500 .mu.m and a diameter in the order of 4 "up to 12".
  • Figur.3. a shows a view of
  • FIG. 3.b shows an enlarged (zoomed) view of the detail Z shown in Figure 3.a.
  • a subdivision of the wafer is shown in sections Ic.
  • FIGS. 3.c and 3.d show a schematic side view or a cross section of the zoom section Z, which is shown in FIG. 3.b, along a section line S.
  • the carrier substrate 1 shown has an upper side 1a and a lower side 1b.
  • FIGS. 3.d to 3.i illustrate the generation of contact pads, for example the first and second contact pads 91 and 92, respectively, by means of photolithographic methods.
  • This comprises the steps of coating the substrate 1 on its upper side 1a with a photosensitive resist layer 2 (FIG. 3.e) and forming recesses 2a by means of photolithographic structuring of the applied layer 2 (FIG. 3.f).
  • the upper side 1a of the substrate 1 is coated with a layer 9 of a conductive material, for example a metal such as Au, by a PVD process such as electron beam vapor deposition or sputtering.
  • First electrical contact pads 91 are formed on the upper side 1a of the carrier substrate in the recesses 2a (FIG. 3.g).
  • the resist layer 2 is lifted off, and the first electrical contact pads 91 remain attached to the upper side 1a (FIG. 1i).
  • the distance between the first electrical contact pads 91 is determined by the dimensions of the first electronic component 61 to be mounted or by the division into sections Ic.
  • the method for encapsulating electronic components further comprises the step, by means of a subtractive process, which is shown in Figures 3.j and 3.k, at least one recess 7 in one To produce top side 1a of the carrier substrate 1.
  • the dimensions of the recess 7 are designed for the dimensions of the first electronic component 61 to be accommodated.
  • the dimensions of the recess 7 are selected so that the first electronic component 61 is completely sunk in the recess 7.
  • the preparation of the recess 7 is carried out by ultrasonic lapping.
  • the dimensions of a lapping tool or a lapping head are determined by the dimensions of the first electronic component 61 to be accommodated in the generated recess 7.
  • the recess 7 comprises a step 11 on a bottom 71 of the recess 7.
  • the dimensions of the step 11 are determined by the dimensions of the first electronic component 61 to be held and spaced from the bottom 71 of the recess 7.
  • the production of the step 11 within the recess 7 or the production of the recess 7 and the step 11 is carried out by lapping in a two-stage process using two Läppköpfe, in particular a first lapping head and a second lapping head 111, the different dimensions corresponding to the dimensions of the recess. 7 and the dimensions of the stage 11 to be manufactured.
  • the lapping head 110 is used to produce a first portion 72 of the recess, which reduces the diameter of the entire recess 7 by the length of the step 11.
  • the lapping process takes place to the desired depth of the recess 7 or the recess portion 72.
  • a second lapping head 111 is used to expand the diameter of the recess 7 by a second recess portion 73 to the desired diameter of the recess 7.
  • Another possibility is based on lapping in a one-step process by means of a lapping head having a shape corresponding to the desired shape of the recess 7 and the step 11 or shape of the first lapping head 110 and the second lapping head 111 in combination.
  • Components comprises, as a further step, the mounting or placing of a first electronic component 61 in the recess 7 (FIG. 3.1).
  • the first electronic component 61 corresponds to an acceleration sensor.
  • the first electronic component 61 is movably mounted on the stage 11 by gluing.
  • the stage 11 supports the first electronic component 61 and keeps it at a distance from the bottom 71 of the recess 7. Since the first electronic component 61 is mounted only on at least one of its sides, the stage 11 allows the first electronic component 61 to oscillate, to capture an influencing acceleration.
  • the first electronic component 61 is electrically connected to the first electrical contact pad 91 by wire bonding with the material Au (FIG. 3.m).
  • the method according to the invention further comprises the covering of the upper side 1a of the carrier substrate 1 with a cover layer 4 (FIG. 3.n).
  • the carrier substrate 1 is covered by the cover layer 4 in an abutting positional relationship with the aid of an adhesive layer 4, in particular an adhesive layer which is applied to the contact side 4a of the cover layer 4.
  • the cover by means of this cover layer 4 leads to the formation of a cavity 75 in which the first electronic component 61 is accommodated.
  • a preferred cover comprises a glass plate with a thickness of the order of 10 microns to a few mm and a diameter which substantially corresponds to the diameter of the carrier substrate 1 to be covered. Accordingly, the upper side 1a of the support substrate 1 and a contact side 4a of the covering cover layer 4 are bonded together by gluing. Curing of the adhesive layer 5 can be assisted by irradiation. The adhesive layer 5 can be applied by spin coating and can cover the contact side 4 a of the cover layer 4 substantially completely.
  • Adhesive layer 5 has a thickness in the order of 100 nm to a few dozen microns and a diameter which substantially corresponds to the diameter of the cover layer 4 on.
  • the arrangement of the first electronic component 61 within the cavity 75 allows for easier handling of the electronic assembly 61 in the subsequent process steps and effective protection of the first electronic component 61, for example, against emerging dust, which is generated in the subsequent process steps.
  • the method of encapsulating electronic components comprises, as a subsequent step, providing electrical contact to the encapsulated first electronic components 61 ( Figures 3.q to 3.v). This is achieved by the production of first via holes 101 in the lower side 1b of the carrier substrate 1, which allow access to the first contact pads 91 for contacting the first electronic components 61.
  • Step to coat the substrate 1 on its lower side Ib with a photosensitive resist layer 120 (Figure 3.p).
  • a photosensitive resist layer 120 By photolithographic structuring of the applied resist layer 120 recesses 120a are formed ( Figure 3.q).
  • the lower side 1b of the substrate 1 is treated in a selective etching process, whereby the via holes 101 are produced corresponding to the recesses 120a (FIG. 3.r).
  • the corresponding via holes 91 are made to a depth such that they allow direct access to the first electrical contact pads 91.
  • the remaining resist layer 120 is removed in a lift-off process (FIG. 3.s).
  • First electrical connecting lines 31 are produced by means of a vapor deposition process with Au by means of a photolithographic patterning, as has been described above for the production of the first contact pads 91 (FIG. 3.u).
  • first solder balls 21 are placed on the first electrical connecting lines 31 (FIG.
  • a preferred method for making the first solder ball 21 is the reflow method.
  • the first contact pads 91 and the first solder balls 21 are laterally shifted from each other.
  • a vertical projection of the center of the first contact pad 91 and the center of the first solder ball 21 do not coincide.
  • the vertical direction corresponds to a direction perpendicular to the top side 1a of the carrier substrate 1.
  • FIG. 3.w shows the separation or singulation of the produced wafer composite.
  • the composite is separated along dividing lines C. These dividing lines are placed between sections Ic.
  • a resulting electronic assembly 20 is shown in FIG.
  • the electronic assembly 20 has a thickness in the order of 50 microns to 2 mm and a diameter in the order of 500 microns to 20 mm. It may be mounted, for example, on a printed circuit board, not shown, or on another circuit substrate, not shown, which may, for example, provide power supplies and receive instrument output signals as needed by the system in which they are to be used. Since the connecting lines 31 extend substantially parallel to the rear side Ib from the underside of the filling material 105 to an underside of a projection of the corresponding cavity 75, a compact and space-saving design of the electronic assembly is made possible.
  • FIGS. 5.a to 5.1 schematically show a further embodiment of the present inventive method in order to illustrate the process steps associated with the assembly of a first and a second electronic component 61 and 62.
  • the production of a second component can also be used for the second component.
  • the deposition of the second electrical contact pads 92 takes place in the same oU
  • FIG. 5.a shows the carrier substrate 1 after the production of the recesses 7 and the deposition of the first and second electrical contact pads 91 and 92.
  • First electronic components 61 for example optical detectors, are arranged on the bottom 71 of the recesses 7 (FIG ).
  • Second electronic components 62 are arranged on the upper side 1a of the carrier substrate 1, in particular adjacent to the recesses 7 (FIG. 5.c).
  • the second electronic component 62 represents an integrated circuit.
  • the integrated circuit is provided as an integrated control circuit for the first electronic component 61.
  • the electrical connection of the first electronic component 61 and the second electronic component 62 is shown in FIG. 5 d.
  • the electrical connection 81 of the first electronic component 61 with the first electrical contact pad 91 is effected by wire bonding.
  • the connection 82 between the second electronic component 62 and the second electrical contact pad 92 is effected by means of metal paste 82.
  • the first electronic component 61 and the second electronic component 62 are electrically connected via the connecting line 83, which can likewise be produced by means of a metal paste.
  • a further step for encapsulating electronic components corresponds to covering the top side 1a of the carrier substrate 1 with a cover layer 4 (FIGS. 5.e and 5.f).
  • the support substrate 1 is supported by the cover layer 4 in abutting relationship by anodic bonding covered.
  • a preferred cover 4 is provided as a glass plate or plate that is transparent to at least the radiation to be detected by the first electronic component 61. Accordingly, the cover by means of the cover layer 4 simultaneously leads to the formation of a cavity 75 in which the first electronic component
  • FIGS. 5 g and 5 j illustrate the provision of an electrical connection to the encapsulated first electronic components 61 and to the encapsulated second electronic component 62.
  • the respective production of the first and second via holes 101 and 102 is shown in FIGS .g to 5.i and corresponds to the production of the first via holes 101, as shown in FIGS. 3.q to 3.sup.s.
  • the first via holes 101 and the second via holes 102 allow
  • first and second electrical connection lines 31 and 32 are provided or provided in the corresponding via holes 101 and 102.
  • the first and second electrical connection lines 31 and 32 may pass through photolithographic patterning according to the above-described preparation of the first contact pads 91 are produced.
  • the application of solder balls or the dicing of the wafer corresponds to the application of the solder balls and the dicing of the wafer, as shown in FIGS. 3.v and 3.w.
  • the electronic assembly 20 produced after singulation is shown in FIG.
  • first electronic component 61 and / or the second electronic component 62 are well protected by the encapsulation in the cavity or the encapsulation between the contact side 4a of the cover layer and the upper side 1a of the substrate, impairment or damage of the electronic components 61 and 62 reduced or even prevented.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

Die vorliegende Erfindung betrifft das Gebiet elektronischer Bauelemente und der diesen zugeordneten integrierten Treiber- und/oder Steuerschaltungen und insbesondere die mechanische Verkapselung elektronischer Bauelemente sowie die Verkapselung von elektronischen Bauelementen und deren zugehöriger integrierter Treiber- und/oder Steuerschaltungen.

Description

Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
Beschreibung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft das Gebiet elektronischer Bauelemente und der diesen zugeordneten integrierten Treiber- und/oder Steuerschaltungen und spezieller die mechanische Verkapselung elektronischer Bauelemente sowie die Verkapselung elektronischer Bauelemente und der diesen zugeordneten integrierten Treiber- und/oder Steuerschaltungen.
Hintergrund der Erfindung
Elektronische Bauelemente bzw. elektronische Komponenten wie etwa MEMS (Mikro-Elektro-Mechanisches System) -Bauelemente erlangen zunehmend Bedeutung. Viele Arten von Systemen nutzen Sensoren, um den Wert einer
Eigenschaft eines physikalischen Systems zu erfassen und um ein entsprechendes elektrisches Signal zu erzeugen, das den gemessenen Wert repräsentiert.
Beschleunigungsmesssensoren umfassen beispielsweise eine mechanisch aktive Komponente, z. B. eine beschleunigungsabhängige Schwingmasse, und beruhen auf elektromechanischen Sensoren, welche bestimmte Beschleunigungsformen, beispielsweise Rotations- oder Linearbeschleunigung, in entsprechende elektrische Signale übersetzen. Da solche elektronischen Bauelemente sehr empfindlich sind, müssen sie geschützt werden, indem sie auf irgendeine Art gekapselt werden. Zur Herstellung elektronischer oder anderer Bauelemente für Mikrosysteme sind viele Technologien entwickelt worden, die eine exakte Formung strukturierter Verkapselungs- oder Passivierungsschichten und/oder -hohlräume ermöglichen.
Typische Verkapselungs- oder Gehäusekonzepte wie beispielsweise das Eingießen in Kunststoffe sind unvorteilhaft, da die mechanischen Eigenschaften der empfindlichen Bauelemente gestört oder sogar geschädigt werden. Im Falle von SAW-Filter-Bauelementen, beispielsweise, beeinflusst sogar das Material auf der Oberfläche die Charakteristiken der Filterbauelemente.
Um eine solche Störung zu vermeiden und solche empfindlichen elektronischen Bauelemente zu schützen, werden Wafer mit entsprechenden empfindlichen elektronischen Bauelementen mit einem zweiten Wafer oder Deckwafer verbunden. Der zweite Wafer weist Löcher oder Gräben in dem Bereich oder an der Stelle der elektronischen Bauelemente auf. Diese Löcher oder Gräben des zweiten Wafers werden in solcher Weise erzeugt, dass sie nach dem Bonden des zweiten Wafers an den ersten Wafer einen
Hohlraum um die empfindlichen Strukturen herum bilden.
Die DE 101 47 648 Al offenbart beispielsweise dieses Konzept zur Herstellung gefachartiger Strukturen für eine Glasdeckschicht, die zur Verkapselung von MEMS-Bauelementen genutzt wird.
Alternativ werden auch teure Keramikverkapselungen genutzt, um empfindliche Bauelemente zu schützen. Die DE 102 06 919 Al offenbart ein Verfahren zur Verkapselung elektronischer Bauelemente, bei dem ein Prozess mit den folgenden Schritten genutzt wird: Aufbringen der elektronischen Bauelemente auf einen ersten Wafer, Herstellen einer Rahmenstruktur um jedes elektronische Bauelement herum und Abdecken der Rahmenstruktur mit einer Deckstruktur, die auf einer Opferschicht platziert wird. Die Rahmenstruktur um jedes elektronische Bauelement herum und die Abdeckung bilden einen Hohlraum, der das elektronische Bauelement aufnimmt und schützt.
Wie bereits vorstehend erwähnt, werden bei vielen Arten von Systemen elektronische Bauelemente wie etwa Sensoren genutzt, um den Wert einer Eigenschaft eines physikalischen Systems zu erfassen und um ein entsprechendes elektrisches Signal zu erzeugen, das den gemessenen Wert repräsentiert. Diese elektrischen Signale werden üblicherweise für elektrische integrierte
Schaltungen bereitgestellt, die außerhalb des Chips oder an benachbarten Stellen auf dem Chip vorgesehen sind, um eine gewünschte Funktion zu ermöglichen, z. B. Verstärkung, Auflösung und/oder Signalwandlung, die ausgeführt werden soll.
Im Falle einer separaten Verkapselung eines elektronischen Bauelements und der zugehörigen integrierten Treiber- und/oder Steuerschaltung wird das verkapselte elektronische Bauelement auf einer Leiterplatte neben der integrierten Treiber- und/oder Steuerschaltung montiert, welche in analoger Weise verkapselt ist. Zusammen führen diese die gewünschte Funktion, z. B. eine Messfunktion, aus . Da die Verkapselung des elektronischen Bauelements und die Verkapselung der integrierten Schaltung im Allgemeinen beträchtlich größer als das entsprechende elektronische Bauelement bzw. die integrierte Schaltung sind, trägt die Verkapselung beträchtlich zu den Abmessungen und auch zu den Kosten der Baugruppe auf der Leiterplatte bei.
Ferner wird durch die Montage des elektronischen Bauelements in der Verkapselung eine Grenze dafür gesetzt, wie dicht das elektronische Bauelement in Bezug auf die integrierte Schaltung platziert werden kann, welche die Steuer- und/oder Treiberfunktion ausführt. Dadurch kann wiederum das elektrische Leistungsverhalten des elektronischen Systems unnötig eingeschränkt werden oder die Rauschanfälligkeit erhöht werden.
Die WO 01/29529 A2 offenbart eine Verkapselung für mikromechanische Sensoren und zugehörige Steuerschaltungen. Der mikromechanische Sensor ist auf einem Halbleiterwafer hergestellt, und die Steuerschaltung auf einem weiteren Halbleiterwafer . In die Rückseite des Wafers der Steuerschaltung wird ein Hohlraum geätzt, wobei der Hohlraum derart ausgebildet wird, dass der Sensor auf dem anderen Wafer in den Hohlraum passt, wenn die Wafer in eine aneinanderliegende Lagebeziehung gebracht werden.
Daher besteht die Aufgabe der vorliegenden Erfindung darin, ein einfaches, aber sicheres Konzept mit reduzierter Baugröße und reduzierten Kosten zur Verkapselung oder Unterbringung elektronischer Bauelemente oder elektronischer Bauelemente zusammen mit deren zugehörigen integrierten Treiber- und/oder Steuerschaltungen zur Verfügung zu stellen, insbesondere indem herkömmliche Herstellungsverfahren für integrierte Schaltungen und herkömmliche Verkapselungstechnologien genutzt werden.
Allgemeine Beschreibung der Erfindung Die erfindungsgemäße Lösung der Aufgabe der vorliegenden Erfindung wird in überraschender Weise durch den jeweiligen Erfindungsgegenstand der jeweiligen anhängenden unabhängigen Ansprüche erreicht. Vorteilhafte und/oder bevorzugte Ausführungsformen oder Weiterbildungen sind Gegenstand der jeweiligen anhängenden Unteransprüche.
Dementsprechend wird erfindungsgemäß ein Verfahren zur Verkapselung elektronischer Bauelemente vorgeschlagen, das die Schritte umfasst, zumindest ein Trägersubstrat bereit- zustellen, zumindest eine Ausnehmung in der Oberseite des Trägersubstrats zu erzeugen, die zumindest eine Stufe umfasst, zumindest ein erstes elektronisches Bauelement zumindest teilweise auf der Stufe zu platzieren, insbesondere um das erste elektronische Bauelement zu stützen und/oder das erste elektronische Bauelement im Abstand zu einem Boden der Ausnehmung anzuordnen, und zumindest teilweise die Oberseite des Trägersubstrats mit einer Deckschicht abzudecken.
Der Schritt des Abdeckens der Oberseite des Trägersubstrats mit einer Deckschicht führt zur Bildung eines Hohlraums, der durch die Ausnehmung und die Deckschicht gebildet wird. Dementsprechend wird das erste elektronische Bauelement in dem Hohlraum aufgenommen. Bei einer Ausführungsform wird neben dem ersten elektronischen
Bauelement zumindest ein zweites elektronisches Bauelement auf der Oberseite des Trägersubstrats platziert. Vorzugsweise wird das zweite elektronische Bauelement benachbart der Ausnehmung platziert. Ferner wird erfindungsgemäß ein Verfahren zur Verkapselung elektronischer Bauelemente vorgeschlagen, welches die Schritte umfasst, zumindest ein Trägersubstrat bereitzustellen, zumindest eine Ausnehmung in der Oberseite des Trägersubstrats zu erzeugen, zumindest ein erstes elektronisches Bauelement in der Ausnehmung zu platzieren, zumindest ein zweites elektronisches Bauelement auf der Oberseite des Trägersubstrats, insbesondere angrenzend an die Ausnehmung, anzuordnen und zumindest teilweise die Oberseite des Trägersubstrats mit einer Deckschicht abzudecken.
Hierbei führt der Schritt des Abdeckens der Oberseite des Trägersubstrats mit einer Deckschicht oder einer
Abdeckung ebenfalls zur Bildung eines Hohlraums, der durch die Ausnehmung und die Deckschicht ausgebildet wird. Dementsprechend wird das erste elektronische Bauelement in der Ausnehmung aufgenommen und das zweite elektronische Bauelement wird gleichzeitig eingekapselt. Das Verkapseln des ersten elektronischen Bauelements und die Einkapselung des zweiten Bauelements erfolgen in nur einem Schritt. Bei einer Alternative zu dieser Ausführungsform wird die Ausnehmung außerdem mit zumindest einer Stufe hergestellt, um das erste elektronische Bauelement zu tragen und um das erste elektronische Bauelement im Abstand von einem Boden der Ausnehmung anzuordnen.
Entsprechend der vorliegenden Erfindung wird außerdem eine elektronische Baugruppe vorgeschlagen, die zumindest ein Trägersubstrat mit zumindest einer Ausnehmung in einer Oberseite aufweist, wobei die Ausnehmung zumindest eine Stufe umfasst, wobei zumindest ein erstes elektronisches Bauelement zumindest teilweise auf der Stufe angeordnet ist, welche das erste elektronische Bauelement im Abstand zum Boden der Ausnehmung hält, und wobei eine Deckschicht zumindest teilweise die Oberseite des Trägersubstrats abdeckt. Die vorstehend vorgeschlagene elektronische Baugruppe kann insbesondere mit einem Verfahren entsprechend der vorliegenden Erfindung hergestellt werden.
Die elektronische Baugruppe umfasst einen Hohlraum, welcher das erste elektronische Bauelement aufnimmt und welcher gebildet wird, indem die Ausnehmung mit der Deck- schicht abgedeckt wird. Bei einer Ausführungsform umfasst die elektronische Baugruppe ferner zumindest ein zweites elektronisches Bauelement, das auf der Oberseite des Trägersubstrats, insbesondere angrenzend an die Ausnehmung, angeordnet ist.
Ferner wird erfindungsgemäß eine elektronische Baugruppe vorgeschlagen, die zumindest ein Trägersubstrat mit zumindest einer Ausnehmung in einer Oberseite umfasst, wobei zumindest ein erstes elektronisches Bauelement in der Ausnehmung angeordnet ist, zumindest ein zweites elektronisches Bauelement auf der Oberseite des Trägersubstrats, insbesondere angrenzend an die Ausnehmung, angeordnet ist und eine Deckschicht zumindest teilweise die Oberseite des Trägersubstrats abdeckt. Die vorstehend vorgeschlagene elektronische Baugruppe kann insbesondere mit einem Verfahren entsprechend der vorliegenden Erfindung hergestellt werden. Dementsprechend umfasst die elektronische Baugruppe sowohl einen Hohlraum, welcher das erste elektronische Bauelement aufnimmt, als auch eine Verkapselung des zweiten elektronischen Bauelements, die beide durch Abdecken des Trägersubstrats mit der Deckschicht ausgebildet werden. Bei einer bevorzugten Ausführungsform umfasst die Ausnehmung zumindest eine Stufe, auf welcher das erste elektronische Bauelement zumindest teilweise angeordnet ist und durch welche das erste elektronische Bauelement im Abstand zum Boden der Ausnehmung angeordnet ist.
Mehrere Ausführungsformen der elektronischen Baugruppe werden explizit erwähnt. Da die elektronische Baugruppe insbesondere mit Hilfe des erfindungsgemäßen Verfahrens erzeugt werden kann oder erzeugt wird, entsprechen die Merkmale des vorstehend und nachstehend beschriebenen Verfahrens entsprechend der Erfindung jedoch auch den Mitteln oder Komponenten der elektronischen Baugruppe, die durch die Merkmale des Verfahrens erzeugt werden.
Das erste elektronische Bauelement umfasst MEMS- Bauelemente wie etwa SAW-Filter-Bauelemente, Quarz- Bauelemente, Wärmesensoren, Drucksensoren und/oder
Gyroskope. Bei weiteren Ausführungsformen umfasst das erste elektronische Bauelement Sensorfunktionselemente, Halbleiterfunktionselemente, Thermofunktionselemente, mechanische Funktionselemente und/oder optische Funktionselemente. Das erste elektronische Bauelement entsprechend der Erfindung weist eine Dicke oder Höhe in der Größenordnung von 1 μm bis zu 1000 μm, vorzugsweise in der Größenordnung von einigen Dutzend μm oder 50 μm bis zu einigen hundert μm oder 200 μm, sowie einen Durchmesser in der Größenordnung von 1 μm bis zu einigen Dutzend mm, vorzugsweise in der Größenordnung von 10 μm bis zu 10 mm auf .
Das Trägersubstrat kann als ein Halbleitersubstrat bereitgestellt werden. Bei einer Ausführungsform wird ein Siliziumhalbleiter als das Halbleitersubstrat bereitgestellt. Bei einer anderen Ausführungsform wird ein Verbundhalbleiter, der die Materialien GaAs, InP und/oder SiGe umfasst, als das Halbleitersubstrat bereitgestellt. Bei einer weiteren Ausführung wird ein Halbleiter, der durch eine breite Energielücke gekennzeichnet ist, als der Halbleiter genutzt. Die Energielücke liegt in der Größen- Ordnung von 2,5 eV bis zu 10,0 eV, vorzugsweise in der Größenordnung von 3,0 eV bis zu 6,0 eV. In diesem Fall stellt ein Saphir ein bevorzugtes Halbleitersubstrat dar.
Die Herstellung der Ausnehmung in der Oberseite des Trägersubstrats erfolgt durch einen subtraktiven Prozess wie beispielsweise Ätzen, Läppen und/oder Sandstrahlen. Die Abmessungen der Ausnehmung werden auf die Abmessungen des unterzubringenden ersten elektronischen Bauelements angepasst. Die Abmessungen der Ausnehmung müssen so gewählt werden, dass das erste elektronische Bauelement im
Wesentlichen vollständig in der Ausnehmung versenkt wird. Dementsprechend weist die Ausnehmung eine Tiefe in der Größenordnung von 1 μm bis zu 1000 μm, vorzugsweise in der Größenordnung von 50 μm bis zu 200 μm, sowie einen Durchmesser in der Größenordnung von 1 μm bis zu einigen
Dutzend mm, bevorzugt in der Größenordnung von 10 μm bis zu 10 mm auf.
Einige Ausführungsformen umfassen, wie bereits vorstehend beschrieben, das Merkmal einer Ausnehmung, in der zumindest eine Stufe vorgesehen ist, um das erste elektronische Bauelement zu tragen und um das erste elektronische Bauelement im Abstand zu einem Boden der Ausnehmung anzuordnen. Die Abmessungen der Stufe hängen von der Größe der Ausnehmung ab. Dementsprechend ist die Höhe der Stufe geringer als die Tiefe der Ausnehmung und die Länge der Stufe ist geringer als der Durchmesser der Ausnehmung. Die Stufe weist eine Höhe in der Größenordnung von 1 μm bis zu 400 μm, vorzugsweise in der Größenordnung von 50 μm bis zu 200 μm, sowie eine Länge in der Größenordnung von 1 μm bis zu einigen Dutzend mm, vorzugsweise in der Größenordnung von 10 μm bis zu 10 mm auf. Die Stufengesamthöhe oder die mittlere Stufenhöhe entspricht etwa 1 % bis 80 •%, bevorzugt 10 % "bis 60 % der Gesamthöhe der Ausnehmung oder der mittleren Höhe der
Ausnehmung. Bei einer besonders bevorzugten Ausführungsform entspricht die Höhe der Stufe etwa 20 % bis 50 % der Gesamthöhe der Ausnehmung oder der mittleren Höhe der Ausnehmung. Die Länge der Stufe entspricht etwa 1 % bis 80 %, vorzugsweise 3 % bis 40 % der Gesamtlänge der Ausnehmung oder der mittleren Länge der Ausnehmung. Bei einer insbesondere bevorzugten Ausfϋhrungsform entspricht die Länge der Stufe etwa 5 % bis 30 % der Gesamtlänge der Ausnehmung oder der mittleren Länge der Ausnehmung.
Das erste elektronische Bauelement wird auf der Stufe durch Kleben, Löten, Niedertemperatur-Anglasen und/oder mittels Paste, insbesondere Ag-Paste aufgebracht. Dadurch kann das erste elektronische Bauelement beweglich montiert werden. Bei einer speziellen Ausführungsform ermöglicht diese Art der Montage, dass das erste elektronische Bauelement schwingt. Die Herstellung der Ausnehmung erfolgt durch Variieren der Parameter des vorstehend erwähnten subtraktiven Prozesses, um die Ausnehmung herzustellen.
Wenn die Ausnehmung entsprechend der Erfindung eine Stufe umfasst, kann die Stufe in einem einschrittigen Prozess oder in einem mehrschrittigen Prozess erzeugt werden. Beispielsweise kann ein Einschrittprozess mit Hilfe eines Läppwerkzeugs oder einer Art von Läppstempel, der die Form aufweist, die zumindest im Wesentlichen der Negativform der Ausnehmung und Stufe entspricht, realisiert werden. Die Anwendung von Läppwerkzeugen unterschiedlicher Größen und/oder Formen entspricht einem Beispiel für einen Mehrschrittprozess . Die kombinierte Anwendung der _
unterschiedlichen Läppwerkzeuge ermöglicht die Ausbildung von Ausnehmungen und der entsprechenden Stufe. Ein weiteres Beispiel für einen Mehrschrittprozess stellt ein Ätzprozess unter Nutzung der photolithographischen Strukturierung dar.
Bei einer Ausführungsform ist das zweite elektronische Bauelement als eine integrierte Schaltung vorgesehen. Die integrierte Schaltung kann als Festkörper- oder monolithische integrierte Schaltung, als eine integrierte Folienschaltung und/oder als eine integrierte
Hybridschaltung bereitgestellt oder erzeugt werden. Bei einer weiteren Ausführungsform wird die integrierte Schaltung als eine integrierte Treiber- oder Steuerschaltung für das erste elektronische Bauelement bereitgestellt. Bei einer weiteren Ausführungsform umfasst die integrierte Schaltung beide Funktionen, d. h. sie stellt sowohl eine integrierte Treiber- als auch Steuerschaltung für das erste elektronische Bauelement dar.
Um elektronisches Rauschen zu vermeiden oder zu reduzieren, beispielsweise während der Übertragung eines elektrischen Signals von dem ersten elektronischen Bauelement zu dem zweiten elektronischen Bauelement oder umgekehrt, wird das zweite elektronische Bauelement so nah wie möglich an dem ersten elektronischen Bauelement angeordnet. Beispielsweise grenzt das zweite elektronische Bauelement direkt an den oberen Rand der Ausnehmung an. Vorzugsweise sind das erste elektronische Bauelement und das zweite elektronische Bauelement elektrisch verbunden. Diese Verbindung erfolgt durch Drahtbonden, Löten und/oder mittels Metallpaste, mit den Materialien Au, Al, PbSn, SnAgCu und/oder Ag.
Das Montage- oder Herstellungsverfahren wie auch die Abmessungen des zweiten elektronischen Bauelements oder der integrierten Schaltung hängen von deren Ausführungsform ab. Das zweite elektronische Bauelement wird auf der Oberseite durch Kleben, Hartlöten, Löten, Niedertemperatur-Anglasen und/oder mittels Paste, insbesondere Ag-Paste, montiert bzw. wird durch Bedampfen, CVD, Sputtern, epitaktisches Aufwachsen und/oder Dotieren hergestellt.
Zumindest ein erstes elektrisches Kontaktpad wird auf der Oberseite des Trägersubstrats aufgebracht, insbesondere angrenzend an die das erste elektronische Bauelement enthaltende Ausnehmung. Das erste elektrische Kontaktpad wird durch photolithographische Verfahren unter Nutzung von beispielsweise PVD, insbesondere durch Aufdampfen und/oder Sputtern und/oder CVD hergestellt. Die Materialien, die das erste elektrische Kontaktpad bilden, umfassen Au, Al, TiCu, AlSiCu, AlSiTi, W, Cu und/oder AlCu. Das erste Kontaktpad weist eine Dicke in der Größenordnung von 1 nm bis zu einigen Dutzend μm, vorzugsweise in der Größenordnung von 100 nm bis zu 1 μm, sowie einen Durchmesser in der Größenordnung von 1 μm bis zu einigen hundert μm, vorzugsweise in der Größenordnung von 10 μm bis zu 500 μm auf. Das erste elektrische Kontaktpad wird insbesondere elektrisch mit dem ersten elektronischen Bauelement verbunden. Diese Verbindung erfolgt durch Drahtbonden, Löten und/oder mittels Metallpaste, und zwar mit den Materialen Au, Al, PbSn, SnAgCu und/oder Ag.
Gemäß den entsprechenden Ausführungsformen wird zumindest ein zweites elektrisches Kontaktpad auf der Oberseite des Trägersubstrats angeordnet, insbesondere angrenzend an das zweite elektronische Bauelement, um das zweite elektronische Bauelement zu kontaktieren. Das zweite elektrische Kontaktpad kann mit Hilfe der gleichen Verfahren und Materialien, wie sie vorstehend für das erste elektrische Kontaktpad erwähnt worden sind, hergestellt werden. Vorzugsweise werden das erste und das zweite elektrische Kontaktpad gleichzeitig in einem Schritt hergestellt. Das zweite elektrische Kontaktpad wird elektrisch mit dem zweiten elektronischen Bauelement verbunden. Diese Verbindung kann analog der vorstehend beschriebenen Verbindung zwischen dem ersten elektronischen Bauelement und dem ersten elektrischen Kontaktpad ausgeführt werden.
Das Trägersubstrat wird durch die Deckschicht oder Abdeckung in einer anliegenden Lagebeziehung abgedeckt. Diese Abdeckung führt zur Bildung eines Hohlraums durch die das erste elektronische Bauelement aufnehmende Ausnehmung. Entsprechend einer weiteren Ausführungsform der vorliegenden Erfindung, bei welcher sowohl das erste elektronische Bauelement in der Ausnehmung als auch das zweite elektronische Bauelement auf der Oberseite des Trägersubstrats vorgesehen ist, werden durch die Abdeckung des Trägersubstrats mittels der Deckschicht gleichzeitig sowohl ein Hohlraum, der das erste elektronische Bauelement aufnimmt, als auch eine Verkapselung für das zweite elektronische Bauelement ausgebildet. Das erfindungsgemäße Verfahren macht die Notwendigkeit einer separaten Verkapselung elektronischer Bauelemente und der diesen entsprechenden integrierten Schaltungen überflüssig. Durch das offenbarte Verkapselungsverfahren erübrigt sich in vorteilhafter Weise das Handling freiliegender Sensoren während der Verkapselungsvorgänge und es ergibt sich eine engere Anordnung des elektronischen Bauelements und der zugehörigen integrierten Schaltung zueinander, sodass sich bei Verwendung üblicher Verkapselungstechnologien die Kosten reduzieren und ein besseres Leistungsverhalten der Systeme erreicht werden kann. Bevorzugte Materialien für die Deckschicht sind Glas, Metall, Keramik, Halbleiter und/oder Kunststoff und können als dünne Schicht bereitgestellt werden. In Abhängigkeit von ihrem Material weist die Deckschicht eine Dicke in der Größenordnung von 10 μm bis zu einigen mm, vorzugsweise in der Größenordnung von 100 μm bis zu 1 mm auf. Die Deckschicht deckt zumindest teilweise das Trägersubstrat ab. Bei einer weiteren Ausführungsform entspricht der Durchmesser der Deckschicht im Wesentlichen dem Durchmesser des abzudeckenden Trägersubstrats.
Eine Kontaktseite der Deckschicht, welche zumindest teilweise die Oberseite des Trägersubstrats berührt, ist eben, d. h. unstrukturiert, vorgesehen, sodass die Kontakt- seite der Deckschicht vollständig die Oberseite des
Trägersubstrats berührt. Bei einer anderen Ausführungsform ist die Kontaktseite der Deckschicht, welche die Oberseite des Trägersubstrats berührt, strukturiert vorgesehen, d. h. sie umfasst eine erste Ausnehmung in dem Bereich des ersten elektronischen Bauelements. Bei dieser speziellen
Ausführungsform wird der Hohlraum, welcher das erste elektronische Bauelement aufnimmt, durch die Ausnehmung in dem Trägersubstrat und durch die Ausnehmung in der Deckschicht gebildet. Bei einer weiteren Ausführungsform ist die Kontaktseite der Deckschicht in solcher Weise strukturiert vorgesehen, dass die Kontaktseite eine erste Ausnehmung im Bereich des ersten elektronischen Bauelements oder eine zweite Ausnehmung im Bereich des zweiten elektronischen Bauelements umfasst. Bei einer weiteren Ausführungsform ist die Kontaktseite der Deckschicht in solcher Weise strukturiert vorgesehen, dass die Kontaktseite eine erste Ausnehmung im Bereich des ersten elektronischen Bauelements und eine zweite Ausnehmung im Bereich des zweiten elektronischen Bauelements umfasst. Dementsprechend wird die Kontaktseite der Deckschicht strukturiert bereitgestellt, wobei sie zumindest eine Ausnehmung in der Kontaktseite der Deckschicht umfasst. Bei dieser speziellen Ausführungsform wird neben dem Hohlraum, welcher das erste elektronische Bauelement aufnimmt und welcher durch die erste Ausnehmung gebildet wird, außerdem ein Hohlraum durch die zweite Ausnehmung gebildet, welche das zweite elektronische Bauelement aufnimmt.
Die Oberseite des Trägersubstrats und die Kontaktseite der abdeckenden Deckschicht werden miteinander verbunden. Mögliche Verfahren zum Verbinden der Oberseite des Trägersubstrats und der Kontaktseite der Deckschicht miteinander sind das anodische Bonden, Niedertemperatur- Bonden, Hartlöten, Kleben, Weichlöten und/oder Anglasen, insbesondere Niedertemperatur-Glasschmelzen. Entsprechend einer Ausführungsform werden die Kontaktseite der Deckschicht und/oder die Oberseite des Trägersubstrats jeweils zumindest teilweise mit zumindest einer Haftschicht bedeckt, und das Trägersubstrat sowie die Deckschicht werden mittels dieser zumindest einen Haftschicht miteinander verbunden. Die Haftschicht weist eine Dicke in der Größenordnung von 100 nm bis zu einigen Dutzend μm, vorzugsweise in der Größenordnung von 1 μm bis zu 10 μm, sowie einen Durchmesser, der insbesondere im Wesentlichen dem Durchmesser der Deckschicht oder des abzudeckenden Trägersubstrats entspricht, auf. Bei einer weiteren Ausführungsform werden beide Seiten, d. h. die Kontaktseite der Deckschicht und die Oberseite des Trägersubstrats mit zumindest einer Haftschicht bedeckt, und das Trägersubstrat sowie die Deckschicht werden mittels dieser Haftschichten verbunden. Da sie einfach aufzubringen ist, deckt die Haftschicht bei einer bevorzugten Ausführungsform vollständig die Kontaktseite der Deckschicht ab. 1b
Bei einer anderen Ausführungsform weist die Haftschicht zumindest eine Lücke oder Ausnehmung auf. Bei einer Ausführungsform umfasst die Haftschicht zumindest eine erste Lücke oder eine erste Ausnehmung im Bereich des ersten elektronischen Bauelements oder der Ausnehmung und/oder eine zweite Lücke oder zweite Ausnehmung im Bereich des zweiten elektronischen Bauelements. Dementsprechend werden die entsprechende Ausnehmung, die das erste elektronische Bauelement aufnimmt und/oder das zweite elektronische Bauelement jeweils nicht durch die
Haftschicht abgedeckt, wodurch sich die Möglichkeit ergibt, elektronische Bauelemente zu nutzen, die empfindlich gegenüber der Haftschicht sind. Die besagte Haftschicht wird beispielsweise durch Kleben, Hartlöten, Weichlöten und/oder Glasschichtschmelzen realisiert. Mögliche
Materialien entsprechend den vorstehend erwähnten Verfahren zum Bilden der Haftschicht sind Kunstharz, vorzugsweise Epoxidharz und/oder Acrylharz, AuSn, PbSn, SnAgCu und/oder bei niedrigen Temperaturen schmelzendes Glas. Die Haftschicht wird durch Schleuderbeschichtung,
Sprühbeschichtung, PVD, insbesondere Sputtern, und/oder Aufdampfen, Siebdruck und/oder Laminierung aufgebracht. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung wird der Hohlraum, welcher das erste elektronische Bauelement aufnimmt, in solcher Weise ausgebildet, dass das erste elektronische Bauelement und/oder das zweite elektronische Bauelement hermetisch abgedichtet werden. Insbesondere werden das erste elektronische Bauelement und/oder das zweite elektronische Bauelement jeweils zwischen der Kontaktseite der
Deckschicht und der Oberseite des Trägersubstrats in dem jeweiligen Hohlraum hermetisch abgedichtet.
Um den elektrischen Kontakt zu dem gekapselten ersten elektronischen Bauelement bereitzustellen, wird in eine Unterseite des Trägersubstrats und/oder eine Rückseite der Deckschicht zumindest ein erstes Durchkontaktierungs- oder Via-Loch eingebracht, welches einen Zugang zu dem ersten elektrischen Kontaktpad ermöglicht oder die Ober- und die Unterseite des Trägersubstrats verbindet. Mögliche
Verfahren zur Herstellung des ersten Via-Lochs sind Ätzen, Läppen und/oder Sandstrahlen. Falls geeignet, können photolithographische Verfahren zur Anwendung kommen. Das Via- Loch oder das erste Via-Loch wird in einer solchen Tiefe hergestellt, dass es einen direkten Zugang auf das erste elektrische Kontaktpad ermöglicht. Dementsprechend weist das erste Via-Loch eine Tiefe entsprechend der Dicke des Trägersubstrats sowie einen Durchmesser in der Größenordnung von 1 μm bis zu einigen hundert μm, vorzugsweise in der Größenordnung von 50 μm bis zu 200 μm auf.
Um eine elektrische Verbindung von der Unterseite des Trägersubstrats oder von der Rückseite der Deckschicht aus durch das erste Via-Loch hindurch zu dem ersten elektrischen Kontaktpad und dem ersten elektronischen Bauelement herzustellen, wird eine elektrische Verbindung, insbesondere zumindest eine erste elektrische Verbindungsleitung, hergestellt. Mögliche Verfahren zur Herstellung der ersten elektrischen Verbindungsleitung sind PVD, beispielsweise Aufdampfen und/oder Sputtern, und/oder CVD mit den Materialien Au, Al, Cu, AlSi und/oder AlCu. Falls geeignet, können photolithographische Verfahren zur Anwendung kommen.
Zum Ermöglichen einer einfachen Weiterverarbeitung der resultierenden elektronischen Baugruppe, z. B. deren Montage auf einer Leiterplatte, wird zumindest eine erste Lotkugel auf der ersten elektrischen Verbindungsleitung platziert. Ein bevorzugtes Verfahren zum Anbringen der ersten Lotkugel ist eine Reflow-Prozess, Laser-Montage, Au/Au-Floating-Prozess, ein Verbindungsprozess mittels einer leitfähigen Dünnschicht und/oder Ag-Löten. Bevorzugte Prozesse beinhalten dementsprechend ein Aufschmelzen vorgefertigter Lotkugeln auf die erste elektrische Verbindungsleitung. Die erste Lotkugel weist einen Durchmesser in der Größenordnung von 10 μm bis zu einigen hundert μm, vorzugsweise in der Größenordnung von 100 μm bis zu 500 μm auf und umfasst PbSn, SnAgCu und/oder ZnSn.
Entsprechend der vorstehend erwähnten, besonders bevorzugten Ausführungsform der vorliegenden Erfindung wird zumindest ein zweites Durchkontaktierungs- oder Via-Loch in der Unterseite des Trägersubstrats oder in der Rückseite der Deckschicht ausgebildet, welches Zugang auf das zweite elektrische Kontaktpad ermöglicht. Das zweite elektrische Via-Loch kann mit Hilfe des gleichen Verfahrens und der gleichen Materialien, wie sie zuvor für das erste Via-Loch erwähnt worden sind, hergestellt werden. Vorzugsweise werden das erste und das zweite Via-Loch gleichzeitig in einem Schritt hergestellt. Das zweite Via-Loch ermöglicht Zugang auf das zweite elektrische Kontaktpad.
Entsprechend dieser Ausführungsform wird außerdem eine elektrische Verbindung, insbesondere zumindest eine zweite elektrische Verbindungsleitung, durch das zweite Via-Loch hindurchführend von dem zweiten elektrischen Kontaktpad zu der Unterseite des Trägersubstrats oder zu der Rückseite der Deckschicht hin ausgebildet. Außerdem wird auf dieser zweiten elektrischen Verbindungsleitung auch zumindest eine zweite Lotkugel platziert. Die zweite elektrische Verbindungsleitung und/oder die zweite Lotkugel können mit Hilfe des gleichen Verfahrens und der gleichen Materialien, wie sie zuvor für die entsprechende erste elektrische Verbindungsleitung bzw. die erste Lotkugel erwähnt worden 1 y
sind, hergestellt werden, vorzugsweise werden sie gleichzeitig aufgebracht.
Elektrische Verbindungen oder elektrische Verbindungs- leitungen zwischen den ersten Kontaktpads und den ersten elektronischen Bauelementen, zwischen dem zweiten Kontaktpad und dem zweiten elektronischen Bauelement und/oder zwischen dem ersten elektronischen Bauelement und dem zweiten elektronischen Bauelement können mit Hilfe des gleichen Verfahrens und der gleichen Materialien, wie sie zuvor für die erste elektrische Verbindungsleitung erwähnt worden sind, erzeugt werden.
Das vorstehend erwähnte photolithographische Verfahren für Abscheidungsprozesse wie beispielsweise PVD umfasst die Schritte, das Trägersubstrat mit einer lichtempfindlichen Resistschicht zu beschichten, die aufgebrachte Resistschicht photolithographisch zu strukturieren, das vorstrukturierte Substrat mit der entsprechenden Schicht zu beschichten, welche das entsprechende Material umfasst, und die Resistschicht zu entfernen. Der photolithographische Strukturierungsschritt umfasst eine Belichtung mit Hilfe einer Maske und eine nachfolgende Entwicklung. Der Beschichtungsschritt kann durch Schleuderbeschichtung, Sprühen, elektrolytische Abscheidung und/oder Aufbringen von zumindest einer lichtempfindlichen Resistfolie ausgeführt werden. Der Schritt des Entfernens der Resistschicht erfolgt in solcher Weise, dass zumindest eine Schicht, die auf der Resistschicht abgeschieden worden ist, ebenfalls entfernt wird. Die Herstellung von Via-Löchern oder Ausnehmungen durch photolithographische Verfahren kann in entsprechender Weise zur Anwendung kommen.
Neben der Montage der vorstehend erwähnten Komponenten, um die elektronische Baugruppe auszubilden, d. h. der Montage der elektronischen Baugruppe als ein einzelner Chip, kann die Montage bei einer bevorzugten Ausführungsform in einem Waferverbund erfolgen. Dementsprechend wird eine Vielzahl von Chips des gleichen Typs gleichzeitig hergestellt. Der Waferverbund, der eine Vielzahl elektronischer Baugruppen umfasst, wird durch Sägen, Läppen, Sandstrahlen, Laserschneiden, Diamantritzen und/oder Brechen zu einzelnen Chips vereinzelt. Bei einer ersten Ausführungsform umfasst jeder Chip das erste elektronische Bauelement, den Hohlraum, das erste elektrische Kontaktpad, das erste Via-Loch, die erste elektrische Verbindungsleitung und die erste Lotkugel. Die elektronische Baugruppe weist eine Dicke in der Größenordnung von 10 μm bis zu 5 mm, vorzugsweise in der Größenordnung von 100 μm bis zu 1 mm, sowie einen
Durchmesser in der Größenordnung von 1 μm bis zu 200 μm, vorzugsweise in der Größenordnung von 10 μm bis zu 100 μm auf. Bei einer weiteren Ausführungsform umfasst jeder Chip das erste elektronische Bauelement, den Hohlraum, das zweite elektronische Bauelement, das erste elektrische
Kontaktpad, das zweite elektrische Kontaktpad, das erste Via-Loch, das zweite Via-Loch, die erste elektrische Verbindungsleitung, die zweite elektrische Verbindungsleitung, die erste Lotkugel und die zweite Lotkugel. Die elektronische Baugruppe weist eine Dicke in der Größenordung von 50 μm bis zu 2 mm, vorzugsweise in der Größenordnung von 100 μm bis zu 1 mm, sowie einen Durchmesser in der Größenordnung von 500 μm bis zu 20 mm, vorzugsweise in der Größenordnung von 1 mm bis zu 10 mm auf.
Das Verfahren entsprechend der vorliegenden Erfindung ermöglicht eine effiziente Herstellung gekapselter elektronischer Bauelemente sowie gekapselter elektronischer Bauelemente und ihrer zugehörigen integrierten Steuer- und/oder Treiberschaltungen.
Die Erfindung wird nachfolgend detaillierter auf Grundlage bevorzugter Ausführungsformen und unter Bezugnahme auf die anhängenden Figuren erklärt. Die Merkmale der unterschiedlichen Ausführungsformen können miteinander kombiniert werden. Identische Bezugszeichen in den Figuren bezeichnen identische oder analoge Bestandteile.
Beschreibung der Figuren
Figur 1 zeigt eine schematische Seitenansicht einer elektronischen Baugruppe, die ein erstes elektronisches Bauelement, das beweglich montiert ist, sowie ein zweites elektronisches Bauelement umfasst.
Figur 2 zeigt eine schematische Seitenansicht einer weiteren elektronischen Baugruppe, die ein erstes elektronisches Bauelement sowie ein zweites elektronisches Bauelement umfasst.
Die Figuren 3.a bis 3.w stellen in einer Seitenansicht schematisch die Prozessschritte zur Herstellung einer elektronischen Baugruppe entsprechend der Erfindung, welche ein erstes elektronisches Bauelement enthält, dar.
Figur 4 stellt schematisch eine elektronische Baugruppe dar, die entsprechend dem in den Figuren 3.a bis 3. w dargestellten Verfahren hergestellt worden ist.
Die Figuren 5.a bis 5.1 stellen in einer Seitenansicht schematisch die Prozessschritte zur Herstellung einer elektronischen Baugruppe entsprechend der Erfindung dar, die ein erstes elektronisches Bauelement sowie ein zweites elektronisches Bauelement enthält.
Figur 6 zeigt schematisch eine elektronische Baugruppe, die entsprechend dem in den Figuren 5.a bis 5.1 dargestellten Verfahren hergestellt worden ist.
Nachfolgend werden bevorzugte, aber beispielhafte Ausführungsformen der Erfindung detaillierter mit Bezugnahme auf die Figuren beschrieben.
Detaillierte Beschreibung beispielhafter Ausführungsformen
Die Figuren zeigen das Merkmal einer Rückseiten- kontaktierung . Die elektronischen Komponenten, insbesondere das erste und das zweite elektronische Bauelement, werden über die Rückseite Ib des Trägersubstrats elektrisch kontaktiert .
Die Figuren 1 und 2 zeigen eine schematische
Seitenansicht einer elektronischen Baugruppe 20, die ein erstes elektronisches Bauelement 61 sowie ein zweites elektronisches Bauelement 62 umfasst, welche mittels eines Verfahrens entsprechend der Erfindung hergestellt werden können oder hergestellt werden. Die elektronische Baugruppe 20 umfasst ein Trägersubstrat 1, das in seiner Oberseite Ia zumindest eine Ausnehmung 7 aufweist. Das Trägersubstrat 1 ist mit einer Deckschicht 4 verbunden, welcher gleichzeitig einen Hohlraum bildet, in welchem das erste elektronische Bauelement 61 aufgenommen ist, sowie eine Verkapselung für ein zweites elektronisches Bauelement 62, das angrenzend an die Ausnehmung 7 auf der Oberseite Ia angeordnet ist. Das erste elektronische Bauelement 61 ist mit einem ersten elektrischen Kontaktpad 91 verbunden. Das erste elektrische Kontaktpad 91 ist über ein erstes Via-Loch 101 und eine in diesem platzierte erste elektrische Verbindungsleitung 31 mit einer Unterseite Ib des Trägersubstrats 1 verbunden und kann durch eine erste Lotkugel 21 beispielsweise mit einer Leiterplatte verbunden werden. Das zweite elektronische Bauelement 62 ist mit einem zweiten elektrischen Kontaktpad 92 verbunden. Das zweite elektrische Kontaktpad 92 ist über ein zweites Via-Loch 102 und eine in diesem platzierte zweite elektrische Verbindungsleitung 32 mit einer Unterseite Ib des Trägersubstrats 1 verbunden und kann ferner mittels einer zweiten Lotkugel 22 beispielsweise mit einer Leiterplatte verbunden werden. In Figur 1 ist das erste elektronische Bauelement 61 auf einer Stufe 11 montiert. Insbesondere ist das erste elektronische Bauelement 61 beweglich auf der Stufe 11 montiert. In Figur 2 ist das erste elektronische Bauelement 61 im Gegensatz zu Figur 1 direkt auf dem Boden 71 der Ausnehmung 7 montiert oder platziert, und das erste elektronische Bauelement 61 kann nicht in Schwingung versetzt werden.
Im Nachfolgenden wird eine Ausführungsform des Herstellungsverfahrens in den Figuren 3.a bis 3.w detaillierter erklärt. Das dargestellte Verfahren zeigt das Verkapseln elektronischer Komponenten auf Waferniveau. Das Verfahren zum Verkapseln elektronischer Bauelemente umfasst entsprechend den Figuren 3.a bis 3.d den ersten Schritt, einen Wafer oder ein Trägersubstrat 1 bereitzustellen. Das Trägersubstrat 1 ist ein Halbleitersubstrat. Das Träger- substrat 1 weist eine Dicke in der Größenordnung von 50 μm bis zu 500 μm sowie einen Durchmesser in der Größenordnung von 4" bis zu 12" auf. Figur.3. a zeigt eine Ansicht der
Oberseite Ia eines Trägersubstrats 1. Figur 3.b zeigt eine vergrößerte (gezoomte) Ansicht des Ausschnitts Z, der in Figur 3.a gezeigt ist. Es ist eine Unterteilung des Wafers in Abschnitte Ic dargestellt. Eine Herstellung oder Montage elektronischer Komponenten oder Bauelemente, beispielsweise des ersten und/oder des zweiten elektronischen Bauelements 61 bzw. 62, erfolgt innerhalb dieser Abschnitte Ic. Die Figuren 3.c und 3.d zeigen eine schematische Seitenansicht oder einen Querschnitt des Zoomabschnitts Z, der in Figur 3.b gezeigt ist, entlang einer Schnittlinie S. Das gezeigte Trägersubstrat 1 weist eine Oberseite Ia und eine Unterseite Ib auf.
Die Figuren 3.d bis 3.i veranschaulichen die Erzeugung von Kontaktpads, beispielsweise der ersten und zweiten Kontaktpads 91 bzw. 92 mit Hilfe photolithographischer Verfahren. Diese umfasst die Schritte, das Substrat 1 auf seiner Oberseite Ia mit einer lichtempfindlichen Resist- schicht 2 zu beschichten (Figur 3.e) und durch photo- lithographische Strukturierung der aufgebrachten Schicht 2 Ausnehmungen 2a auszubilden (Figur 3.f). In einem weiteren Schritt wird die Oberseite Ia des Substrats 1 mit einer Schicht 9 aus einem leitfähigen Material, beispielsweise einem Metall wie Au, durch einen PVD-Prozess wie Elektronenstrahl-Bedampfen oder Sputtern beschichtet. Erste elektrische Kontaktpads 91 werden auf der Oberseite Ia des Trägersubstrats in den Ausnehmungen 2a ausgebildet (Figur 3.g). In einem weiteren Schritt (Figur 3.i) wird die Resistschicht 2 abgehoben, und die ersten elektrischen Kontaktpads 91 verbleiben auf der Oberseite Ia befestigt (Figur l.i). Der Abstand zwischen den ersten elektrischen Kontaktpads 91 wird durch die Abmessungen des ersten elektronischen Bauelements 61, welches montiert werden soll, oder durch die Unterteilung in Abschnitte Ic bestimmt.
Das Verfahren zum Verkapseln elektronischer Bauelemente umfasst ferner den Schritt, mit Hilfe eines subtraktiven Prozesses, der in den Figuren 3.j und 3.k dargestellt ist, zumindest eine Ausnehmung 7 in einer Oberseite Ia des Trägersubstrats 1 herzustellen. Die Abmessungen der Ausnehmung 7 sind für die Abmessungen des unterzubringenden ersten elektronischen Bauelements 61 ausgelegt. Die Abmessungen der Ausnehmung 7 werden so gewählt, dass das erste elektronische Bauelement 61 vollständig in der Ausnehmung 7 versenkt wird. Die Herstellung der Ausnehmung 7 erfolgt durch Ultraschall- Läppen. Die Abmessungen eines Läppwerkzeugs oder eines Läppkopfes werden durch die Abmessungen des in der erzeugten Ausnehmung 7 unterzubringenden ersten elektronischen Bauelements 61 bestimmt. Bei einer Ausführungsform der Erfindung umfasst die Ausnehmung 7 eine Stufe 11 auf einem Boden 71 der Ausnehmung 7. Die Abmessungen der Stufe 11 werden durch die Abmessungen des zu haltenden und im Abstand von dem Boden 71 der Ausnehmung 7 anzuordnenden ersten elektronischen Bauelements 61 bestimmt .
Die Herstellung der Stufe 11 innerhalb der Ausnehmung 7 oder die Herstellung der Ausnehmung 7 und der Stufe 11 erfolgt durch Läppen in einem zweistufigen Prozess mit Hilfe zweier Läppköpfe, insbesondere eines ersten Läppkopfes und eines zweiten Läppkopfes 111, die unterschiedliche Abmessungen entsprechend den Abmessungen der Ausnehmung 7 und den Abmessungen der Stufe 11, die hergestellt werden sollen, aufweisen. In einem ersten Läppvorgang wird der Läppkopf 110 genutzt, um einen ersten Abschnitt 72 der Ausnehmung, der dem Durchmesser der gesamten Ausnehmung 7 vermindert um die Länge der Stufe 11 entspricht, zu erzeugen. Der Läppvorgang erfolgt bis auf die gewünschte Tiefe der Ausnehmung 7 oder des Ausnehmungsabschnitts 72. In einem zweiten Läppvorgang wird ein zweiter Läppkopf 111 genutzt, um den Durchmesser der Ausnehmung 7 um einen zweiten Ausnehmungsabschnitt 73 auf den gewünschten Durchmesser der Ausnehmung 7 zu erweitern. Eine weitere Möglichkeit basiert auf einem Läppen in einem einstufigen Vorgang mit Hilfe eines Läppkopfes mit einer Gestalt, die der gewünschten Gestalt der Ausnehmung 7 und der Stufe 11 oder Form des ersten Läppkopfes 110 und des zweiten Läppkopfes 111 in Kombination entspricht.
Das Verfahren zum Verkapseln elektronischer
Bauelemente umfasst als weiteren Schritt das Montieren oder Platzieren eines ersten elektronischen Bauelements 61 in der Ausnehmung 7 (Figur 3.1). Beispielsweise entspricht das erste elektronische Bauelement 61 einem Beschleunigungssensor. Dementsprechend wird das erste elektronische Bauelement 61 durch Kleben beweglich auf der Stufe 11 montiert. Die Stufe 11 trägt das erste elektronische Bauelement 61 und hält dieses im Abstand zu dem Boden 71 der Ausnehmung 7. Da das erste elektronische Bauelement 61 nur an zumindest einer seiner Seiten montiert wird, ermöglicht die Stufe 11, dass das erste elektronische Bauelement 61 schwingt, um eine beeinflussende Beschleunigung zu erfassen.
Das erste elektronische Bauelement 61 wird durch Drahtbonden mit dem Material Au elektrisch mit dem ersten elektrischen Kontaktpad 91 verbunden (Figur 3.m). Das erfindungsgemäße Verfahren umfasst ferner die Abdeckung der Oberseite Ia des Trägersubstrats 1 mit einer Deckschicht 4 (Figur 3.n). Das Trägersubstrat 1 wird durch die Deckschicht 4 in anliegender Lagebeziehung mit Hilfe einer Haftschicht 4 abgedeckt, insbesondere einer Klebstoffschicht, die auf der Kontaktseite 4a der Deckschicht 4 aufgebracht wird. Entsprechend der vorliegenden Ausführungsform führt die Abdeckung mittels dieser Deckschicht 4 zur Ausbildung eines Hohlraums 75, in welchem das erste elektronische Bauelement 61 aufgenommen ist. Eine bevorzugte Abdeckung umfasst eine Glasplatte mit einer Dicke in der Größenordnung von 10 μm bis zu einigen mm sowie einem Durchmesser, der im Wesentlichen dem Durchmesser des abzudeckenden Trägersubstrats 1 entspricht. Dementsprechend werden die Oberseite Ia des Trägersubstrats 1 und eine Kontaktseite 4a der abdeckenden Deckschicht 4 durch Kleben miteinander verbunden. Eine Aushärtung der Haftschicht 5 kann durch Bestrahlung unterstützt werden. Die Haftschicht 5 kann durch Schleuderbeschichtung aufgebracht werden und kann die Kontaktseite 4a der Deckschicht 4 im Wesentlichen vollständig bedecken. Die
Haftschicht 5 weist eine Dicke in der Größenordnung von 100 nm bis zu einigen Dutzend μm sowie einen Durchmesser, der im Wesentlichen dem Durchmesser der Deckschicht 4 entspricht, auf.
Die Anordnung des ersten elektronischen Bauelements 61 innerhalb des Hohlraums 75 ermöglicht ein einfacheres Handling der elektronischen Baugruppe 61 in den nachfolgenden Prozessschritten und einen wirksamen Schutz des ersten elektronischen Bauelements 61 beispielsweise vor entstehendem Staub, der in den nachfolgenden Prozessschritten erzeugt wird.
Das Verfahren zum Verkapseln elektronischer Bauelemente umfasst als einen nachfolgenden Schritt das Bereitstellen eines elektrischen Kontakts zu den gekapselten ersten elektronischen Bauelementen 61 (Figuren 3.q bis 3.v). Dies wird durch die Herstellung erster Via- Löcher 101 in der Unterseite Ib des Trägersubstrats 1 erreicht, welche einen Zugang zu den ersten Kontaktpads 91 zum Kontaktieren der ersten elektronischen Bauelemente 61 ermöglichen.
Bei der aufgezeigten Herstellung von Via-Löchern werden photolithographische Verfahren genutzt, welche den Zo
Schritt umfassen, das Substrat 1 auf seiner Unterseite Ib mit einer lichtempfindlichen Resistschicht 120 zu beschichten (Figur 3.p). Durch eine photolithographische Strukturierung der aufgebrachten Resistschicht 120 werden Ausnehmungen 120a ausgebildet (Figur 3.q). In einem weiteren Schritt wird die Unterseite Ib des Substrats 1 in einem selektiven Ätzprozess behandelt, wodurch die Via- Löcher 101 entsprechend den Ausnehmungen 120a erzeugt werden (Figur 3.r). Die entsprechenden Via-Löcher 91 werden in einer solchen Tiefe hergestellt, dass sie einen direkten Zugang zu den ersten elektrischen Kontaktpads 91 ermöglichen. Die restliche Resistschicht 120 wird in einem Abhebeprozess entfernt (Figur 3.s).
Um die elektrische Verbindung von der Unterseite Ib des Trägersubstrats 1 zu den ersten Kontaktpads 91 herzustellen, werden die Via-Löcher 101 mit einem leitfähigen Material 105 aufgefüllt (Figur 3.t). Erste elektrische Verbindungsleitungen 31 werden mittels eines Aufdampfprozesses mit Au mit Hilfe einer photolithographischen Strukturierung, wie sie vorstehend für die Herstellung der ersten Kontaktpads 91 beschrieben worden ist, erzeugt (Figur 3.u).
Um eine einfache Weiterverarbeitung der resultierenden elektronischen Baugruppen 20 zu ermöglichen, beispielsweise deren Montage auf einer Leiterplatte, werden auf den ersten elektrischen Verbindungsleitungen 31 erste Lotkugeln 21 platziert (Figur 3.v). Ein bevorzugtes Verfahren für die Herstellung der ersten Lotkugel 21 ist das Reflow- Verfahren. Die ersten Kontaktpads 91 und die ersten Lotkugeln 21 sind seitlich zueinander verschoben. Eine vertikale Projektion der Mitte des ersten Kontaktpads 91 und der Mitte der ersten Lotkugel 21 fallen nicht zusammen. Die vertikale Richtung entspricht einer Richtung senkrecht zur Oberseite Ia des Trägersubstrats 1.
Figur 3.w zeigt das Trennen oder Vereinzeln des hergestellten Waferverbunds . Der Verbund wird entlang von Trennlinien C getrennt. Diese Trennlinien werden zwischen die Abschnitte Ic gelegt. Eine resultierende elektronische Baugruppe 20 ist in Figur 4 gezeigt. Die elektronische Baugruppe 20 weist eine Dicke in der Größenordnung von 50 μm bis zu 2 mm sowie einen Durchmesser in der Größenordnung von 500 μm bis zu 20 mm auf. Sie kann beispielsweise auf einer nicht gezeigten Leiterplatte oder auf einem anderen nicht gezeigten Schaltungssubstrat montiert werden, welche beispielsweise Stromzuführungen ermöglichen und Instrumentenausgangssignale empfangen, wie sie von dem System, in welchem sie genutzt werden sollen, benötigt werden. Da sich die Verbindungsleitungen 31 im Wesentlichen parallel zu der Rückseite Ib von der Unterseite des Füllmaterials 105 aus zu einer Unterseite einer Projektion des entsprechenden Hohlraums 75 erstrecken, wird eine kompakte und platzsparende Gestaltung der elektronischen Baugruppe ermöglicht.
Die Figuren 5.a bis 5.1 zeigen schematisch eine weitere Ausführungsform des vorliegenden erfindungsgemäßen Verfahrens, um die Prozessschritte zu veranschaulichen, die mit der Montage eines ersten und eines zweiten elektronischen Bauelements 61 und 62 verbunden sind. Für den Fall, dass die Herstellung einer zweiten Komponente nicht explizit erklärt wird, kann die Herstellung einer ersten Komponente, wie sie in den Figuren 3.a bis 3.w beschrieben worden ist, auch für die zweite Komponente angewandt werden. Beispielsweise erfolgt die Abscheidung der zweiten elektrischen Kontaktpads 92 in der gleichen oU
Weise oder zumindest in einer analogen Weise wie die Erzeugung der ersten elektrischen Kontaktpads 91.
Figur 5.a zeigt das Trägersubstrat 1 nach der Herstellung der Ausnehmungen 7 und der Abscheidung der ersten und zweiten elektrischen Kontaktpads 91 und 92. Erste elektronische Bauelemente 61, beispielsweise optische Detektoren, werden auf dem Boden 71 der Ausnehmungen 7 angeordnet (Figur 5.b). Zweite elektronische Bauelemente 62 werden auf der Oberseite Ia des Trägersubstrats 1, insbesondere angrenzend an die Ausnehmungen 7, angeordnet (Figur 5.c). Bei einer Ausführungsform der vorliegenden Erfindung stellt das zweite elektronische Bauelement 62 eine integrierte Schaltung dar. Insbesondere ist die integrierte Schaltung als eine integrierte Steuerschaltung für das erste elektronische Bauelement 61 vorgesehen.
Der elektrische Anschluss des ersten elektronischen Bauelements 61 und des zweiten elektronischen Bauelements 62 ist in Figur 5.d dargestellt. Die elektrische Verbindung 81 des ersten elektronischen Bauelements 61 mit dem ersten elektrischen Kontaktpad 91 erfolgt durch Drahtbonden. Die Verbindung 82 zwischen dem zweiten elektronischen Bauelement 62 und dem zweiten elektrischen Kontaktpad 92 erfolgt mittels Metallpaste 82. Das erste elektronische Bauelement 61 und das zweite elektronische Bauelement 62 werden elektrisch über die Verbindungsleitung 83 verbunden, welche ebenfalls mittels einer Metallpaste erzeugt werden kann.
Ein weiterer Schritt zum Verkapseln elektronischer Bauelemente entspricht einer Abdeckung der Oberseite Ia des Trägersubstrats 1 mit einer Deckschicht 4 (Figuren 5.e und 5.f). Das Trägersubstrat 1 wird durch die Deckschicht 4 in anliegender Lagebeziehung durch anodisches Bonden abgedeckt. Eine bevorzugte Abdeckung oder Deckschicht 4 wird als eine Glasplatte oder eine Platte bereitgestellt, die zumindest für die Strahlung, welche von dem ersten elektronischen Bauelement 61 erfasst werden soll, transparent ist. Dementsprechend führt die Abdeckung mittels der Deckschicht 4 gleichzeitig zur Ausbildung eines Hohlraums 75, in welchem das erste elektronische Bauelement
61 aufgenommen ist, und zu einer Verkapselung des zweiten elektronischen Bauelements 62. Die Lage des ersten elektronischen Bauelements 61 innerhalb des Hohlraums 75 und die Verkapselung des zweiten elektronischen Bauelements
62 ermöglichen ein einfacheres Handling und einen verbesserten Schutz der elektronischen Baugruppe 20, die in den nachfolgenden Herstellungsschritten erzeugt werden soll.
Die Figuren 5.g und 5.j veranschaulichen das Bereitstellen einer elektrischen Verbindung zu den gekapselten ersten elektronischen Bauelementen 61 und zu dem verkapselten zweiten elektronischen Bauelement 62. Die jeweilige Herstellung der ersten und der zweiten Via-Löcher 101 und 102 ist in den Figuren 5.g bis 5.i dargestellt und entspricht der Herstellung der ersten Via-Löcher 101, wie sie in den Figuren 3.q bis 3.s gezeigt ist. Die ersten Via- Löcher 101 und die zweiten Via-Löcher 102 ermöglichen
Zugang auf die ersten bzw. zweiten elektrischen Kontaktpads 91 und 92.
Um die elektrische Verbindung von der Unterseite Ib des Trägersubstrats 1 zu den ersten bzw. zweiten Kontaktpads 91 und 92 herzustellen, werden in den entsprechenden Via-Löchern 101 und 102 erste bzw. zweite elektrische Verbindungsleitungen 31 und 32 vorgesehen oder bereitgestellt. Die ersten und zweiten elektrischen Verbindungsleitungen 31 und 32 können durch photolithographische Strukturierung entsprechend der vorstehend beschriebenen Herstellung der ersten Kontaktpads 91 erzeugt werden. Das Aufbringen von Lotkugeln bzw. das Vereinzeln des Wafers (Figuren 5.k und 5.1) entspricht der Aufbringung der Lotkugeln und dem Vereinzeln des Wafers, wie sie in den Figuren 3.v und 3.w gezeigt sind. Die nach dem Vereinzeln erzeugte elektronische Baugruppe 20 ist in Figur 6 gezeigt.
Da das erste elektronische Bauelement 61 und/oder das zweite elektronische Bauelement 62 durch die Kapselung in dem Hohlraum bzw. die Verkapselung zwischen der Kontaktseite 4a der Deckschicht und der Oberseite Ia des Substrats gut geschützt sind, kann eine Beeinträchtigung oder eine Beschädigung der elektronischen Bauelemente 61 und 62 reduziert oder sogar verhindert werden.
Ein Verfahren zur Verkapselung elektronischer Bauelemente und zur Verkapselung elektronischer Bauelemente mit deren zugehörigen integrierten Schaltungen ist aufgezeigt worden. Es wird zu verstehen sein, dass die Erfindung in anderen speziellen Ausbildungsformen verkörpert sein kann, ohne dass vom erfinderischen Gedanken oder den zentralen Merkmalen derselben abgewichen wird. Die vorliegenden Beispiele und Ausführungsformen, insbesondere die vorstehend erwähnten Materialien, sind daher in jeglicher Hinsicht als veranschaulichend und nicht als einschränkend zu betrachten und die Erfindung ist nicht auf die vorliegend angegebenen Details beschränkt. Die vorstehend beschriebene Abfolge von Verfahrensschritten kann in sinnvoller Weise geändert werden. OO
Bezugszeichenliste
1 Trägersubstrat
Ia Oberseite des Trägersubstrats
Ib Unterseite des Trägersubstrats
Ic Abschnitt der Oberseite Ia
2 Resistschicht
2a Ausnehmung in der Resistschicht 2
4 Deckschicht oder Abdeckung
4a Kontaktseite der Deckschicht 4
5 Haftschicht Ausnehmung
9 Schicht aus leitfähigem Material
11 Stufe 0 elektronische Baugruppe oder Chip 1 erste Lotkugel 2 zweite Lotkugel 1 erste elektrische Verbindungsleitung 2 zweite elektrische Verbindungsleitung 1 erstes elektronisches Bauelement
62 zweites elektronisches Bauelement 1 Boden der Ausnehmung 2 erster Abschnitt der Ausnehmung 7 3 zweiter Abschnitt der Ausnehmung 7 5 Hohlraum 1 Verbindung zwischen erstem Kontaktpad 91 und erstem elektronischem Bauelement 61
82 Verbindung zwischen zweitem Kontaktpad 92 und zweitem elektronischem Bauelement 62
83 Verbindung zwischen erstem elektronischem Bauelement 61 und zweitem elektronischem Bauelement 62
91 erstes elektrisches Kontaktpad
92 zweites elektrisches Kontaktpad
101 erstes Via-Loch
102 zweites Via-Loch
105 Füllung aus leitfähigem Material
110 erster Läppkopf
111 zweiter Läppkopf
120 Resistschicht
120a Ausnehmung in der Resistschicht 120
200 Abheberichtung
Z Zoomabschnitt S Schnittlinie C Trennlinie

Claims

PATENTANSPRÜCHE
1. Verfahren zum Verkapseln elektronischer Bauelemente, umfassend: a) Bereitstellen zumindest eines Trägersubstrats (1), b) Erzeugen zumindest einer Ausnehmung (7) in einer Oberseite (Ia) des Trägersubstrats (1), die zumindest eine Stufe (11) umfasst, c) Anordnen zumindest eines ersten elektronischen Bauelements (61) zumindest teilweise auf der Stufe (11), um das erste elektronische Bauelement (61) im Abstand von einem Boden (71) der Ausnehmung (7) anzuordnen, und d) zumindest teilweises Abdecken der Oberseite (Ia) des Trägersubstrats (1) mit einer Deckschicht (4).
2. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem der Schritt des Abdeckens der Oberseite (Ia) des Trägersubstrats (1) mit einer Deckschicht (4) den Schritt des Ausbildens eines Hohlraums durch die
Ausnehmung (7) und die Deckschicht (4) umfasst, in welchem das erste elektronische Bauelement (61) aufgenommen ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, welches ferner ein Anordnen zumindest eines zweiten elektronischen Bauelements (62) auf der Oberseite (Ia) des Trägersubstrats (1), insbesondere angrenzend an die Ausnehmung (7), umfasst.
4. Verfahren zum Verkapseln elektronischer Bauelemente, umfassend: a) Bereitstellen zumindest eines Trägersubstrats (1), b) Erzeugen zumindest einer Ausnehmung (7) in einer Oberseite (Ia) des Trägersubstrats (1), c) Anordnen zumindest eines ersten elektronischen Bauelements (61) in der Ausnehmung (7), d) Anordnen zumindest eines zweiten elektronischen Bauelements (62) auf der Oberseite (Ia) des Trägersubstrats (1), insbesondere angrenzend an die Ausnehmung (7), und e) zumindest teilweises Abdecken der Oberseite (Ia) des Trägersubstrats (1) mit einer Deckschicht (4) .
5. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem der Schritt des Abdeckens der Oberseite (Ia) des Trägersubstrats (1) mit einer Deckschicht (4) den Schritt des Ausbildens eines Hohlraums durch die Ausnehmung (7) und die Deckschicht (4), in welchem das erste elektronische Bauelement (61) aufgenommen ist, sowie der Verkapselung des zweiten elektronischen Bauelements (62) gleichzeitig umfasst.
6. Verfahren nach einem der beiden vorhergehenden Ansprüche, bei welchem die Ausnehmung (7) mit zumindest einer Stufe (11) hergestellt wird, um das erste elektronische Bauelement (61) zu tragen und um das erste elektronische Bauelement (61) im Abstand von einem Boden (71) der Ausnehmung (7) anzuordnen.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem die Ausnehmung (7) durch Ätzen, Läppen und/oder Sandstrahlen ausgebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem das erste elektronische Bauelement (61) durch Kleben, Hartlöten, Niedertemperatur-Anglasen und/oder mittels Paste, insbesondere Ag-Paste, montiert wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem das erste elektronische Bauelement (61) in solcher Weise auf der Stufe (11) montiert wird, dass das erste elektronische Bauelement (61) zumindest teilweise beweglich ist.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem das zweite elektronische Bauelement (62) als eine integrierte Schaltung bereitgestellt wird, insbesondere als eine integrierte Treiber- und/oder
Steuerschaltung für das erste elektronische Bauelement (61) .
11. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem der Schritt des Bereitsteilens der Deckschicht
(4) den Schritt des Bereitsteilens einer Deckschicht mit einer strukturierten oder unstrukturierten Kontaktseite (4a), welche zumindest teilweise die Oberseite (Ia) des Trägersubstrats (1) berührt, umfasst.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem der Schritt des Abdeckens der Oberseite (Ia) des Trägersubstrats (1) mit einer Deckschicht (4) den Schritt des Verbindens der Oberseite (Ia) des
Trägersubstrats (1) und der Kontaktseite (4a) der Deckschicht (4) umfasst.
13. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem die Oberseite (Ia) des Trägersubstrats (1) und die Kontaktseite (4a) der Deckschicht (4) durch anodisches Bonden, Niedertemperatur-Bonden, Hartlöten, Löten, Anglasen und/oder Kleben miteinander verbunden werden. OO
14. Verfahren nach einem der vorhergehenden Ansprüche, welches ferner folgende Schritte umfasst: zumindest teilweises Abdecken der Kontaktseite (4a) der Deckschicht (4) oder der Oberseite (Ia) des
Trägersubstrats (1) mit zumindest einer Haftschicht (5) und
Verbinden des Trägersubstrats (1) und der Deckschicht (4) miteinander über die zumindest eine Haftschicht (5) .
15. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem die Haftschicht (5) als eine strukturierte Haftschicht bereitgestellt wird, die zumindest eine Ausnehmung umfasst, insbesondere im Bereich des ersten elektronischen Bauelements (61) und/oder des zweiten elektronischen Bauelements (62).
16. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem der Schritt des Bereitsteilens zumindest eines
Trägersubstrats (1) ferner den Schritt des Bereitsteilens des Trägersubstrats (1) als ein Wafer umfasst .
17. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem das mit der Deckschicht (4) abgedeckte Trägersubstrat (1) zu einzelnen Chips vereinzelt wird.
18. Verfahren entsprechend dem vorhergehenden Anspruch, bei welchem das Vereinzeln durch Sägen, Läppen,
Sandstrahlen, Laserschneiden, Diamantritzen und/oder Brechen erfolgt.
19. Elektronische Baugruppe (20), die insbesondere mit einem Verfahren entsprechend einem der vorhergehenden Verfahrensansprüche erzeugt werden kann, umfassend: a) zumindest ein Trägersubstrat (1) mit zumindest einer Ausnehmung (7) in einer Oberseite (Ia), wobei die
Ausnehmung (7) zumindest eine Stufe (11) umfasst, b) zumindest ein erstes elektronisches Bauelement (61), das zumindest teilweise auf der Stufe (11) angeordnet ist, welche das erste elektronische Bauelement (61) im Abstand von dem Boden (71) der Ausnehmung (7) hält, und c) eine Deckschicht (4), welche zumindest teilweise die Oberseite (Ia) des Trägersubstrats (1) abdeckt.
20. Elektronische Baugruppe (20) entsprechend dem vorhergehenden Anspruch, welche einen Hohlraum umfasst, in dem das erste elektronische Bauelement (61) aufgenommen ist und welcher durch Abdeckung der Ausnehmung (7) mit der Deckschicht (4) ausgebildet ist.
21. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, welche ferner zumindest ein zweites elektronisches Bauelement (62) umfasst, das auf der Oberseite (Ia) des Trägersubstrats (1) , insbesondere angrenzend an die Ausnehmung (7), angeordnet ist.
22. Elektronische Baugruppe (20), welche insbesondere mit einem Verfahren entsprechend einem der vorhergehenden Ansprüche erzeugt werden kann, umfassend: a) zumindest ein Trägersubstrat (1) mit zumindest einer Ausnehmung (7) in einer Oberseite (Ia), b) zumindest ein erstes elektronisches Bauelement (61), das in der Ausnehmung (7) angeordnet ist, c) zumindest ein zweites elektronisches Bauelement
(62), das auf der Oberseite (Ia) des Trägersubstrats (1), insbesondere angrenzend an die Ausnehmung (7), angeordnet ist, und d) eine Deckschicht (4), die zumindest teilweise die Oberseite (Ia) des Trägersubstrats (1) abdeckt.
23. Elektronische Baugruppe (20) entsprechend dem vorhergehenden Anspruch, bei welcher die Ausnehmung (7) zumindest eine Stufe (11) umfasst, auf welcher das erste elektronische Bauelement (61) zumindest teilweise angeordnet ist und welche das erste elektronische Bauelement (61) im Abstand zu dem Boden (71) der Ausnehmung (7) hält.
24. Elektronische Baugruppe (20) entsprechend einem der beiden vorhergehenden Ansprüche, bei welcher die elektronische Baugruppe (20) sowohl einen Hohlraum, in dem das erste elektronische Bauelement (61) aufgenommen ist, als auch eine Verkapselung des zweiten elektronischen Bauelements (62) umfasst, die beide durch Abdeckung des Trägersubstrats (1) mit der Deckschicht (4) ausgebildet sind.
25. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, bei welcher das erste elektronische Bauelement (61) in solcher Weise auf der Stufe (11) montiert ist, dass das erste elektronische Bauelement (61) beweglich montiert ist.
26. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, bei welcher das erste elektronische Bauelement (61) ein MEMS-Bauelement , beispielsweise ein SAW-Filter-Bauelement, ein Quarz- Bauelement oder einen Thermosensor, einen Drucksensor und/oder ein Gyroskop und/oder ein
Sensorfunktionselement, ein Halbleiterfunktionselement, ein optisches Funktionselement, ein Thermofunktionselement und/oder ein mechanisches Funktionselement umfasst.
27. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, bei welcher das zweite elektronische Bauelement (62) eine integrierte Schaltung, insbesondere eine integrierte Treiber- oder Steuerschaltung für das erste elektronische Bauelement (61) ist.
28. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, bei welcher das
Trägersubstrat (1) und die Deckschicht (4) mit Hilfe einer Haftschicht (5) miteinander verbunden sind, welche zwischen einer Kontaktseite (4a) der Deckschicht
(4) und der Oberseite (Ia) des Trägersubstrats (1) angeordnet ist.
29. Elektronische Baugruppe (20) entsprechend dem vorhergehenden Anspruch, bei welcher die Haftschicht
(5) zumindest eine erste Lücke in dem Bereich des ersten elektronischen Bauelements (61) und/oder des zweiten elektronischen Bauelements (62) umfasst.
30. Elektronische Baugruppe (20) nach einem der vorhergehenden Ansprüche, bei welcher die Deckschicht (4) das erste elektronische Bauelement (61) und/oder das zweite elektronische Bauelement (62) hermetisch abdichtet.
EP07725728A 2006-07-15 2007-06-01 Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen Withdrawn EP2041787A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006032925A DE102006032925B8 (de) 2006-07-15 2006-07-15 Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
PCT/EP2007/004847 WO2008009328A1 (de) 2006-07-15 2007-06-01 Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen

Publications (1)

Publication Number Publication Date
EP2041787A1 true EP2041787A1 (de) 2009-04-01

Family

ID=38728650

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07725728A Withdrawn EP2041787A1 (de) 2006-07-15 2007-06-01 Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen

Country Status (9)

Country Link
US (2) US8017435B2 (de)
EP (1) EP2041787A1 (de)
JP (1) JP2009544161A (de)
KR (1) KR20090031360A (de)
CN (1) CN101479844A (de)
AU (1) AU2007276494A1 (de)
CA (1) CA2653918A1 (de)
DE (1) DE102006032925B8 (de)
WO (1) WO2008009328A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989248B2 (en) 2009-07-02 2011-08-02 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US9406580B2 (en) 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
DE102012202727B4 (de) * 2012-02-22 2015-07-02 Vectron International Gmbh Verfahren zur Verbindung eines ersten elektronischen Bauelements mit einem zweiten Bauelement
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
US9173024B2 (en) * 2013-01-31 2015-10-27 Invensense, Inc. Noise mitigating microphone system
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
CN104332452B (zh) * 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
DE102015104410B4 (de) 2015-03-24 2018-09-13 Tdk-Micronas Gmbh Drucksensor
KR101689018B1 (ko) * 2015-04-28 2016-12-22 (주) 씨앤아이테크놀로지 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102507947B1 (ko) * 2015-10-15 2023-03-09 삼성전자주식회사 케이스 및 이를 포함하는 전자 장치
DE102016113347A1 (de) 2016-07-20 2018-01-25 Infineon Technologies Ag Verfahren zum produzieren eines halbleitermoduls
DE102019101325A1 (de) * 2019-01-17 2020-07-23 USound GmbH Herstellungsverfahren für mehrere MEMS-Schallwandler
CN111665640B (zh) * 2019-03-08 2022-07-26 三赢科技（深圳）有限公司 结构光投射模组及其电子装置
DE102020100819A1 (de) * 2020-01-15 2021-07-15 Schott Ag Hermetisch verschlossene transparente Kavität und deren Umhäusung
DE102020117194B4 (de) 2020-06-30 2023-06-22 Schott Ag Hermetisch verschlossene Umhäusung und Verfahren zu deren Herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121985A (ja) 1991-10-25 1993-05-18 Seiko Epson Corp 圧電振動子の製造方法
JP3471111B2 (ja) 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
JP3345878B2 (ja) * 1997-02-17 2002-11-18 株式会社デンソー 電子回路装置の製造方法
EP0981159A1 (de) * 1998-08-18 2000-02-23 Siemens Building Technologies AG Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung
US6770503B1 (en) * 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP3438709B2 (ja) 2000-08-31 2003-08-18 セイコーエプソン株式会社 圧電デバイス及びその製造方法と圧電発振器の製造方法
JP2002171150A (ja) 2000-11-30 2002-06-14 Seiko Epson Corp 圧電デバイスのパッケージ構造
US6924429B2 (en) * 2001-08-17 2005-08-02 Citizen Watch Co., Ltd. Electronic device and production method therefor
DE10147648B4 (de) * 2001-09-27 2007-08-23 Berliner Glas Kgaa Verfahren zur Ausbildung von Durchbrüchen in einer Glasscheibe.
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2004271312A (ja) * 2003-03-07 2004-09-30 Denso Corp 容量型半導体センサ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2008009328A1 *

Also Published As

Publication number Publication date
US20100059877A1 (en) 2010-03-11
US20120003791A1 (en) 2012-01-05
JP2009544161A (ja) 2009-12-10
US8399293B2 (en) 2013-03-19
CN101479844A (zh) 2009-07-08
DE102006032925B4 (de) 2008-07-31
DE102006032925A1 (de) 2008-01-24
AU2007276494A1 (en) 2008-01-24
DE102006032925B8 (de) 2008-11-06
CA2653918A1 (en) 2008-01-24
US8017435B2 (en) 2011-09-13
WO2008009328A1 (de) 2008-01-24
KR20090031360A (ko) 2009-03-25

Similar Documents

Publication Publication Date Title
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
EP1869705B1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE10241344B4 (de) Waferebenengehäuse mit Siliziumdichtung
EP1474356B1 (de) Verfahren zur erzeugung einer abdeckung, verfahren zum herstellen eines gehäusten bauelements
DE102006058010B9 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
EP1495491B1 (de) Verfahren zum verbinden von substraten und verbundelement
EP1866236B1 (de) Mikromechanisches bauteil sowie verfahren zur herstellung eines mikromechanischen bauteils
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE102007058951B4 (de) MEMS Package
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102006046820B4 (de) Verfahren zum Packen im Chipmassstab für integrierte Schaltungen
EP2197781B1 (de) Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
US8338282B2 (en) Method for encapsulating a microcomponent using a mechanically reinforced cap
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
EP2313338A2 (de) Verfahren zur herstellung eines bauelements, verfahren zur herstellung einer bauelementanordnung, bauelement und bauelementanordnung
DE102018113218B3 (de) Waferlevel-Package und Herstellungsverfahren
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE10256116B4 (de) Elektronisches Bauteil und Verfahren zur Herstellung desselben
DE60025214T2 (de) Mikrodeckelgehäuse auf Scheibenebene
DE102020125201A1 (de) Mikroelektro-mechanisches system und verfahren zu seinerherstellung
DE102018108611B4 (de) Gehäuse für elektrische Vorrichtung und Verfahren zum Herstellen des Gehäuses

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20081108

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK RS

RIN1 Information on inventor provided before grant (corrected)

Inventor name: YAMAMOTO, HIDEFUMI

Inventor name: LEIB, JUERGEN

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB NL

17Q First examination report despatched

Effective date: 20121010

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20140102