DE10241344B4 - Waferebenengehäuse mit Siliziumdichtung - Google Patents

Waferebenengehäuse mit Siliziumdichtung Download PDF

Info

Publication number
DE10241344B4
DE10241344B4 DE10241344A DE10241344A DE10241344B4 DE 10241344 B4 DE10241344 B4 DE 10241344B4 DE 10241344 A DE10241344 A DE 10241344A DE 10241344 A DE10241344 A DE 10241344A DE 10241344 B4 DE10241344 B4 DE 10241344B4
Authority
DE
Germany
Prior art keywords
wafer
seal
pad
bonding material
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10241344A
Other languages
English (en)
Other versions
DE10241344A1 (de
Inventor
Frank S. Cupertino Geefay
Qing Fremont Gan
Ann San Jose Mattos
Domingo A. Union Figueredo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies Wireless IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies Wireless IP Singapore Pte Ltd filed Critical Avago Technologies Wireless IP Singapore Pte Ltd
Publication of DE10241344A1 publication Critical patent/DE10241344A1/de
Application granted granted Critical
Publication of DE10241344B4 publication Critical patent/DE10241344B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Abstract

Verfahren zum Herstellen eines Waferebenengehäuses, das folgende Schritte umfaßt:
Liefern eines ersten Wafers (203) und eines zweiten Wafers (207);
Entfernen eines Teils von dem ersten Wafer, um eine Dichtung (201) zu bilden;
Bilden einer Anschlußfläche (305) auf dem zweiten Wafer, wobei die Anschlußfläche (305) im wesentlichen mit der Dichtung übereinstimmt;
Einfügen von Verbindungsmaterial (209) zwischen die Dichtung (201) und die Anschlußfläche (305); und
Verbinden der Dichtung (201) mit der Anschlußfläche (305) mit dem Verbindungsmaterial (209), um zwischen dem ersten (203) und dem zweiten Wafer (207) eine hermetisch abgedichtete Umgebung (211) zu erzeugen,
wobei die Dichtung (201) nicht mehr als 20 μm breit ist.

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiterhäusungstechniken und insbesondere auf die Herstellung von Waferebenengehäusen.
  • Viele Halbleiterbauelemente sind empfindlich gegenüber Verschmutzung, Feuchtigkeit und anderen solchen Umgebungsfaktoren. Um dieselben vor Schäden zu schützen, müssen die Bauelemente in ein hermetisch abgedichtetes Gehäuse gesetzt werden. In der Vergangenheit mußte ein Bauelement zunächst geschnitten oder anderweitig von seinem Wafer getrennt werden, bevor es in ein Gehäuse gesetzt werden konnte. Bei Waferebenenhäusen wird das Häusen durchgeführt, während das Bauelement auf dem Wafer verbleibt. Auf diese Weise können Hunderte oder Tausende von Gehäusen gleichzeitig erzeugt werden, und dann durch Sägen oder anderweitig getrennt werden.
  • 1 stellt ein beispielhaftes Waferebenengehäuse 101 dar. Ein erster Wafer 102 weist eine Dichtung 103 auf, die an einem zweiten Wafer 107 befestigt ist, wodurch eine hermetisch abgedichtete Umgebung 109 zwischen den beiden Wafern gebildet wird, um ein Bauelement 111 zu schützen. Nur ein Teil des Wafers 102 und des Wafers 107 sind in der Figur gezeigt, aber es kann Hunderte oder Tausende solcher Waferebenengehäuse geben, die gleichzeitig zwischen den beiden Wafern gebildet werden. Die Dichtung 103 wird durch Aufbringen von Material, wie z. B. Metall oder einem Polyimid, auf den Wafer 102 in der gewünschten Dichtungsform erzeugt. Die beiden Wafer werden dann an der Dichtung miteinander verbunden. Dieses Verfahren ist beim Erzeugen einer hermetisch abgedichteten Umgebung 109 wirkungsvoll. Das aufgebrachte Material ist jedoch nicht sehr starr und ist anfällig für Deformationen, wenn während dem Verbin dungsprozeß ein Druck angelegt wird. Da ein Großteil des angelegten Drucks durch die Dichtungsdeformation aufgebraucht wird, überträgt sich nur wenig des angelegten Drucks tatsächlich auf die Verbindungsstelle selbst. Daher muß während einer längeren Zeitperiode mehr Druck angelegt werden, um die Verbindung zu erzeugen. Ferner erzeugt der Prozeß des Aufbringens von Material eine unregelmäßige Dichtungsverbindungsoberfläche, was während dem Verbinden Probleme verursacht. Schließlich ist es schwierig, die Geometrie der Dichtung genau zu steuern, da das aufgebrachte Material dazu neigt, während dem Aufbringungsprozeß zu schrumpfen oder die Form zu verändern.
  • Aus der US 5,668,033 ist ein Verfahren zum Herstellen eines Halbleiterbeschleunigungssensors bekannt, bei dem ein Sensorelement in einem Siliziumwafer gebildet ist. Das Element umgebend ist ein Verbindungsrahmen vorgesehen. Ein Abdeckwafer hat eine erhöhte Struktur, auf der eine Verbindungsschicht vorgesehen ist, die formmäßig an dem Verbindungsrahmen angepasst ist. Die Verbindungsschicht wird mit dem Rahmen verbunden, um das Element abzudichten. Der Verbindungsrahmen und entsprechend die von dem Abdeckwafer vorstehende Struktur weisen eine Breite zwischen 100 und 300 μm auf.
  • Aus der US 6,062,461 ist ein Verfahren zum Verbinden von bearbeiteten Wafern bekannt. Ein erster Wafer umfasst einen lötbaren Ring auf einer Oberfläche desselben. Ein Abdeckwafer weist vorstehende Abschnitte auf, auf denen eine lötbare Schicht angeordnet ist, so dass durch Löten eine Verbindung zwischen den Wafern hergestellt werden kann.
  • Die US 5,273,939 behandelt das Verbinden von mikromechanischen Elementen, wobei ein Sensorelement und ein Substrat über vorstehende Abschnitte verbunden werden können, beispielsweise durch Siliziumbonden, anodisches Bondens, Kleben oder Löten. Die Grundfläche der vorstehenden Elemente soll klein gegen die Fläche des Sensors sein.
  • Die US 6,255,741 B1 befasst sich mit einem Halbleiterelement, bei dem eine Polyimidschicht unter Verwendung eines resistiven Haftmittels auf Polyimidbasis (Silikon) mit einem Halbleiterwafer verbunden ist.
  • Die EP 1, 041, 268 A2 befasst sich mit dem Häusen eines Bildsensorsubstrats durch Aufkleben eines transparenten Deckels auf das Substrat, wobei als optischer Kleber BCB verwendet wird.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Waferebenengehäuses und ein Waferebenengehäuse mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und ein Gehäuse gemäß Anspruch 11 oder 18 gelöst.
  • Gemäß einem dargestellten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird eine Dichtung für ein Waferebenengehäuse aus dem Wafermaterial selbst ausgeschnitten. Der Wafer ist typischerweise aus Silizium hergestellt, obwohl Materialien, wie z. B. Glas, 3-5-Verbindungen, Keramik, Kunststoff oder andere Materialien verwendet werden können. Silizium ist äußerst starr und daher. ein ideales Dichtungsmaterial. Wenn während der Verbindung Druck angelegt wird, deformiert sich die Siliziumdichtung nicht, und der angelegte Druck ist an der Verbindungsstelle konzentriert. Folglich wird weniger Kraft und/oder Zeit benötigt, um das Waferebenengehäuse zu verbinden. Ferner ist die Originalwaferoberfläche so hergestellt, daß sie äußerst flach ist. Da die Dichtungsoberfläche die Originalwaferoberfläche ist, hat die Dichtung ebenfalls eine äußerst flache Oberfläche, was eine einheitliche feste Verbindung ermöglicht.
  • Die vorliegende Erfindung verwendet außerdem eine bestehende Siliziumätztechnologie, die sowohl bei der Ätztiefe als auch der Dichtungsbreite eine hohe Präzision liefert, wenn die gewünschte Form ausgeschnitten wird. Dies ermöglicht eine stärkere Steuerung über die Abmessungen des hermetisch abgedichteten Hohlraums. Außerdem können aufgrund der hohen Stärke des Siliziums die Dichtungen schmaler gemacht werden als in der Vergangenheit, normalerweise nicht mehr als 10 μm breit. Der Oberflächenbereich der Dichtung bestimmt die Druckmenge auf der Verbindungsstelle während dem Verbinden für eine bestimmte Verbindungskraft. Da eine schmalere Dichtung weniger Oberflächenbereich aufweist, ist dieselbe in der Lage, mehr der angelegten Verbindungskraft an der Verbindungsstelle zu konzentrieren, um eine starke Abdichtung zu erzeugen.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung und auch die Struktur und der Betrieb bevorzugter Ausführungsbeispiele der vorliegenden Erfindung sind nachfolgend mit Bezugnahme auf die beiliegenden beispielhaften Zeichnungen näher erläutert. Bei den Zeichnungen zeigen gleiche Bezugszeichen identische oder funktional ähnliche Elemente an.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Querschnittsansicht eines herkömmlichen Waferebenengehäuses;
  • 2A eine Querschnittsansicht der vorliegenden Erfindung;
  • 2B eine Von-Oben-Nach-Unten-Ansicht der vorliegenden Erfindung entlang der Linie B-B' in 2A;
  • 3A bis 3E die Herstellung eines Waferebenengehäuses, in dem Dichtung mit leitfähigem Verbindungsmaterial verbunden ist;
  • 4A bis 4E die Herstellung eines Waferebenengehäuses, bei dem die Dichtung unter Verwendung von nichtleitfähigem Verbindungsmaterial verbunden ist; und
  • 5 alternative Dichtungskonfigurationen in einem Waferebenengehäuse.
  • 2A zeigt eine Querschnittsansicht eines bevorzugten Ausführungsbeispiels, das gemäß den Lehren der vorliegenden Erfindung hergestellt ist. Eine Dichtung 201 auf einem Abdeckungswafer 203 umgibt ein Bauelement 205, das auf einem Basiswafer 107 hergestellt ist, und dichtet dasselbe ab. Das Bauelement 205 ist ein beliebiges mikroelektronisches Bauelement, wie z. B. eine mikroelektromechanische Systemstruktur (MEMS; MEMS = microelectromechanical system) oder eine elektronische Schaltung. Typischerweise sind die Wafer aus Silizium hergestellt. Die Wafer können auch aus Glas, Keramik oder einem anderen Halbleitermaterial hergestellt sein, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • 2B zeigt eine Von-Oben-Nach-Unten-Ansicht der vorliegenden Erfindung entlang der Linie B-B' in 2A. Wie es in 2B deutlicher ersichtlich ist, umgibt die Dichtung 201 das Bauelement 205 vollständig und umschließt dasselbe. Obwohl die Dichtung 201 als ein Rechteck gezeigt ist, kann die Dichtung 201 ein Quadrat, ein Kreis, ein Oval, ein Rechteck oder jede andere Form sein, die das Bauelement 205 umschließt.
  • Mit Bezugnahme auf 2A ist die Dichtung 201 aus einem Abdeckungswafer 203 geschnitten oder geätzt und mit Verbindungsmaterial 209 an dem Basiswafer 207 verbunden. Das Verbindungsmaterial 209 kann eine oder mehrere von vielen Substanzen sein, die eine annehmbare Haftung, Abdichtung, Hermetizität und andere Eigenschaften zeigen, die sicherstellen, daß das Bauelement 205 nicht durch die externe Umgebung beschädigt wird. Das Verbindungsmaterial 209 kann entweder leitfähig oder nicht leitfähig sein. Zwischen dem Abdeckungswafer 203 und dem Basiswafer 207 ist eine hermetisch abgedichtete Umgebung 211 erzeugt, um das Bauelement 205 zu schützen. Die hermetisch abgedichtete Umgebung 211 kann ein vollständiges Vakuum sein, oder mit einem Inertgas oder einer anderen Substanz gefüllt sein.
  • 3A – 3E zeigen die Herstellung eines Waferebenengehäuses, bei dem die Dichtung mit leitfähigem Verbindungsmaterial verbunden ist.
  • 3A zeigt den Abdeckungswafer 203. Der Abdeckungswafer 203 wird typischerweise aus Schmelzzonensilizium mit einem sehr hohen spezifischen Widerstand gebildet, um HF-Kopplungsprobleme mit dem Bauelement 205 (nicht gezeigt) zu vermeiden. Leitfähiges Verbindungsmaterial 301 wird an die Oberfläche des Abdeckungswafers 203 angelegt. Mögliche leitfähige Verbindungsmaterialien sind Gold, Gold-Zinn-Legierungen, Palladium-Zinn-Legierungen, Zinn-Blei-Legierungen und andere Metalle.
  • In 3B wird leitfähiges Verbindungsmaterial 301 mit Photoresist 303 strukturiert, dann unter Verwendung eines herkömmlichen photolithographischen Prozesses belichtet und entwickelt, um ausgewählte Abschnitte des leitfähigen Verbindungsmaterials 301 zu entfernen.
  • In 3C wird das bestehende Photoresist 303 als eine Maske verwendet, um den Abdeckungswafer 203 zu ätzen. Ausgewählte Abschnitte des Abdeckungswafermaterials werden entfernt, um die Dichtung 201 zu erzeugen. Jeder herkömmliche Ätzprozeß kann verwendet werden, wie z. B. reaktives Ionenätzen (RIE; RIE = reactive ion etching) oder tiefes reaktives Ionenätzen (DRIE; DRIE = deep reactive ion et ching). Die Dichtung 201 wird aus dem gleichen Material erzeugt wie der Abdeckungswafer 203. Normalerweise ist das Material Silizium, das eine gute Starrheit und Hermetizität aufweist. Bei tatsächlichen Arbeitsumgebungen ist die Dichtung 201 zwischen 3 – 12 μm breit und 4 – 10 μm tief. Andere Größen für die Dichtungsbreite und -tiefe können verwendet werden, um den gleichen Zweck zu erreichen. Das Photoresist 303 wird entfernt, nachdem die Dichtung 201 gebildet ist.
  • 3D zeigt die Ausrichtung der Dichtung 201 mit einer zusammenpassenden Anschlußfläche 305 auf dem Basiswafer 207. Die zusammenpassende Anschlußfläche 305 kann aus jedem Material hergestellt sein, das sich mit leitfähigem Verbindungsmaterial 301 verbindet. Falls das leitfähige Verbindungsmaterial 301 beispielsweise Gold ist, kann die zusammenpassende Anschlußfläche 305 aus Gold, einer Gold-Zinn-Legierung, einer Zinn-Blei-Legierung usw. gebildet sein.
  • In 3E sind der Abdeckungswafer 203 und der Basiswafer 207 miteinander verbunden, um eine hermetisch abgedichtete Umgebung 211 zu erzeugen. Während dem Verbinden werden für das System und den Dichtungsbereich eine geeignete Kraft und Temperatur verwendet. In einem tatsächlichen Arbeitsausführungsbeispiel, bei dem das leitfähige Verbindungsmaterial 301 und die zusammenpassende Anschlußfläche 305 beide aus Gold waren, wurde eine Kraft von 20 Kilonewton bei 330°C für 5 – 10 Minuten angelegt, um eine effektive Verbindung zu erreichen. Diese Werte sind nur zu Darstellungszwecken offenbart. Es sollte klar sein, daß diese Werte variieren können, während sie trotzdem das gleiche Verbindungsergebnis erzielen. Falls die angelegte Kraft beispielsweise auf 8 Kilonewton reduziert wird, werden 20 – 40 Minuten bei 330°C benötigt, um eine effektive Verbindung zu erreichen. Die besten Ergebnisse werden erreicht, wenn die Verbindung in einer Vakuumumgebung durchgeführt wird, oder in einem Inertgas, wie z. B. Nitrogen. Die verbundenen Wafer können durch herkömmliche Ein richtungen herunter gedünnt werden, falls dies erforderlich ist.
  • Die in 3A – 3E gezeigten Schritte lehren das Aufbringen von leitfähigem Verbindungsmaterial 301 auf die Dichtung 201, bevor der Abdeckungswafer 203 und der Basiswafer 207 miteinander verbunden werden. Alternativ kann das leitfähige Verbindungsmaterial 301 auf die zusammenpassende Anschlußfläche 305 statt auf die Dichtung 201 aufgebracht werden, oder sowohl auf die zusammenpassende Anschlußfläche 305 als auch auf die Dichtung 201, um die gleiche Verbindung in dem Waferebenengehäuse zu erreichen.
  • 4A – 4E zeigt die Herstellung eines Waferebenengehäuses mit einer Dichtung, die mit nichtleitfähigem Verbindungsmaterial verbunden ist.
  • 4A zeigt den Abdeckungswafer 203 mit nichtleitfähigem Verbindungsmaterial 401, das bereits in der Form einer Dichtung strukturiert ist. Ein Vorteil des Verwendens von nichtleitfähigem Verbindungsmaterial 401 ist es, daß Signalleitungen sicher unter der Dichtung geführt werden können. Eine mögliche Auswahl für nichtleitfähige Materialien sind Polyimide, B-Zustand-Bisbenzocyclobutene (BCB; BCB = bisbenzocyclobutene), andere Polymere oder Glas. Diese Materialien können photoempfindlich sein oder nicht. Wenn nichtleitfähiges Verbindungsmaterial 401 photoempfindlich ist, kann es unter Verwendung von herkömmlicher Photolithographie geformt werden. Wenn nichtleitfähiges Verbindungsmaterial 401 nicht photoempfindlich ist, ist ein Maskierprozeß nötig, um nichtleitfähiges Verbindungsmaterial 401 in die gewünschte Struktur zu formen.
  • In 4B werden Abschnitte des Abdeckungswafers 203 entfernt, um die Dichtung 201 unter Verwendung eines beliebigen Standardätzprozesses, wie z. B. RIE oder DRIE, zu erzeugen. Das bestehende nichtleitfähige Material 401 wird als eine Maske zum Ätzen der Dichtung 201 verwendet.
  • 4C zeigt ein alternatives Verfahren zum Aufbringen nichtleitfähigen Verbindungsmaterials 401. Die Dichtung 201 kann zuerst erzeugt werden, bevor eine Schicht aus nichtleitfähigem Verbindungsmaterial 401 auf die gesamte Oberfläche des Abdeckungswafers 203 aufgebracht wird. Obwohl das Verbindungsmaterial auf den Bereichen 402 als auch auf der Dichtungsverbindungsoberfläche sein wird, können diese Bereiche 402 auf dem Abdeckungswafer 203 belassen werden, da das Material nicht leitfähig ist. Ein zusätzlicher Maskierschritt kann verwendet werden, um das Verbindungsmaterial in den Bereichen 402 zu entfernen, falls dies gewünscht ist.
  • 4D zeigt die Ausrichtung der Dichtung 201 mit einer zusammenpassenden Anschlußfläche 403 auf dem Basiswafer 207. Die zusammenpassende Anschlußfläche 403 kann aus jedem Material hergestellt sein, das sich mit nichtleitfähigem Verbindungsmaterial 401 verbindet. Falls das nichtleitfähige Verbindungsmaterial beispielsweise ein Polyimid ist, kann die zusammenpassende Anschlußfläche 403 auch ein Polyimid sein. Um die Verbindung zu verbessern, kann die zusammenpassende Anschlußfläche 403 mit einem Haftungspromotor behandelt werden, wie z. B. Tantalkarbid (TaC) oder Siliziumkarbid (SiC). TaC und SiC weisen beide exzellente Haftung an Silizium auf und bilden entweder chemische oder kovalente Verbindungen mit Polymer. Der Haftungspromoter kann durch chemische Dampfaufbringung (CVD) aufgebracht werden, durch Sputtern bzw. Zerstäuben oder einen anderen ähnlichen Dünnfilmaufbringungsprozeß, und dann durch Photomaskier- und Ätzprozesse strukturiert werden. Alternativ kann sich die Dichtung 201 direkt mit dem Basiswafer 207 verbinden, ohne die zusammenpassende Anschlußfläche 403. Ein Haftungspromoter kann nach wie vor verwendet werden, um den Verbindungsprozeß zu verbessern.
  • In 4E sind der Abdeckungswafer 203 und der Basiswafer 207 miteinander verbunden, um eine hermetisch abgedichtete Umgebung 211 zu bilden. Während der Verbindung werden für das System und den Dichtungsbereich eine geeignete Kraft und Temperatur verwendet. Die besten Ergebnisse werden erreicht, wenn die Verbindung in einer Vakuumumgebung oder einem Inertgas, wie z. B. Nitrogen, durchgeführt wird. Falls notwendig, können die verbundenen Wafer durch herkömmliche Einrichtungen gedünnt werden.
  • Die in 4A – 4E gezeigten Schritte lehren das Aufbringen von nichtleitfähigem Verbindungsmaterial 401 auf die Dichtung 201, bevor der Abdeckungswafer 203 und der Basiswafer 207 miteinander verbunden werden. Alternativ kann das nichtleitfähige Verbindungsmaterial 401 auf die zusammenpassende Anschlußfläche 403 statt auf die Dichtung 201 aufgebracht werden, oder sowohl auf die zusammenpassende Anschlußfläche 403 als auch auf die Dichtung 201, um die gleiche Verbindung in dem Waferebenengehäuse zu erreichen. Oder, falls keine zusammenpassende Anschlußfläche 403 verwendet wird, kann das nichtleitfähige Verbindungsmaterial 401 direkt an der Verbindungsstelle auf den Basiswafer 207 aufgebracht werden.
  • 5 zeigt alternative Dichtungskonfigurationen in einem Waferebenengehäuse 501. Wenn das Bauelement 503 in Kontakt mit der externen Umgebung kommen muß, während dasselbe innerhalb einer hermetisch abgedichteten Umgebung bleibt, können mehrere Ebenen von Dichtungen verwendet werden. Eine äußere Hauptdichtung 505 erzeugt eine hermetisch abgedichtete Umgebung 506 zwischen einem Abdeckungswafer 507 und einem Basiswafer 509. Löcher 515 in dem Abdeckungswafer 507 ermöglichen einen Zugriff auf die Anschlußflächen 513. Sekundäre innere Dichtungen 511 dichten die Löcher 515 von der hermetisch abgedichteten Umgebung ab, wodurch das Bauelement 503 geschützt bleibt.

Claims (21)

  1. Verfahren zum Herstellen eines Waferebenengehäuses, das folgende Schritte umfaßt: Liefern eines ersten Wafers (203) und eines zweiten Wafers (207); Entfernen eines Teils von dem ersten Wafer, um eine Dichtung (201) zu bilden; Bilden einer Anschlußfläche (305) auf dem zweiten Wafer, wobei die Anschlußfläche (305) im wesentlichen mit der Dichtung übereinstimmt; Einfügen von Verbindungsmaterial (209) zwischen die Dichtung (201) und die Anschlußfläche (305); und Verbinden der Dichtung (201) mit der Anschlußfläche (305) mit dem Verbindungsmaterial (209), um zwischen dem ersten (203) und dem zweiten Wafer (207) eine hermetisch abgedichtete Umgebung (211) zu erzeugen, wobei die Dichtung (201) nicht mehr als 20 μm breit ist.
  2. Verfahren gemäß Anspruch 1, bei dem der erste Wafer (203) aus Silizium besteht.
  3. Verfahren gemäß Anspruch 1, bei dem die Dichtung (201) nicht mehr als 10 μm breit ist.
  4. Verfahren gemäß Anspruch 1 oder 3, bei dem das Einfügen von Verbindungsmaterial (209) das Aufbringen von Verbindungsmaterial auf die Dichtung umfaßt.
  5. Verfahren gemäß Anspruch 1 oder 3, bei dem das Einfügen von Verbindungsmaterial (209) das Aufbringen von Verbindungsmaterial (209) auf die Anschlußfläche (305) umfaßt.
  6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Verbindungsmaterial (209) leitfähiges Verbindungsmaterial (301) umfaßt.
  7. Verfahren gemäß Anspruch 6, bei dem das leitfähige Verbindungsmaterial ein Metall ist, das von der Gruppe ausgewählt ist, die aus Gold, Gold-Zinn, Zinn-Blei und Palladium-Zinn besteht.
  8. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem das Verbindungsmaterial (209) ein nichtleitfähiges Verbindungsmaterial (401) umfaßt.
  9. Verfahren gemäß Anspruch 8, bei dem das nichtleitfähige Verbindungsmaterial ein Material ist, das von der Gruppe ausgewählt ist, die aus Polyimid, B-Zustands-Bisbenzocyclobuten (BCB) und Glas besteht.
  10. Verfahren gemäß Anspruch 9, bei dem das Einfügen eines Haftungspromoters zwischen die Dichtung (201) und die Anschlußfläche (305) nach dem Einbringen von Verbindungsmaterial auftritt.
  11. Waferebenengehäuse, das folgende Merkmale umfaßt: einen ersten Wafer (203) und einen zweiten Wafer (207); eine Dichtung (201), die aus dem ersten Wafer (203) gebildet ist; eine Anschlußfläche (305) auf dem zweiten Wafer (207), die im wesentlichen mit der Dichtung (201) übereinstimmt; und Verbindungsmaterial (209), das die Dichtung (201) und die Anschlußfläche (305) verbindet, wobei die Dichtung (201) nicht mehr als 20 μm breit ist.
  12. Waferebenengehäuse gemäß Anspruch 11, bei dem der erste Wafer (203) aus Silizium gebildet ist.
  13. Waferebenengehäuse gemäß Anspruch 11, bei dem die Dichtung (201) nicht mehr als 10 μm breit ist.
  14. Waferebenengehäuse gemäß Anspruch 11 oder 13, bei dem das Verbindungsmaterial (209) leitfähiges Verbindungsmaterial umfaßt.
  15. Waferebenengehäuse gemäß Anspruch 14, bei dem das leitfähige Verbindungsmaterial ein Metall ist, das von der Gruppe ausgewählt ist, die aus Gold, Gold-Zinn, Zinn-Blei und Palladium-Zinn besteht.
  16. Waferebenengehäuse gemäß Anspruch 11 oder 13, bei dem das Verbindungsmaterial (209) nichtleitfähiges Verbindungsmaterial (401) umfaßt.
  17. Waferebenengehäuse gemäß Anspruch 16, bei dem das nichtleitfähige Verbindungsmaterial ein Material ist, das von der Gruppe ausgewählt ist, die aus Polyimid, B-Zustands-Bisbenzocyclobuten (BCB) und Glas besteht.
  18. Waferebenengehäuse, das folgende Merkmale umfaßt: einen ersten Wafer (203) und einen zweiten Wafer (207); eine Dichtung (201), die aus dem ersten Wafer (203) gebildet ist; und Verbindungsmaterial (209), das die Dichtung (201) und den zweiten Wafer (207) verbindet, wobei die Dichtung (201) weniger als 20 μm breit ist.
  19. Waferebenengehäuse gemäß Anspruch 18, bei dem die Dichtung (201) weniger als 10 μm breit ist.
  20. Waferebenengehäuse gemäß Anspruch 18 oder 19, bei dem das Verbindungsmaterial nichtleitfähig ist.
  21. Waferebenengehäuse gemäß Anspruch 20, bei dem das nichtleitfähige Verbindungsmaterial von der Gruppe ausgewählt ist, die aus Polyimid, B-Zustands-Bisbenzocyclobuten (BCB) und Glas besteht.
DE10241344A 2001-12-20 2002-09-06 Waferebenengehäuse mit Siliziumdichtung Expired - Fee Related DE10241344B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/028,058 2001-12-20
US10/028,058 US6787897B2 (en) 2001-12-20 2001-12-20 Wafer-level package with silicon gasket

Publications (2)

Publication Number Publication Date
DE10241344A1 DE10241344A1 (de) 2003-07-10
DE10241344B4 true DE10241344B4 (de) 2007-10-25

Family

ID=21841336

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10241344A Expired - Fee Related DE10241344B4 (de) 2001-12-20 2002-09-06 Waferebenengehäuse mit Siliziumdichtung

Country Status (3)

Country Link
US (2) US6787897B2 (de)
JP (2) JP4768952B2 (de)
DE (1) DE10241344B4 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911727B1 (en) 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
US20070072330A1 (en) * 2003-03-05 2007-03-29 Rensselaer Polytechnic Institute Wafer bonding compatible with bulk micro-machining
US7520679B2 (en) * 2003-09-19 2009-04-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device package with turning mirror and alignment post
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US6998691B2 (en) 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US6953990B2 (en) * 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US6900509B2 (en) 2003-09-19 2005-05-31 Agilent Technologies, Inc. Optical receiver package
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7642642B2 (en) * 2004-03-23 2010-01-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microcap wafer bonding apparatus
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
US7091601B2 (en) * 2004-04-30 2006-08-15 Philliber Joel A Method of fabricating an apparatus including a sealed cavity
US7060895B2 (en) * 2004-05-04 2006-06-13 Idc, Llc Modifying the electro-mechanical behavior of devices
US7550912B2 (en) 2004-09-27 2009-06-23 Idc, Llc Method and system for maintaining partial vacuum in display device
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7781697B2 (en) * 2006-04-10 2010-08-24 Hewlett-Packard Development Company, L.P. Micro-display and methods
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US8653612B2 (en) 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
EP1903000B1 (de) * 2006-09-25 2019-09-18 Sorin CRM SAS Implantierbares biokompatibles Bauteil, das ein aktives integriertes Element wie etwa einen Messfühler für einen physiologischen Parameter, ein elektromechanisches Mikrosystem oder einen elektronischen Schaltkreis umfasst
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
US20080144863A1 (en) * 2006-12-15 2008-06-19 Fazzio R Shane Microcap packaging of micromachined acoustic devices
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US20080231600A1 (en) 2007-03-23 2008-09-25 Smith George E Near-Normal Incidence Optical Mouse Illumination System with Prism
US20080283944A1 (en) * 2007-05-18 2008-11-20 Geefay Frank S PHOTOSTRUCTURABLE GLASS MICROELECTROMECHANICAL (MEMs) DEVICES AND METHODS OF MANUFACTURE
JP5067030B2 (ja) * 2007-06-15 2012-11-07 三菱電機株式会社 半導体装置及びその製造方法
TW200919593A (en) * 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
WO2009070348A1 (en) * 2007-11-30 2009-06-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
TWI464835B (zh) * 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
US8349635B1 (en) * 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
JP4945516B2 (ja) * 2008-06-26 2012-06-06 新日鐵化学株式会社 中空封止型半導体装置の製造方法
US8410690B2 (en) * 2009-02-13 2013-04-02 Qualcomm Mems Technologies, Inc. Display device with desiccant
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9327316B2 (en) * 2009-06-30 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-frequency acoustic array
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
US8613996B2 (en) 2009-10-21 2013-12-24 International Business Machines Corporation Polymeric edge seal for bonded substrates
US8287980B2 (en) 2009-10-29 2012-10-16 International Business Machines Corporation Edge protection seal for bonded substrates
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
JP5605258B2 (ja) 2011-02-16 2014-10-15 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP5640892B2 (ja) 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US9154103B2 (en) 2012-01-30 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
US9667220B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising heater and sense resistors
US9667218B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising feedback circuit
US8980676B2 (en) * 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US9018715B2 (en) 2012-11-30 2015-04-28 Silicon Laboratories Inc. Gas-diffusion barriers for MEMS encapsulation
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
US9793877B2 (en) 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
US9793874B2 (en) 2014-05-28 2017-10-17 Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. Acoustic resonator with electrical interconnect disposed in underlying dielectric
CN106206624A (zh) * 2015-04-29 2016-12-07 中国科学院微电子研究所 一种晶圆级封装盖帽及其制作方法
US10329142B2 (en) * 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
US10263587B2 (en) 2016-12-23 2019-04-16 Avago Technologies International Sales Pte. Limited Packaged resonator with polymeric air cavity package
WO2019195334A1 (en) * 2018-04-03 2019-10-10 Corning Incorporated Hermetically sealed optically transparent wafer-level packages and methods for making the same
KR102536832B1 (ko) * 2018-12-07 2023-05-25 엘지이노텍 주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
CN110690868B (zh) * 2019-09-27 2021-02-19 无锡市好达电子股份有限公司 一种滤波器的新型晶圆级封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273939A (en) * 1991-03-09 1993-12-28 Robert Bosch Gmbh Method of assembling micromechanical sensors
US5668033A (en) * 1995-05-18 1997-09-16 Nippondenso Co., Ltd. Method for manufacturing a semiconductor acceleration sensor device
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
EP1041628A2 (de) * 1999-03-29 2000-10-04 Interuniversitair Microelektronica Centrum Vzw BGA-Bildsensor-Verpackung und deren Herstellungsmethode
US6255741B1 (en) * 1998-03-17 2001-07-03 Denso Corporation Semiconductor device with a protective sheet to affix a semiconductor chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
JPS63104355A (ja) * 1986-10-21 1988-05-09 Kyocera Corp Ｉｃセラミツクパツケ−ジのシ−ルリングおよびその製造方法
JPH02278852A (ja) * 1989-04-20 1990-11-15 Sumitomo Metal Mining Co Ltd ハーメチックシールカバー
JPH08259903A (ja) * 1995-03-24 1996-10-08 Hitachi Kasei Polymer Co Ltd 接着工法
JPH08271426A (ja) * 1995-03-29 1996-10-18 Mitsubishi Materials Corp 赤外線式ガス分析装置
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
JP3448865B2 (ja) * 1998-12-17 2003-09-22 株式会社大真空 電子部品用パッケージおよび圧電振動デバイス
JP2000286353A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 半導体素子収納用パッケージ
JP2001015000A (ja) * 1999-04-26 2001-01-19 Sanyo Electric Co Ltd 電子部品の製造方法及び電子部品
US6228675B1 (en) 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6265246B1 (en) 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6453749B1 (en) * 1999-10-28 2002-09-24 Motorola, Inc. Physical sensor component
US6489679B2 (en) * 1999-12-06 2002-12-03 Sumitomo Metal (Smi) Electronics Devices Inc. High-frequency package
US6753487B2 (en) * 2000-04-21 2004-06-22 Omron Corporation Static relay and communication device using static relay
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273939A (en) * 1991-03-09 1993-12-28 Robert Bosch Gmbh Method of assembling micromechanical sensors
US5668033A (en) * 1995-05-18 1997-09-16 Nippondenso Co., Ltd. Method for manufacturing a semiconductor acceleration sensor device
US6255741B1 (en) * 1998-03-17 2001-07-03 Denso Corporation Semiconductor device with a protective sheet to affix a semiconductor chip
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
EP1041628A2 (de) * 1999-03-29 2000-10-04 Interuniversitair Microelektronica Centrum Vzw BGA-Bildsensor-Verpackung und deren Herstellungsmethode

Also Published As

Publication number Publication date
JP4768952B2 (ja) 2011-09-07
JP2006121109A (ja) 2006-05-11
US20040029360A1 (en) 2004-02-12
JP2003204005A (ja) 2003-07-18
US20030116825A1 (en) 2003-06-26
US6787897B2 (en) 2004-09-07
DE10241344A1 (de) 2003-07-10
JP4567607B2 (ja) 2010-10-20
US6979597B2 (en) 2005-12-27

Similar Documents

Publication Publication Date Title
DE10241344B4 (de) Waferebenengehäuse mit Siliziumdichtung
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE102005016751B3 (de) Verfahren zur Herstellung gehäuster elektronischer Bauelemente
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE102007063742B4 (de) Sensor für eine physikalische Größe
DE102006012645B4 (de) Verfahren zum Verpacken von integrierten Schaltungen auf Waferniveau, zusammengesetzter Wafer und Packung auf Waferniveau
EP2234917B1 (de) Verfahren zum herstellen eines kappenwafers für einen sensor
DE60026895T2 (de) Mikrodeckelgehäuse auf Scheibenniveau
DE60314677T2 (de) Hermetisch dichtes Gehäuse für ein elektronisches Bauelement
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102004004539B4 (de) Waferverbindung unter Verwendung von Reaktivfolien zum Häusen mikro-elektromechhanischer Systeme
DE10164494A1 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102012100007A1 (de) Halbleitervorrichtungen mit Isoliersubstraten und Verfahren zur Bildung derselben
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102016115067A1 (de) Packaging-Verfahren und zugehörige Package-Struktur
DE102004018408A1 (de) Kapazitiver Drucksensor und Verfahren zur Herstellung
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE19616014B4 (de) Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
DE60025214T2 (de) Mikrodeckelgehäuse auf Scheibenebene
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LT

8328 Change in the person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELLSCHA

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES WIRELESS IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

Effective date: 20130610

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Effective date: 20130610

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LT, SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee