DE60314677T2 - Hermetisch dichtes Gehäuse für ein elektronisches Bauelement - Google Patents

Hermetisch dichtes Gehäuse für ein elektronisches Bauelement Download PDF

Info

Publication number
DE60314677T2
DE60314677T2 DE2003614677 DE60314677T DE60314677T2 DE 60314677 T2 DE60314677 T2 DE 60314677T2 DE 2003614677 DE2003614677 DE 2003614677 DE 60314677 T DE60314677 T DE 60314677T DE 60314677 T2 DE60314677 T2 DE 60314677T2
Authority
DE
Germany
Prior art keywords
base
lid
layer
process according
sealing ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003614677
Other languages
English (en)
Other versions
DE60314677D1 (de
Inventor
Joel Lee 01886 Goodrich
Timothy Edward 01879 Boles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Technology Solutions Holdings Inc
Original Assignee
M/A-COM Inc Lowell
MA Com Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by M/A-COM Inc Lowell, MA Com Inc filed Critical M/A-COM Inc Lowell
Application granted granted Critical
Publication of DE60314677D1 publication Critical patent/DE60314677D1/de
Publication of DE60314677T2 publication Critical patent/DE60314677T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft das Gebiet der Elektronik und insbesondere hermetische Gehäuse für elektrische Komponenten.
  • Elektrische Komponenten werden in einem breiten Bereich von Anwendungen verwendet. Bei vielen Anwendungen ist es erforderlich die elektrischen Komponenten von der Umgebung zu schützen, in der sie arbeiten. Zum Beispiel müssen elektrische Komponenten, die in Umgebungen mit hoher Luftfeuchtigkeit verwendet werden, von dieser Luftfeuchtigkeit geschützt werden, um eine Korrosion von deren elektrischen Verbindungen zu verhindern. Typischerweise werden elektrische Komponenten geschützt, indem sie innerhalb eines keramischen Gehäuses oder Halbleitergehäuses abgedichtet werden.
  • 1A zeigt ein herkömmliches keramisches Gehäuse 102 zum Schützen von elektrischen Komponenten. Eine elektrische Komponente 100 wird durch Anbringen der elektrischen Komponente 100 an einer Basis 104, die aus einem keramischen Material gebildet ist, und dann durch Anbringen eines Deckels 106 mit einem Hohlraum 108 zum Aufnehmen der elektrischen Komponente 100 an der Basis 104 mit einem Abdichtungsmaterial 110 verpackt. Verbindungen für Steuerungs- und Eingangs-/Ausgangs-(I/O) Signale werden zu der elektrischen Komponente 100 von außerhalb des Gehäuses 102 durch elektrische Zuleitungen 112 hergestellt, die sich entlang der Oberfläche der Basis 104 durch das Abdichtungsmaterial 110 zwischen der Basis 104 und dem Deckel 106 erstrecken. Da die elektrischen Zuleitungen 112 sich durch das Abdichtungsmaterial 110 erstrecken, muss das Abdichtungsmaterial 110 nicht-leitend sein und deshalb können herkömmliche Löttechniken nicht verwendet werden, um den Deckel 106 an der Basis 104 anzubringen.
  • Der Deckel 106 weist ein Oberflächengebiet auf, welches kleiner als das Oberflächengebiet der Basis 104 ist, um ein geeignetes planares Bondungsgebiet 114 außen auf dem Gehäuse 102 zum Ermöglichen eines Kontakts mit den elektrischen Zuleitungen 112 bereitzustellen. Da das Oberflächengebiet des Deckels 106 kleiner als das Oberflächengebiet der Basis 104 ist (und die elektrische Komponente 100 aufnimmt), weist die Basis 104 eine relativ große Grundfläche in Bezug auf die elektrische Komponente 100 auf. Dies kann unerwünscht sein, wenn ein kleiner Formfaktor oder niedrige Kosten gewünscht werden.
  • Zusätzlich wird jedes keramische Gehäuse 102 individuell unter Verwendung von kostenaufwendigen hybriden Zusammenbautechniken, anstelle von günstigen Massenproduktions-Techniken auf Wafer-Niveau (Wafer-Ebene) hergestellt. Ferner ist ein keramisches Gehäuse als Folge der hohen Kosten des keramischen Rohmaterials, welches zum Erzeugen der Basis 104 und des Deckels 106 verwendet wird, kostenaufwendig. Somit kann ein keramisches Gehäuse immense Kosten verursachen.
  • 1B zeigt ein alternatives herkömmliches keramisches Gehäuse 116. In diesem Gehäuse 116 werden metallische Farbbahnen 116 auf eine Basis 106, die aus einem keramischen Material gebildet ist, aufgedruckt, um Verbindungen für Steuerungs- und I/O Signale bereitzustellen. Keramische Seitenwände 120 werden dann zu der Basis 104 über die metallischen Farbbahnen 118 hinzugefügt. Die elektrische Komponente 100 wird durch Anbringen der elektrischen Komponente 100 an der Basis 104 und dann durch Anlöten eines Deckels 106, der aus einem metallischen Material (oder einem keramischen Material mit einem metallisierten Abdichtungsring) hergestellt ist, an die Seitenwände 120 verpackt. Die metallischen Farbbahnen 118 weisen einen inhärenten hohen spezifischen Widerstand auf was das keramische Gehäuse 116 für bestimmte Anwendungen ungeeignet macht. Zusätzlich erfordert dieses keramische Gehäuse 116, wie das vorangehende keramische Gehäuse 102, eine Basis 104 mit einer relativ großen Grundfläche und verwendet kostenaufwendige Materialien und hybride Zusammenbautechniken.
  • 1C zeigt ein herkömmliches Halbleitergehäuse 122 mit einer Basis 104, die aus einem Halbleitermaterial gebildet ist, und einem Deckel 106, der aus einem Halbleitermaterial gebildet ist. Der Deckel 106 ist an der Basis 104 unter Verwendung von Fritt-Glas 124 (d. h. ein pulverförmiges Glas, welches zusammen in einem Schlamm gehalten wird) angebracht. Die elektrische Komponente 100 wird durch Anbringen der elektrischen Komponente 100 an der Basis 104, Aufbringen einer Schicht aus Fritt-Glas 124 auf der Basis 104, Anbringen des Deckels 106 an dem Fritt-Glas 124, und Aushärten des Fritt-Glases 124 zum Erzeugen einer abgedichteten Halbleiterverpackung 122 verpackt. Verbindungen für Steuerungs- und I/O Signale werden zu der elektrischen Komponente 100 von außerhalb des Gehäuses 102 über elektrische Zuleitungen 112 hergestellt, die sich entlang der Oberfläche der Basis 104 erstrecken. Wie in den vorangehenden Techniken erfordern die Halbleiterverpackungstechniken eine Basis 104 mit einer relativ großen Grundfläche. Zusätzlich können die Temperaturen, die zum Aushärten des Fritt-Glases 124 benötigt werden, für bestimmte elektrische Komponenten schädlich sein.
  • Das Halbleitergehäuse 122 kann unter Verwendung von Wafer-Verpackungstechniken in der Massenherstellung hergestellt werden. Nachdem das Gehäuse 122 hergestellt ist, muss jedoch der Deckel 106 genau geätzt werden, um ein planares Bondungsgebiet 114 freizulegen, ohne die elektrischen Zuleitungen zu beschädigen. Dieser zusätzliche Schritt fügt eine Komplexität hinzu, so dass die Produktionskosten ansteigen.
  • Die US-A-5286926 und 5375042 und die GB-A-2132411 beschreiben elektrische Komponentengehäuse, bei denen leitende Kontaktierungslöcher für die elektrischen Komponenten des Gehäuses sich durch die dielektrischen Substrate der Gehäuse von einer vorderen Oberfläche zu einer gegenüberliegenden hinteren Oberfläche der Substrate erstrecken. In der US-A-5286926 werden Löcher in dem Substrat gebildet und nach einer Verarbeitung zum Bereitstellen einer ringförmigen äußeren metallisierten Schicht, auf die eine innere Isolationsschicht über die Wände der Löcher gelegt wird, werden leitende Pole oder Kontaktierungslöcher durch Auffüllen der Löcher mit Metall gebildet. Die US-A-5375042 beschreibt eine keramische Schaltungsplatine, die aus mehreren Schichten gebildet ist, in denen jede Schicht mehrere Kontaktierungslöcher aufweist, die sich durch die Schicht erstrecken und mit einer leitenden Paste gefüllt sind. Die GB-A-2132411 beschreibt einen Prozess zum Herstellen einer Substratstruktur mit leitenden Kontaktierungslöchern, die sich durch das Substrat erstrecken, und zwar durch Herstellen von Vorformen mit identischer Form, die Oberflächen aufweisen, die mit metallisierten Drähten bedruckt sind, durch Anordnen der Vorformen als eine laminierte Struktur, und durch Heißpressen der laminierten Vorformen, um einen Block zu bilden, bei dem die Verdrahtung als interne Drähte eingebettet wird, die sich zwischen gegenüberliegenden Enden des Blocks erstrecken. Dann wird durch wiederholtes Schneiden des Blocks eine Vielzahl von Substraten hergestellt, wobei geschnittene Enden der Drähte an gegenüberliegenden Seiten des Substrats freigelegt sind.
  • Die EP-A-1176641 offenbart ein Verfahren zum Herstellen eines vorne- und -hinten elektrisch leitenden Substrats durch Ätzen eines Siliziumwafers, um eine Vielzahl von Stäben zu bilden, die an einem Ende durch einen Verbindungsabschnitt miteinander verbunden sind, durch Anwenden eines elektrischen leitenden Films über die Oberflächen der Stäbe und des Verbindungsabschnitts, durch Aufbringen eines Isolationsmaterials zwischen die Stäbe, die mit dem elektrisch leitenden Film abgedeckt sind, und durch Schleifen der gegenüberliegenden Oberflächen des sich ergebenden Substrats, um so gegenüberliegende Enden der Stäbe freizulegen. Die Kombination der Stäbe und des elektrischen leitenden Films bildet ein Durchloch, welches elektrisch die vordere und hintere Oberfläche des Substrats verbindet.
  • Die WO-01/56921 A offenbart ein Verfahren zum Herstellen eines Deckels zur Verwendung in mikroelektromechanischen Systemeinrichtungen in der Vakuumverpackung mit integrierten Schaltungskomponenten. Das Verfahren umfasst das Aufbringen eines Basisabdichtungsrings an einer Basis, wobei der Basisabdichtungsring eine Grundfläche einer elektrischen Komponente umgibt, Aufbringen eines Deckelabdichtungsrings auf eine erste Oberfläche einer Halbleiterdeckelschicht, und Koppeln des Deckelabdichtungsrings mit dem Basisabdichtungsring in einem Anbringungsschritt. Die erste Oberfläche der Halbleiterdeckelschicht wird geätzt, um einen Hohlraum für die elektrische Komponente durch Verwenden des Deckelabdichtungsrings als eine Ätzmaske zu bilden.
  • Eine Aufgabe der vorliegenden Erfindung ist es einen verbesserten Prozess zum Herstellen eines Gehäuses für elektrische Komponenten mit einer dielektrischen Basis und einem Deckel, die einen abgedichteten Hohlraum dazwischen für die elektrische Komponente definieren, und leitenden Kontaktierungslöchern, die sich durch die dielektrische Basis erstrecken, bereitzustellen.
  • Die Erfindung besteht in einem Prozess zum Herstellen eines Gehäuses für elektrische Komponenten mit einem abgedichteten oder dichten Hohlraum zur Aufnahme einer elektrischen Komponente, wie im Anspruch 1 hier angegeben. Die leitenden Kontaktierungslöcher, die sich durch die dielektrische Schicht erstrecken und durch den Prozess hergestellt werden, ermöglichen, dass Steuerungs- und/oder I/O Signale, die zu der elektrischen Komponente innerhalb des dichten Hohlraums gehören, in den Hohlraum durch die Basis anstelle durch den Übergang zwischen der Basis und dem Deckel eintreten. Das Gehäuse für elektrische Komponenten stellt vorzugsweise eine hermetisch abgedichtete Umgebung für die elektrische Komponente bereit, die klein und kostengünstig ist und auf dem Wafer-Niveau unter Verwendung von herkömmlichen Geräten per Massenproduktion hergestellt werden kann.
  • Zum besseren Verständnis der Erfindung wird mm auf die beiliegenden Zeichnungen bezug genommen. In den Zeichnungen zeigen:
  • 1A eine Querschnittsseitenansicht eines herkömmlichen Keramikgehäuses für elektrische Komponenten;
  • 1B eine Querschnittsseitenansicht eines alternativen herkömmlichen Keramikgehäuses für elektrische Komponenten;
  • 1C eine Querschnittsseitenansicht eines herkömmlichen Halbleiterkomponentengehäuses;
  • 2 eine Querschnittsseitenansicht eines Gehäuses für elektrische Komponenten in Übereinstimmung mit der vorliegenden Erfindung; und
  • 3A–H Querschnittsseitenansichten, die die Ausbildung einer Basis, die Einrichtung einer elektrischen Komponente an der Basis, und die Anbringung eines Deckels an der Basis zum Herstellen des Gehäuses für elektrische Komponenten der 2 zeigen.
  • 2 zeigt eine Querschnittsseitenansicht eines Gehäuses 200 in Übereinstimmung mit der vorliegenden Erfindung zum Aufnehmen einer elektrischen Komponente 202 innerhalb eines dichten bzw. abgedichteten Hohlraums 204. Im allgemeinen Überblick umfasst das Gehäuse 200 (die Verpackung 200) eine Basis 206 und einen Deckel 208, die den abgedichteten Hohlraum 204 dazwischen definieren. Die Basis 206 weist wenigstens ein Kontaktierungsloch 210 auf welches sich dadurch erstreckt, wobei Signalen, die zu der elektrischen Komponente 202 gehören, erlaubt wird zwischen dem abgedichteten Hohlraum 204 und dem Äußeren des Gehäuses 200 zu verlaufen, ohne durch den Übergang zwischen der Basis 206 und dem Deckel 208 zu verlaufen. In einer bevorzugten Ausführungsform wird das Gehäuse 200 unter Verwendung von Verarbeitungstechniken auf Wafer-Niveau per Massenproduktion hergestellt und dann unter Verwendung von herkömmlichen Schneidetechniken herausgesondert (d. h. von angrenzenden Gehäusen getrennt). Die vorliegende Erfindung ist besonders nützlich, obwohl nicht ausschließlich dafür, zum hermetischen Abdichten von hinsichtlich der Umgebung empfindlichen elektrischen Hochfrequenzkomponenten, wie Halbleiterlasern, und mikroelektromechanischen Systemen (MEMS).
  • Die Basis 206 stellt eine Anbringungsoberfläche bereit, auf der die elektrische Komponente 202 angebracht werden kann, und Kontaktierungslöcher 210, die sich durch die Basis 206 erstrecken, um Signale, die zu der Komponente 202 gehören, wie beispielsweise Steuerungs-, I/O, und/oder Energie-Signale zu übergeben. Zusätzlich kann das Kontaktierungsloch 210 für einen Wärmetransfer verwendet werden. Die Kontaktierungslöcher 210 erstrecken sich zwischen einer oberen Oberfläche 206a der Basis 206 und einer unteren Oberfläche 206b der Basis 206 und sind voneinander durch ein dielektrisches Material 212 mit einem thermischen Ausdehnungskoeffizienten, der ungefähr gleich zu demjenigen der Kontaktierungslöcher 210 ist, elektrisch isoliert. In einer bevorzugten Ausführungsform sind die Kontaktierungslöcher 210 ein herkömmliches Halbleitermaterial wie Silizium und das dielektrische Material 212 ist Glas (z. B. Borsilikatglas).
  • Um die Leitfähigkeit zu verbessern, kann das Halbleitermaterial der Kontaktierungslöcher 210 stark dotiert sein und/oder die Kontaktierungslöcher 210 können weiter eine Metallumhüllung 214 (z. B. Silber), die das Halbleitermaterial umgibt, umfassen. Kontaktierungslöcher 210, die von einer Metallumhüllung 214 umgeben sind, sind besonders leitend bei hohen Frequenzen wie Funkfrequenzen (HF) oder Mikrowellenfrequenzen. In einer alternativen Ausführungsform können die Kontaktierungslöcher 210 vollständig aus Metall bestehen.
  • In der dargestellten Ausführungsform umfasst die Basis 206 einen Abdichtungsring 216 zur Verwendung bei der Anbringung des Deckels 208 an der Basis 206, Hohlraum-Bondungsflecken 217a zur Verwendung bei der Einrichtung der elektrischen Komponente 202 auf der Basis 206 und zum elektrischen Verbinden der Komponente 202 mit den Kontaktierungslöchern 210, und externe Bondungsflecken 217b zum Ermöglichen einer elektrischen Kontinuität durch die Kontaktierungslöcher 210. Der Abdichtungsring 216 ist vorzugsweise eine oder mehrere Schichten am Metall, die ein Muster auf der Basis 206 bilden, welches die Grundfläche der elektrischen Komponente 202 und die Kontaktierungslöcher 210, mit denen die Komponente 202 gekoppelt ist, umgibt. Wie eine oder mehrere Schichten aus Metall, die den Abdichtungsring 216 bilden, können eine Schicht aus Nickelchrom (bzw. Nichrome) und eine Schicht am Platin umfassen. Die Bondungsflecken 217a, b sind vorzugsweise ein oder mehrere Schichten aus Metall, die auf die freigelegten Oberflächen des Kontaktzierungslochs 210 aufgebracht sind. Die ein oder mehrere Schichten aus Metall, die die Hohlraum-Bondungsflecken 217a bilden, können sequentielle Schichten aus Titan/Platin/Gold oder Titan/Platin/Kupfer umfassen. Die ein oder mehrere Schichten aus Metall, die die externen Bondungsflecken 217b bilden, können sequentielle Schichten aus Titan, Wolfram, Kupfer und Lötmittel (z. B. Zinn/Blei Lötmittel) umfassen. Andere geeignete Metallschichten zum Bilden des Abdichtungsrings 216 und der Bondungsflecken 217a, b werden Durchschnittsfachleuten in dem technischen Gebiet von integrierten Schaltungen geläufig sein.
  • Der Deckel 208 wird an der Basis 206 angebracht, um den dichten Hohlraum 204 zu schaffen, der vorzugsweise hermetisch abgedichtet ist. Der Deckel 208 weist einen thermischen Ausdehnungskoeffizienten auf, der ungefähr gleich zu demjenigen der Basis 206 ist, und ist vorzugsweise Silizium. In der dargestellten Ausführungsform umfasst der Deckel 208 einen Hohlraum 209, der so bemessen ist, dass die Komponente 202 aufgenommen wird. Zusätzlich umfasst der Deckel 208 einen Abdichtungsring 218, der ein Spiegelbild des Basisabdichtungsrings 216 ist. Vorzugsweise umfasst der Deckelabdichtungsring 218 ein oder mehrere Schichten aus Metall, die eine Schicht aus Nickelchrom, eine Schicht aus Platin und eine Schicht aus Lötmittel, wie Gold/Zinn (Au/Sn) Lötmittel, zur Verwendung bei der Bondung des Deckelabdichtungsrings 218 an dem Basisabdichtungsring 216, umfassen können.
  • Die Komponente 202 ist ein oder mehrere elektrische Komponenten, die innerhalb des abgedichteten Hohlraums 204 abgedichtet werden sollen, der durch Anbringen des Deckels 208 an der Basis 206 erzeugt wird. Die Komponente 202 weist ein oder mehrere Anschlüsse 220, die Energie-, Steuerungs- und/oder I/O Signalanschlüsse, auf, die mit den Kontaktierungslöchern 210 verbunden sind, die sich durch die Basis 206 erstrecken. Die Komponente 202 kann eine diskrete Komponente wie ein Widerstand, ein Kondensator, eine integrierte Schaltung mit Zuleitungen, die an die Hohlraum-Bondungsflecken 217a, die auf die Kontaktierungslöcher 210 aufgebracht sind, per Drahtbondung verbunden werden können, eine integrierte Schaltung mit einem Kugelgitterfeld (Ball Grid Array; BGA) für eine Lötmittelkügelchen-Anbringung an den Hohlraum-Bondungsflecken 217a, ein MEMS, oder im Wesentlichen irgendeine elektrische Komponente sein.
  • Die 3A–H sind eine Serie von Diagrammen, die ein bevorzugtes Verfahren zum Herstellen des Gehäuses 200 für elektrische Komponenten, welches in 2 dargestellt ist, darstellt, wobei gleiche Elemente gleiche Zahlen aufweisen. In einem allgemeinen Überblick umfasst das Verfahren unter Bezugnahme auf 2 (A) das Bilden einer Basis 206 mit einer ersten Oberfläche 206a und einer zweiten Oberfläche 206b gegenüberliegend zu der ersten Oberfläche 206a, wobei die Basis 206 wenigstens ein leitendes Kontaktierungsloch 210 aufweist, welches sich durch die erste und zweite Oberfläche 206a, b (3A–F) erstreckt; (B) das Anbringen einer Komponente 202 mit wenigstens einem Anschluss an der ersten Oberfläche 206a der Basis 206, wobei der Anschluss mit einem Kontaktierungsloch 210 gekoppelt wird (3G); und (C) das Erzeugen eines Deckels 208 und das Koppeln des Deckels 208 mit der ersten Oberfläche 206a der Basis 206, wobei der Deckel 208 und die Basis 206 einen abgedichteten Hohlraum 204 dazwischen zur Aufnahme der Komponente 202 definieren (3H). In einer bevorzugten Ausführungsform werden die Schritte auf dem Wafer-Niveau unter Verwendung von herkömmlichen Herstellungsmaschinen und Herstellungstechniken für integrierte Schaltungen aus Siliziumwafern ausgeführt.
  • Unter besonderer Bezugnahme auf die 3A–F wird nun der allgemeine Schritt zum Bilden einer Basis 206 (2) beschrieben werden. Wie in 3A gezeigt wird ein planares leitendes Material (z. B. Silizium) geätzt, um eine geätzte leitende Schicht 300 mit Vorsprüngen (auch Sockel genannt) 302 und Tälern 304 herzustellen. Wie nachstehend beschrieben wird bilden die Vorsprünge 302 die Kontaktierungslöcher 210, die sich durch die Basis 206 erstrecken, die in 2 dargestellt ist. Vorzugsweise sind die Täler 304 6 mils tief (d. h. die Vorsprünge 302 sind wenigstens 6 mils hoch).
  • Die geätzte leitende Schicht 300 wird durch Bilden einer Maske 308 auf einem Planaren leitenden Material hergestellt. Die Täler 304 werden in Gebieten des Planaren leitenden Materials gebildet, die nicht von der Maske 308 abgeschirmt werden; und die Vorsprünge 302 werden definiert, die in Gebieten sind, die von der Maske 308 abgeschirmt sind. In einer bevorzugten Ausführungsform ist die Maske 308 ein Siliziumnitritmaterial, das auf dem Planaren leitenden Material in einer bekannten Weise erzeugt wird, und das Planare leitende Material wird unter Verwendung einer bekannten KOH und Wasser-Lösung geätzt. Alternativ kann das leitende Material unter Verwendung eines bekannten Trockenätzprozesses geätzt werden. Andere geeignete Ätztechniken sind Durchschnittsfachleuten in dem technischen Gebiet bereits geläufig. Nachdem das leitende Material geätzt ist, kann die Maske 308 in einer von mehreren altbekannten Vorgehensweisen entfernt werden.
  • Wie in 3B gezeigt, wird eine Metallschicht 306 optional auf der geätzten Oberfläche der geätzten leitenden Schicht 300 aufgebracht. Wie nachstehend beschrieben wird, wird die Metallschicht 306 die Metallumhüllung 214 bilden, die die Kontaktierungslöcher 210 umgibt, die in 2 gezeigt sind. Die Metallschicht 306 wird auf der geätzten Oberfläche unter Verwendung von herkömmlichen Techniken aufgebracht. Zum Beispiel kann Silber auf der geätzten Oberfläche durch eine Verdampfung oder eine Aufstäubung einer Titan/Wolfram-Schicht, gefolgt von einer Silberschicht, unter Verwendung von bekannten Techniken aufgebracht werden. Die Titan/Wolfram-Schicht dient als eine Adhäsionsschicht, um zu dem Anhaften der Silberschicht an der Oberfläche der geätzten leitenden Schicht 300 beizutragen.
  • Wie in 3C gezeigt wird ein dielektrisches Material 310 auf der geätzten leitenden Schicht 300 aufgebracht, um die Teller 304 aufzufüllen. In einer bevorzugten Ausführungsform ist das dielektrische Material 310 Glas, welches auf die darunter liegende Schicht aufgebracht wird (d. h. die geätzte leitende Schicht oder soweit vorhanden, die Metallschicht 304). Das Glas wird an der darunter liegenden Schicht über einen Verkapselungsprozess verschmolzen, wie beispielsweise in dem gemeinschaftlichen United States Patent Nrn. 5,268,310 und 5,343,070 von Goodrich et al. beschrieben, welche hier durch Bezugnahme Teil der vorliegenden Anmeldung sind.
  • Wie in 3D gezeigt, wird das dielektrische Material 310 geschliffen, um die oberen Oberflächen 302a der Vorsprünge 302 freizulegen. In einer bevorzugten Ausführungsform wird das dielektrische Material 310 unter Verwendung von bekannten Techniken geschliffen und poliert, um eine Planare Spekkeloberfläche mit Inseln von freigelegten Vorsprüngen 302, getrennt durch dielektrisches Material 310, zu erzeugen.
  • Wie in 3E gezeigt werden Strukturen 312 auf der geschliffenen Oberfläche des geschliffenen Materials 310 und den oberen Oberflächen 302a der freigelegten Vorsprünge 302 gebildet. In der dargestellten Ausführungsform umfassen die Strukturen 312 ein Abdichtungsring 216, der auf das dielektrische Material 310 aufgebracht ist, und Hohlraum-Bondungsflecken 217a, die auf der oberen Oberfläche 302a der freigelegten Vorsprünge 302 aufgebracht sind. Zusätzlich können die Strukturen 312 beispielsweise, aber ohne darauf beschränkt zu sein, hergestellte monolithische und heterolithische Komponenten (z. B. P-I-N Dioden, Schottky Dioden, Varaktor Dioden und Widerstände) und Metallverbindungen zwischen den oberen Oberflächen 302a der freigelegten Vorsprünge 302 umfassen. Verfahren zum Herstellen von heterolithischen integrierten Schaltungen finden sich in dem gemeinschaftlichen United States Patent Nr. 6,150,197 von Boles et al., welches hier durch Bezugnahme Teil der vorliegenden Anmeldung ist.
  • In einer bevorzugten Ausführungsform wird der Abdichtungsring 216 auf der geschliffenen dielektrischen Material 310 unter Verwendung eines herkömmlichen Dom-Verdampfers gebildet, um sequentiell eine Schicht aus Nickelchrom und eine Schicht aus Platin aufzubringen. Zusätzlich werden vorzugsweise die Hohlraum-Bondungsflecken 217a auf den oberen Oberflächen 302a der freigelegten Vorsprünge 302 gebildet, und zwar durch sequentielles Aufbringen von Titan/Platin, Gold oder Titan/Platin/Kupfer als Metallschichten zur Verwendung bei der Bondung der Komponente 202 und deren zugehörige Anschlüsse 220 an der Basis 206.
  • Wie in 3F gezeigt wird die geätzte Leiterschicht auf einer zweiten Oberfläche 206b, die der ersten Oberfläche 206a gegenüber liegt, geschliffen, um das dielektrische Material 310 freizulegen, wodurch die Vorsprünge 302 voneinander elektrisch isoliert werden, um die Kontaktierungslöcher 210 zu bilden. Zusätzlich werden in der dargestellten Ausführungsform die externen Bondungsflecken 217b an den einzelnen Kontaktierungslöchern 210 angebracht. In einer Ausführungsform ist die abschließende Dicke der Basis 206 nach einem Schleifvorgang ungefähr 5 mils. Vorzugsweise sind die externen Bondungsflecken 217b Lötmittelkügelchen, die in einer bekannten Weise durch sequentielles Aufbringen einer Anhaftungsschicht (z. B. einer Schicht aus Titan/Wolfram und einer Schicht aus Kupfer) und einem Lötmittelkügelchen hergestellt werden.
  • Unter besonderer Bezugnahme auf 3G wird nun der allgemeine Schritt zum Herstellen einer Komponente 202 auf einer Basis 206 (2) beschrieben. Wie in 3G gezeigt wird die Komponente 202 auf der Basis 206 eingerichtet, nachdem das dielektrische Material 310 geschliffen ist und die Struktur 312 auf der geschliffenen Oberfläche gebildet ist (wie in den 3D–E gezeigt) und bevor die geätzte leitende Schicht 300 geschliffen und poliert wird (wie in 3F gezeigt). Zum Beispiel kann die Komponente 202 auf der Basis 206 unmittelbar nach oder im wesentlichen gleichzeitig mit dem Schritt zum Bilden der Struktur 312 auf der Basis 206 eingerichtet werden (3E).
  • Die Komponenten 202 können auf der Basis 206 durch Bonden von diskreten Komponenten oder integrierten Schaltungen an der Basis 206, Aufbringen von verschiedenen Metallschichten zum Bilden von Komponenten auf der Basis, und/oder durch epitaktisches Aufwachsenlassen von Komponenten auf der Basis 206 eingerichtet werden. Zum Beispiel wird in der in 3G dargestellten Ausführungsform die Komponente 202 auf der Basis durch Bunden der Komponente an der Basis 206 und durch Drahtbonden der Anschlüsse 220, die zu der Komponente 202 gehören, an den Kontaktierungslöchern 210 eingerichtet. Andere Methoden zum Einrichten bzw. Herstellen von Komponenten 202 auf der Basis 206 sind Durchschnittsfachleuten in dem technischen Gebiet bereits geläufig.
  • Unter besonderer Bezugnahme auf 3H wird nun der allgemeine Schritt zum Erzeugen eines Deckels 208 und zum Anbringen des Deckels 208 an der Basis 206 beschrieben. In der dargestellten Ausführungsform wird der Deckel 208 mit der Basis 206 gekoppelt, nachdem die Komponente 202 auf der Basis 206 (wie in 3G gezeigt) hergestellt ist und bevor die geätzte leitende Schicht 300 geschliffen und poliert wird (wie in 3F gezeigt). Wie in 3H gezeigt umfasst der Deckel 208 vorzugsweise einen Hohlraum zur Aufnahme der Komponente 202 und einen Abdichtungsring 218 zum Anbringen des Deckels 208 an der Basis 206.
  • In einer bevorzugten Ausführungsform wird der Deckel 208 durch Aufbringen des Deckelabdichtungsrings 218 auf einen Wafer (z. B. auf einen Siliziumwafer) und durch Atzen des Wafers zum Bilden des Hohlraums 209 erzeugt.
  • Der Deckelabdichtungsring 218 bildet eine Maske auf dem Wafer zur Verwendung bei der Atzung des Wafers, um den Hohlraum 209 zu erzeugen. Der Wafer wird dann unter Verwendung von herkömmlichen Techniken geätzt, um den Hohlraum 209 zu bilden.
  • Der Deckelabdichtungsring 218 kann durch Aufbringen eines Fotolacks in einem gewünschten Muster auf dem Wafer mit Ausschnitten für das gewünschte Muster gebildet werden. Das gewünschte Muster des Deckelabdichtungsrings 218 ist ein Spiegelbild des Musters, welches verwendet wird, um den Basisabdichtungsring 216 zu erzeugen. Ein Dom-Verdampfer kann verwendet werden, um sequentielle Schichten aus Metall aufzubringen, beispielsweise eine Schicht am Nickelchrom, eine Schicht aus Platin über der Nickelchromschicht, und dann eine 5 μm Schicht am Gold/Zinn (Au/Sn) Lötmittel mit einem Schmelzpunkt von ungefähr 300 Grad Celsius. Obwohl das Gold/Zinn-Lötmittel in der bevorzugten Ausführungsform verwendet wird, kann im wesentlichen irgendeine Lötmittelverbindung verwendet werden, z. B. Pb/Sn, Sn/Sb, Sn/Cu/G, Au/Ge, Au/Si, etc. Der Fotolack kann dann aufgelöst werden, um überschüssiges Metall zu entfernen, wobei der Deckelabdichtungsring 218 zurückgelassen wird.
  • Der Deckel 208 wird dann an der Basis 206 angebracht. In einer bevorzugten Ausführungsform wird der Deckel 208 an der Basis 206 durch Positionieren des Deckels 208 im Verhältnis zu der Basis 206 unter Verwendung von bekannten Techniken angebracht, so dass der Basisabdichtungsring 216 und der Deckelabdichtungsring 218 ausgerichtet und in Kontakt miteinander sind. Die Abdichtungsringe 216, 218 werden dann auf eine ausreichende Temperatur erwärmt, um das Lötmittel auf dem Deckelabdichtungsring 218 fließen zu lassen, und werden dann abgekühlt, um den Deckel 208 an der Basis 206 zu befestigen, wodurch der abgedichtete Hohlraum 204 dazwischen erzeugt wird.
  • Das Lötmittel, welches verwendet wird, um den Deckel 208 an der Basis 206 zu befestigen, sollte eine höhere Reflow-Temperatur als das Lötmittel haben, das in den externen Bondungsflecken 217b auf der Basis 206 (beschrieben unter Bezugnahme auf 3F) verwendet wird, um zu verhindern, dass die Temperaturen, die zum Verflüssigen des Lötmittels in den externen Bondungsflecken 217b verwendet werden, die Verbindung zwischen der Basis 206 und dem Deckel 208 ungünstig beeinflussen.
  • In einer bevorzugten Ausführungsform, unter Bezugnahme auf 2, wird das Gehäuse 200 für elektrische Komponenten auf der Wafer-Ebene bzw. dem Wafer-Niveau zusammengebaut. Ein Zusammenbau auf Wafer-Niveau wird durch Ausrichten und Verbinden des Wafers, auf dem die Basisteile 206 hergestellt sind, mit dem Wafer, auf dem die Deckel 208 hergestellt sind, unter Verwendung von kommerziell erhältlichen Wafer-Ausrichtern/Bondern erreicht, die gegenwärtig verwendet werden, um beispielsweise Silizium-auf-Isolator (SOI) Wafer und mikro-elektromechanische (MEN) Gasturbinen herzustellen. Der Wafer-Ausrichter/Bonder richtet die Basis 206 und den Deckel 208 unter Verwendung von Ausrichtungsmustern auf deren jeweiligen Oberflächen aus. Die Basis und der Deckel werden dann in Ausrichtung gehalten und in eine Bondungskammer bewegt. Die Basis 206 und der Deckel 208 werden innerhalb der Bondungskammer zusammengeklemmt und die Temperatur wird erhöht, um das Lötmittel auf dem Deckelabdichtungsring 218 zu verflüssigen. Vorzugsweise ist die Temperatur, die zum Verflüssigen des Lötmittels benötigt wird, unter ungefähr 350°C. Die verbundene Basis 206 und der Deckel 208 werden dann abgekühlt, um das Gehäuse 200 für elektrische Komponenten zu bilden. Das Gehäuse 200 für elektrische Komponenten wird dann an eine Ausgangskassette zur Vereinzelung unter Verwendung von bekannten Schneidtechniken transferiert, um das Gehäuse 200 von benachbarten Einrichtungen zu trennen. In einer bevorzugten Ausführungsform kann die Art des Gases und der Druck des Gases in der Bondungskammer in einer bekannten Weise gesteuert werden, so dass ermöglicht wird, dass die Art des Gases und der Druck innerhalb des abgedichteten Hohlraums 208 des Gehäuses 200 für elektrische Komponenten gesteuert werden kann.

Claims (16)

  1. Prozess zum Herstellen eines Gehäuse ihr elektrische Komponente mit einem dicht abgeschlossenen Hohlraum (204) zur Aufnahme einer elektrischen Komponente (202), umfassend die folgenden Schritte: Ätzen einer Halbleiterbasisschicht (300) mit einer ersten und zweiten gegenüberliegenden Oberfläche (206a, 206b), um wenigstens einen Sockel (302) auf der ersten Oberfläche zu bilden; Anwenden einer Schicht aus einem dielektrischen Material (310) auf der ersten Oberfläche (206a) der geätzten Halbleiterbasisschicht (300); Schleifen der dielektrischen Schicht (310), um eine Oberfläche (302a) des wenigstens einen Sockels (302) freizulegen; Einrichten einer elektrischen Komponente (202) auf der Basisschicht (300), wobei die elektrische Komponente wenigstens einen Anschluss (220) aufweist, der mit der freigelegten Oberfläche (302a) des wenigstens einen Sockels (302) gekoppelt ist; Schleifen der Halbleiterbasisschicht (300) auf der zweiten Oberfläche (206b), um die dielektrische Schicht (310) freizulegen, wobei der wenigstens eine Sockel (302) eine leitendes Kontaktierungsloch (210) bildet, das sich durch die dielektrische Schicht (310) erstreckt, gekennzeichnet durch die folgenden weiteren Schritte: Herstellen eines Deckels (208) für die geschliffene dielektrische Schicht mit einem Hohlraum (204) zur Aufnahme der elektrischen Komponente (202), wobei der Deckel-Herstellungsschritt ein Aufbringen eines Deckelabdichtungsrings (218) auf einer ersten Oberfläche einer Halbleiterdeckelschicht, und ein Ätzen der ersten Oberfläche der Halbleiterdeckelschicht, um den Hohlraum (204) unter Verwendung des Deckelabdichtungsrings (218) als eine Ätzmaske zu bilden, umfasst. Aufbringen eines Basisabdichtungsrings (216) auf der geschliffenen dielektrischen Schicht (310), wobei der Basisabdichtungsring (216) und der Deckelabdichtungsring (218) Spiegelbilder von einander sind; und Koppeln des Deckelabdichtungsrings mit dem Basisabdichtungsring, um den Deckel an der dielektrischen Schicht zu befestigen.
  2. Prozess nach Anspruch 1, wobei der Basisabdichtungsring eine Grundfläche der elektrische Komponente (202) und des Kontaktierungslochs (210) umgibt.
  3. Prozess nach Anspruch 1 order 2, wobei der Basisabdichtungsring (216) mit dem Deckelabdichtungsring (218) über ein leitendes Material gekoppelt ist.
  4. Prozess nach Anspruch 3, wobei das leitende Material ein Lötmittel ist.
  5. Prozess nach Anspruch 4, mit wenigstens den Schritten zum Ausrichten des Basisabdichtungsrings (216) und des Deckelabdichtungsrings (218) zueinander, Ausführen eines Rückschmelz-Schritts des Lötmittels und Kühlen des Lötmittels, um den Deckelabdichtungsring (218) und den Basisabdichtungsring (216) zu verbinden.
  6. Prozess nach irgendeinem der vorangehenden Ansprüche mit dem Schritt zum Bilden eines Lötmittelkügelchens (217a), das mit dem wenigstens einen elektrisch isolierten Sockel (210) gekoppelt ist.
  7. Prozess nach irgendeinem der vorangehenden Ansprüche, wobei der Einrichtungsschritt wenigstens den Schritt zum Aufbauen der Komponente (202) auf der geschliffenen dielektrischen Schicht (206) umfasst.
  8. Prozess nach irgendeinem der vorangehenden Ansprüche 1 bis 6, wobei der Einrichtungsschritt wenigstens den Schritt zum Anordnen der Komponente (202) auf der geschliffenen dielektrischen Schicht (310) umfasst.
  9. Prozess nach Anspruch 8, wobei der Anordnungsschritt ein Befestigen der Komponente (202) an der geschliffenen dielektrischen Schicht (310), und ein elektrisches Koppeln des wenigsten einen Anschlusses (220) mit der freigelegten Oberfläche (302a) des wenigstens eine Sockels umfasst.
  10. Prozess nach Anspruch 9, wobei der Kopplungsschritt wenigstens den Schritt eines Drahtbondierens wenigstens eines Anschlusses (220) an der freigelegten Oberfläche (302a) des wenigstens einen Sockels (302) umfasst.
  11. Prozess nach Anspruch 9 oder 10, wobei der Kopplungsschritt wenigstens den Schritt eines Befestigen wenigstens eines Anschlusses (220) an der freigelegten Oberfläche (302a) des wenigstens einen Sockels (302) mit einem Lötmittelkügelchen umfasst.
  12. Prozess nach irgendeinem der vorangehenden Ansprüche, wobei der Befestigungsschritt wenigsten den Schritt eines Verschmelzens der Schicht aus dem dielektrischen Material (310) mit der ersten Oberfläche (206a) der geätzten Halbleiterbasisschicht (300) umfasst.
  13. Prozess nach irgendeinem der vorangehenden Ansprüche, mit dem Schritt eines Anwenden wenigstens einer Schicht aus Metall (306) auf der ersten Oberfläche der geätzten Halbleiterbasisschicht (300) vor der Anwendung der Schicht aus dem dielektrischen Material.
  14. Prozess nach irgendeinem der vorangehenden Ansprüche, wobei sämtliche Schritte auf einer Wafer-Ebene ausgeführt werden.
  15. Prozess nach irgendeinem der vorangehenden Ansprüche, wobei die Basis (206) und der Deckel (208) ungefähr gleiche thermische Ausdehnungskoeffizienten aufweisen.
  16. Prozess nach irgendeinem der vorangehenden Ansprüche, wobei die Komponente (202) hermetisch abgedichtet innerhalb des Hohlraums (204) zwischen der Basis (206) und dem Deckel (208) ist, wenn der Deckel an der Basis befestigt ist.
DE2003614677 2002-03-28 2003-03-28 Hermetisch dichtes Gehäuse für ein elektronisches Bauelement Expired - Fee Related DE60314677T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/109,351 US7026223B2 (en) 2002-03-28 2002-03-28 Hermetic electric component package
US109351 2002-03-28

Publications (2)

Publication Number Publication Date
DE60314677D1 DE60314677D1 (de) 2007-08-16
DE60314677T2 true DE60314677T2 (de) 2008-04-10

Family

ID=28453086

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003614677 Expired - Fee Related DE60314677T2 (de) 2002-03-28 2003-03-28 Hermetisch dichtes Gehäuse für ein elektronisches Bauelement

Country Status (3)

Country Link
US (1) US7026223B2 (de)
EP (1) EP1353373B1 (de)
DE (1) DE60314677T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038246B4 (de) * 2009-10-16 2021-05-27 Infineon Technologies Ag Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003024865A2 (de) * 2001-08-24 2003-03-27 Schott Glas Verfahren zur herstellung von mikro-elektromechanischen bauelementen
WO2004037711A2 (en) * 2002-10-23 2004-05-06 Rutgers, The State University Of New Jersey Processes for hermetically packaging wafer level microscopic structures
EP1515364B1 (de) * 2003-09-15 2016-04-13 Nuvotronics, LLC Gehäuse und Verfahren zu seiner Herstellung und zu seiner Prüfung
WO2005031863A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US7291513B2 (en) * 2003-12-15 2007-11-06 Dalsa Semiconductor Inc. Hermetic wafer-level packaging for MEMS devices with low-temperature metallurgy
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US20050253282A1 (en) * 2004-04-27 2005-11-17 Daoqiang Lu Temperature resistant hermetic sealing formed at low temperatures for MEMS packages
US20060065916A1 (en) 2004-09-29 2006-03-30 Xubai Zhang Varactors and methods of manufacture and use
KR100688776B1 (ko) * 2004-12-27 2007-03-02 동부일렉트로닉스 주식회사 반도체 소자의 시즈닝 방법
US7816745B2 (en) * 2005-02-25 2010-10-19 Medtronic, Inc. Wafer level hermetically sealed MEMS device
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
KR100857172B1 (ko) 2005-10-11 2008-09-05 삼성전기주식회사 멤스 모듈 패키지
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
US7696083B2 (en) * 2006-03-10 2010-04-13 Endeoco Corporation Multi-layer device
JP5026038B2 (ja) * 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
ES2727204T3 (es) 2006-12-21 2019-10-14 Continental Teves Ag & Co Ohg Módulo de encapsulación, método para su fabricación y su utilización
US7696064B2 (en) * 2007-10-11 2010-04-13 Skyworks Solutions, Inc. Methods for forming a through via
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US20090257196A1 (en) * 2008-01-31 2009-10-15 Raytheon Company Methods and Apparatus for Heat Transfer for a Component
US20090242923A1 (en) * 2008-03-28 2009-10-01 M/A-Com, Inc. Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same
TWI361170B (en) * 2008-10-30 2012-04-01 Unimicron Technology Corp Cover component of micro-mechanical device and fabrication method thereof
US8168470B2 (en) 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US7955885B1 (en) 2009-01-09 2011-06-07 Integrated Device Technology, Inc. Methods of forming packaged micro-electromechanical devices
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
KR101637581B1 (ko) * 2010-03-09 2016-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP5521862B2 (ja) 2010-07-29 2014-06-18 三菱電機株式会社 半導体装置の製造方法
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130155629A1 (en) * 2011-12-19 2013-06-20 Tong Hsing Electronic Industries, Ltd. Hermetic Semiconductor Package Structure and Method for Manufacturing the same
US8597985B1 (en) * 2012-02-01 2013-12-03 Sandia Corporation MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
EP3240027B1 (de) 2016-04-25 2021-03-17 Technische Hochschule Ingolstadt Halbleitergehäuse
US10431510B2 (en) 2017-10-09 2019-10-01 Global Circuit Innovations, Inc. Hermetic lid seal printing method
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11342469B2 (en) 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2013735A1 (de) * 1968-07-05 1970-04-10 Gen Electric Inf Ita
JPS5987893A (ja) 1982-11-12 1984-05-21 株式会社日立製作所 配線基板とその製造方法およびそれを用いた半導体装置
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US5268310A (en) * 1992-11-25 1993-12-07 M/A-Com, Inc. Method for making a mesa type PIN diode
US5475567A (en) * 1993-12-20 1995-12-12 Delco Electronics Corp. Method for hermetically sealing a single layer ceramic thick film electronic module
JP2002515177A (ja) * 1995-01-30 2002-05-21 ザ ウィタカー コーポレーション 電子デバイスとその製造方法
US5696466A (en) * 1995-12-08 1997-12-09 The Whitaker Corporation Heterolithic microwave integrated impedance matching circuitry and method of manufacture
US6114716A (en) * 1996-03-22 2000-09-05 The Whitaker Corporation Heterolithic microwave integrated circuits
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6150197A (en) * 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
US6346742B1 (en) * 1998-11-12 2002-02-12 Maxim Integrated Products, Inc. Chip-scale packaged pressure sensor
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
US6303992B1 (en) * 1999-07-06 2001-10-16 Visteon Global Technologies, Inc. Interposer for mounting semiconductor dice on substrates
US6255899B1 (en) * 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
KR20030023613A (ko) 2000-02-02 2003-03-19 레이던 컴퍼니 집적회로 컴포넌트를 구비하는 마이크로전기기계 시스템의진공 패키징 방법 및 진공 패키지
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US6794272B2 (en) * 2001-10-26 2004-09-21 Ifire Technologies, Inc. Wafer thinning using magnetic mirror plasma
US6888223B2 (en) * 2003-04-01 2005-05-03 International Business Machines Corporation Use of photoresist in substrate vias during backside grind
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010038246B4 (de) * 2009-10-16 2021-05-27 Infineon Technologies Ag Oberflächenmontierbares drahtloses Package mit offenem Hohlraum für Hochleistungs-HF-Anwendungen, Verfahren zum Herstellen eines HF Halbleiterpackage und einer HF Halbleiterpackagebaugruppe

Also Published As

Publication number Publication date
DE60314677D1 (de) 2007-08-16
US7026223B2 (en) 2006-04-11
US20030183920A1 (en) 2003-10-02
EP1353373A3 (de) 2004-09-01
EP1353373A2 (de) 2003-10-15
EP1353373B1 (de) 2007-07-04

Similar Documents

Publication Publication Date Title
DE60314677T2 (de) Hermetisch dichtes Gehäuse für ein elektronisches Bauelement
JP4790614B2 (ja) 高信頼性多層回路基板およびその形成方法
DE60108204T2 (de) Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
CN100456467C (zh) 具有导电穿透通道的硅芯片载体及其制造方法
US6376280B1 (en) Microcap wafer-level package
US6429511B2 (en) Microcap wafer-level package
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
WO2005076470A1 (de) Elektrisches bauelement und herstellungsverfahren
US6614110B1 (en) Module with bumps for connection and support
DE102011088581A1 (de) Gehäuseverbindungen
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
DE102004018408A1 (de) Kapazitiver Drucksensor und Verfahren zur Herstellung
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
EP1199744B1 (de) Mikrodeckelgehäuse auf Scheibenebene
JP2006186357A (ja) センサ装置及びその製造方法
JPH0714028B2 (ja) 立体型半導体装置の製造方法
DE60218717T2 (de) Verfahren zum anodischen Bonden und Produkt
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
DE102021111094B4 (de) Sensorsystem mit einem mikroelektromechanischen Sensorelement und Verfahren zur Herstellung eines Sensorsystems
JPH02189961A (ja) 半導体装置
JPH01286430A (ja) 半導体チップの実装方法
JP2006162628A (ja) センサシステム
JP2009289952A (ja) 機能デバイス及び機能デバイスの製造方法

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: M/A-COM TECHNOLOGY SOLUTIONS HOLDINGS, INC., L, US

8328 Change in the person/name/address of the agent

Representative=s name: WAGNER & GEYER PARTNERSCHAFT PATENT- UND RECHTSANW

8339 Ceased/non-payment of the annual fee