DE60218717T2 - Verfahren zum anodischen Bonden und Produkt - Google Patents

Verfahren zum anodischen Bonden und Produkt Download PDF

Info

Publication number
DE60218717T2
DE60218717T2 DE60218717T DE60218717T DE60218717T2 DE 60218717 T2 DE60218717 T2 DE 60218717T2 DE 60218717 T DE60218717 T DE 60218717T DE 60218717 T DE60218717 T DE 60218717T DE 60218717 T2 DE60218717 T2 DE 60218717T2
Authority
DE
Germany
Prior art keywords
glass layer
glass
conductive pattern
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60218717T
Other languages
English (en)
Other versions
DE60218717D1 (de
Inventor
Leif Bergstedt
Katrin Persson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imego AB
Original Assignee
Imego AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imego AB filed Critical Imego AB
Application granted granted Critical
Publication of DE60218717D1 publication Critical patent/DE60218717D1/de
Publication of DE60218717T2 publication Critical patent/DE60218717T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00357—Creating layers of material on a substrate involving bonding one or several substrates on a non-temporary support, e.g. another substrate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Containers And Plastic Fillers For Packaging (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum anodischen Bonden einer ersten Struktur an eine Glasstruktur.
  • Hintergrund
  • Das Bonden von Glas an ein Substrat, beispielsweise eine bei Niedertemperatur simultan gesinterte Keramik („Low Temperature Co-Fired Ceramic", LTCC) unter Verwendung einer elektrischen Hochspannung ist bekannt.
  • Beispielsweise betrifft die EP 742 581 ein Verfahren zur Herstellung von versiegelten Hohlräumen auf Siliziumwaferoberflächen durch anodisches Bonden, wobei elektrisch isolierte Leiter durch die Versiegelungsbereiche vorhanden sind, um funktionale Einrichtungen in den Hohlräumen mit elektrischen Anschlüssen außerhalb der Hohlräume zu verbinden. Die Leiter werden durch die Verwendung von dotierten vergrabenen Kreuzungen in einem Einkristall-Siliziumsubstrat vorgesehen, wodurch es auch möglich wird, dass verschiedene Arten von integrierten Siliziumbauelementen, beispielsweise Sensoren hergestellt werden.
  • Das Verfahren besteht darin, dass Borsilikatglasplatten unter Verwendung eines so genannten anodisierten Bondens auf einen Silizium(Si)-Wafer gebondet werden. Eine Glasplatte ist auf einem Si-Wafer unter einem Druckbetrag angeordnet. Der Si-Wafer und das Glas werden dann auf einige hundert Grad erwärmt, und eine Spannung wird über die Platten (Glas und Wafer) angelegt, wodurch das Glas, welches Natrium(Na)-Ionen enthält, in den Si-Wafer migriert, und man erhält eine hermetische Verbindungsstelle.
  • Wenn zwei Si-Wafer zu verbinden sind, wird ein ähnliches Verfahren wie das oben erwähnte durchgeführt, wobei jedoch einer der Wafer mit einem aufgestäubten Borsilikatglas beschichtet ist, und ein anodisiertes Bonden durchgeführt wird.
  • Um eine anodisierte Verbindung erreichen zu können, muss das Objekt, welches an Si zu bonden ist, allgemein Na-Ionen enthalten, üblicherweise durch die Dotierung eines Glases mit Natronkalkglas. Der Grund für die Verwendung von Borsilikatglas ist, dass es den Si-Wafer-Eigenschaften entspricht, insbesondere bezüglich des Expansionskoeffizienten.
  • Die US 5,455,385 offenbart eine Verpackungsanordnung für einen Halbleiterschaltungschip, welche aus einer hermetisch versiegelbaren „Wannen"-artigen Struktur ausgebildet ist. Die wannenartige Struktur umfasst einen laminierten Stapel von dünnen Schichten aus LTCC-Material. Der laminierte Stapel von LTCC-Schichten enthält ein intern verteiltes Netzwerk von Verdrahtungsverbindungen, durch welche ein Chip, welcher an einem Bodenabschnitt der Wanne angebracht worden ist, mit einer Mehrzahl von leitfähigen Ausnehmungen oder Taschen elektrisch verbunden werden kann, welche an oberen und unteren Seitenkantenabschnitten der Wanne angeordnet sind, wodurch es möglich wird, dass mehrere Wannen als eine hermetisch versiegelte Anordnung miteinander verbunden und an den leitfähigen Taschen von benachbarten Wannen elektrisch verbunden werden.
  • In der US 5,600,541 verwendet ein 3D integrierter Schaltungs(„integrated circuit", IC)-Chipstapel eine Mehrzahl von diskreten Chipträgern, welche aus dielektrischen Bandschichten ausgebildet sind, beispielsweise aus verschmolzenem LTCC-Band. Die Chips sind in Hohlräumen in den Bandschichten un tergebracht und sind entweder mit Flip-Chip-Kontaktierung oder mit Drahtkontaktierung mit elektrischen Leitwegen verbunden, welche sich entlang einer oder mehrerer Bandschichten in Richtung des Rands des Trägers erstrecken. Zwischenträgerverdrahtungen sind zwischen den Leitwegen für benachbarte Träger entweder durch die Trägerseitenwände oder äußerlich vorgesehen. Die Träger sind aneinander in dem Stapel mechanisch befestigt, entweder mit Verbindern, welche auch eine E/A-Signalfähigkeit bereitstellen, oder mit einem Klebstoff, falls externe elektrische Verbinder verwendet werden. Die Struktur ist fest, kompakt, preisgünstig, mit herkömmlichen IC-Chips kompatibel und in der Lage, einen schlechten Chip durch Auseinanderbauen und Wiederzusammenbauen zu ersetzen.
  • Nach der US 5,176,771 wird eine Mehrzahl von Blättern aus LTCC-Band oder einem anderen verschmelzbaren keramischen Band zusammenlaminiert. Ein Muster wird auf eine Außenoberfläche der laminierten Struktur aus einem Material mit einer Wärmeschrumpfrate gedruckt, welche von derjenigen des Bandes verschieden ist. Das Muster kann vor oder nach der Laminierung aufgedruckt werden. Die Struktur wird dann gebrannt, um organische Materialen aus dem Band herauszubrennen. Während dieses Schritts schrumpfen das Muster und die darunter liegenden Abschnitte des oberen Bandblatts in einem anderen Umfang als der Hauptteil der Struktur und blättern von diesem ab, um Hohlräume auszubilden, welche die gleiche Form wie das Muster aufweisen. Die Struktur wird dann gebrannt, um das Band zu sintern und ein verschmolzenes mehrschichtiges Substrat auszubilden. Die Hohlräume können mit einem elektrisch leitenden Material oder einem Widerstandsmaterial gefüllt werden. Leiterspuren, welche beträchtlich dicker als diejenigen sind, welche unter Verwendung einer herkömmlichen Dickfilmtechnologie hergestellt werden können, können ausgebildet werden, in dem Hohlräume mit leitfähigem Material gefüllt werden und indem ein Material, welches besser leitend ist, über das Material in den Hohlräumen gedruckt wird. Alternativ können die Hohlräume mit einem Klebstoff gefüllt werden, um eine Komponente, beispielsweise eine Abdeckung, mit einem mehrschichtigen Substrat zu verbinden.
  • Nach der US 5,028,473 wird ein elektrisches Schaltungsmuster auf einem glaskeramischen wärmeschmelzbaren Band ausgebildet. Das Band wird auf eine Temperatur erwärmt, bei welcher es vorübergehend formbar wird, und wird dann in eine gewünschte nicht ebene Form gebogen. Eine weitere Anwendung von Wärme bewirkt, dass das Band in der nicht ebenen Form gesintert wird. Eine vielschichtige Struktur kann vorgesehen werden, indem mehrere Schichten von bei Niedertemperatur simultan gesinterter Keramik(„Low-Temperature Co-Fired Ceramic", LTCC)-Band mit darauf ausgebildeten entsprechenden Schaltungsmustern zusammenlaminiert werden, und die laminierte Struktur während des Erwärmungsschritts plastisch in die nicht ebene Form gebogen wird. Eine Schaltungsstruktur, welche einen Randverbinder umfasst, kann ausgebildet werden, indem eine Schicht aus einem glaskeramischen Transferband mit einem elektrischen Schaltungsmuster, welches an einem Randverbinderabschnitt desselben ausgebildete Leiterstreifen umfasst, auf ein verhältnismäßig starres Substrat laminiert wird, so dass der Randverbinderabschnitt um eine Kante des Substrats gebogen wird, um einen starren Randverbinder auszubilden. Der Randverbinderabschnitt des Transferbands, welcher während des Laminierschritts zu einer nicht ebenen Form ausgebildet wird, wird während des Erwärmungsschritts zusammen mit dem restlichen Abschnitt des Transferbands auf das Substrat aufgeschmolzen.
  • Nichts im Stand der Technik lehrt die Ausführung des Verfahrens nach der vorliegenden Erfindung oder weist auf diese hin.
  • Die US 5,801,068 betrifft eine mikroelektronische Vorrichtung, welche auf der Wafer-Ebene hermetisch versiegelt ist. Ein Substrat mit zugehöriger Elektronik und wenigstens einer Metallkontaktierfläche wird bereitgestellt. Eine dielektrische Schicht, beispielsweise ein Pyrex-Glasfilm, wird durch Zerstäubung auf dem Substrat abgeschieden, um ein Glas/Metall-Siegel auszubilden. Ein Glasfilm wird anschließend eben gemacht, bevorzugt durch chemisch mechanisches Polieren, um Oberflächenabweichungen zu entfernen. Ein Abdeckwafer wird anschließend anodisch an die dielektrische Schicht/den Glasfilm gebondet, um einen versiegelten Hohlraum zur Unterbringung und zum Schützen der Substratelektronik zu definieren. Die resultierende mikroelektronische Vorrichtung ist auf der Waferebene in ihrem eigenen hermetisch versiegelten Behälter verpackt. Jedoch verwendet diese Erfindung nicht das Dipolprinzip der vorliegenden Erfindung, bei dem eine Niederspannung zwischen den Dipolen angelegt wird. Das anodische Bonden wird mit herkömmlichen Verfahren erreicht.
  • Zusammenfassung
  • Die Aufgabe der Erfindung ist es, ein Verfahren zum Anwenden von anodischem Bonden unter Verwendung einer niedrigen Spannung bereitzustellen.
  • Daher umfasst das eingangs erwähnte Verfahren die Schritte: Anordnen eines leitenden Musters an einem Substrat; Vorsehen der Glasschicht an dem leitenden Muster; Vorsehen der ersten Struktur an der Glasschicht; Vorsehen einer Elektrode an ei ner Seite der ersten Struktur und Anlegen einer Spannung an das leitende Muster und die Elektrode, um ein elektrisches Feld über die erste Struktur und die Glasschicht zu erhalten, zwischen dem leitenden Muster (11) und der Elektrode, um eine anodische Verbindung zwischen der ersten Struktur und der Glasschicht herzustellen.
  • Bevorzugt ist die erste Struktur aus Silizium, LTCC („Low-Temperature Co-Fired Ceramic", bei Niedertemperatur simultan gesinterte Keramik) oder HTCC („High-Temperature Co-Fired Ceramic", bei Hochtemperatur simultan gesinterte Keramik) hergestellt. Die Glasschicht kann Natrium(Na)-Ionen enthalten. Zur Bereitstellung eines kürzeren Abstands zwischen den Elektroden ist das leitende Muster an einer Seite eines Substrats angeordnet und mit einer anderen Seite des Substrats über eine Durchkontaktierung verbunden. Die Glasschicht kann durch einen Schablonendruck oder durch Lithographie aufgebracht werden und bedeckt das leitende Muster wenigstens teilweise.
  • Kurzbeschreibung der Figuren
  • Im Folgenden wird die Erfindung unter Bezugnahme auf die beigefügten Figuren auf eine nicht beschränkende Weise weiter beschrieben werden, wobei:
  • 1 schematisch eine Querschnittsansicht eines Bond-Objekts darstellt,
  • 2 eine Draufsicht des Objekts nach 1 darstellt, und
  • 3 schematisch eine Stufe des erfindungsgemäßen Bond-Verfahrens darstellt.
  • Detaillierte Beschreibung des Ausführungsbeispiels
  • Die Aufgaben der Erfindung werden gelöst, indem ein elektrisch leitendes Muster an einer ersten Seite eines Substrats, bevorzugt LTCC, HTCC („High-Temperature Co-Fired Ceramic", bei Hochtemperatur simultan gesinterte Keramik) oder ähnlichem, und unter einem Glasmuster angebracht wird, welches gebondet werden soll. Das leitende Muster wird dann durch das Substrat mit der zweiten (entgegengesetzten) Seite des Substrats verbunden, welche die Anschlussseitenfläche ist. Somit wird zum Bonden eine Bondspannung zum Bonden durch das Glasmuster und nicht durch das gesamte Substrat benötigt, was zu einer viel niedrigeren anodischen Bondspannung führt.
  • 1 und 2 stellen eine erfindungsgemäße Anordnung dar. 1 ist ein Querschnitt durch ein Substrat 10, und 2 ist eine Seitenansicht des Substrats. An dem Substrat 10, beispielsweise LTCC, HTCC oder ähnlichem, ist ein leitendes Muster 11 und eine Glasbeschichtung 12 vorgesehen, welche das gesamte leitende Muster 11 oder Teile davon bedeckt. Die Glasbeschichtung kann durch einen Schablonendruck, Lithographie etc. aufgebracht werden. Die leitenden Muster 11 und 11' an entgegengesetzten Seiten des Substrats sind über eine Durchkontaktierung 13 verbunden.
  • Das Bondverfahren ist in 3 dargestellt.
  • Das Verfahren umfasst ein Bonden von Borsilikatglasplatten 12 auf einen Silizium(Si)-Wafer 14 unter Verwendung von anodisiertem Bonden. Der Si-Wafer und das Glas werden nach dem Aufbringen des Glases auf einige hundert Grad erwärmt. Eine Spannung wird mit dem leitenden Muster unter dem Glas durch die Durchkontaktierung an einer Seite und mit einer Elektrode 15 an der anderen Seite des Wafers 14 verbunden. Eine niedrige Spannung wird dann über die Platten (Glas und Wafer) angelegt, wodurch das Glas, welches wenigstens teilweise Natrium(Na)-Ionen enthält, in den Si-Wafer migrieren, und man erhält eine hermetische Verbindungsstelle. Das elektrische Feld zwischen den Elektroden ist mit schraffierten Linien dargestellt. Aufgrund des Abstands zwischen der Elektrode und dem leitenden Muster unter dem Glas wird eine viel kleinere Spannung zum Erreichen des Bondens benötigt. Experimente haben gezeigt, dass die Beziehung zwischen der Spannung und der Dicke zwischen den Elektroden 1V/1 μm sein kann.
  • Um ein anodisiertes Bonden erreichen zu können, muss allgemein das Objekt, welches an Si gebondet werden soll, Na-Ionen enthalten, üblicherweise durch die Dotierung eines Glases mit Natronkalkglas. Der Grund für die Verwendung von Borsilikatglas ist, dass es den Si-Wafer-Eigenschaften entspricht, insbesondere im Hinblick auf den Expansionskoeffizienten.
  • 3 stellt eine Stufe des Bondverfahrens dar. Eine Siliziumwafer-, Platten-LTCC- oder HTCC-Struktur 14, welche zu bonden ist, wird auf der Glasschicht 12 platziert. An einer Seite der Platte 14 ist eine Elektrodenplatte 15 angeordnet. Die Elektrodenplatte und das leitende Muster 11 unter dem Glas über die Durchkontaktierung sind mit den Anschlüssen einer Energiequelle 17 verbunden, so dass ein elektrisches Feld zwischen der Platte und dem leitenden Muster 11 erzeugt wird. Somit migrieren Natrium(Na)-Ionen des Glases in den Si-Wafer, und man erhält eine hermetische Verbindungsstelle/Versiegelung. Der Spannungsbetrag hängt von der Glasdicke ab; wie oben erwähnt, wird beispielsweise für eine Glasschicht mit einer Dicke von 12 μm eine Spannung von 12 V be nötigt. Sie kann mit der heute verwendeten Spannung verglichen werden, welche ungefähr 500 V ist.
  • Die Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt, sondern kann auf eine Anzahl von Weisen verändert werden, ohne von dem Umfang der beigefügten Ansprüche abzuweichen, und die Anordnung und das Verfahren können in Abhängigkeit von der Anwendung, den funktionellen Einheiten, den Bedürfnissen und Erfordernissen etc. auf verschiedene Weisen umgesetzt werden.

Claims (6)

  1. Verfahren zum anodischen Bonden zum Anbringen einer ersten Struktur (14) an einer Glasschicht (12), umfassend die Schritte: – Anordnen eines ersten leitenden Musters (11) und eines zweiten leitenden Musters (11') an entgegengesetzten Seiten eines Substrats (10), – Verbinden der ersten und zweiten leitenden Muster (11, 11') über eine Durchkontaktierung (13), – Vorsehen der Glasschicht (12) an dem leitenden Muster (11), – Positionieren der ersten Struktur (14) an der Glasschicht (12), – Vorsehen einer ersten Elektrode (15) an einer Seite der ersten Struktur (14), – Anlegen einer Spannung an die Durchkontaktierung und die erste Elektrode (15), um ein elektrisches Feld über die erste Struktur (14) und die Glasschicht (12) zu erhalten, und – Herstellen einer anodischen Verbindung zwischen der ersten Struktur und der Glasschicht, wobei die anodische Verbindung die erste Struktur (14) an der Glasschicht (12) anbringt.
  2. Verfahren nach Anspruch 1, wobei die erste Struktur hergestellt ist aus Silizium, LTCC („Low Temperature Co-fired Ceramic", bei Niedertemperatur simultan gesinterte Keramik) oder HTCC („High Temperature Co-fired Ceramic", bei Hochtemperatur simultan gesinterte Keramik).
  3. Verfahren nach Anspruch 1, wobei die Glasschicht Natrium (Na)-Ionen enthält.
  4. Verfahren nach einem der Ansprüche 1–3, wobei die Glasschicht durch einen Schablonendruck oder durch Lithographie aufgebracht wird.
  5. Verfahren nach einem der Ansprüche 1–4, wobei die Glasschicht das leitende Muster wenigstens teilweise bedeckt.
  6. Anodisch gebondete Struktur, welche man mit dem Verfahren nach einem der Ansprüche 1–5 erhält.
DE60218717T 2001-07-09 2002-07-09 Verfahren zum anodischen Bonden und Produkt Expired - Lifetime DE60218717T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0102476 2001-07-09
SE0102476A SE523600C2 (sv) 2001-07-09 2001-07-09 Metod för anodisk bodning
PCT/SE2002/001371 WO2003006396A1 (en) 2001-07-09 2002-07-09 Bonding method and product

Publications (2)

Publication Number Publication Date
DE60218717D1 DE60218717D1 (de) 2007-04-19
DE60218717T2 true DE60218717T2 (de) 2007-11-15

Family

ID=20284811

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60218717T Expired - Lifetime DE60218717T2 (de) 2001-07-09 2002-07-09 Verfahren zum anodischen Bonden und Produkt

Country Status (5)

Country Link
EP (1) EP1436237B1 (de)
AT (1) ATE356098T1 (de)
DE (1) DE60218717T2 (de)
SE (1) SE523600C2 (de)
WO (1) WO2003006396A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5281739B2 (ja) * 2006-07-18 2013-09-04 新光電気工業株式会社 陽極接合装置
CN103145096B (zh) * 2013-03-27 2015-04-08 山东理工大学 一种硅片与玻璃片的低温超声阳极键合方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233429A (ja) * 1990-02-08 1991-10-17 Mitsubishi Electric Corp 液晶表示素子の製造方法
US6127629A (en) * 1994-10-03 2000-10-03 Ford Global Technologies, Inc. Hermetically sealed microelectronic device and method of forming same
JP4137180B2 (ja) * 1995-01-20 2008-08-20 フラウンホッファー−ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファー 陽極結合方法

Also Published As

Publication number Publication date
EP1436237B1 (de) 2007-03-07
WO2003006396B1 (en) 2004-04-08
DE60218717D1 (de) 2007-04-19
EP1436237A1 (de) 2004-07-14
SE523600C2 (sv) 2004-05-04
WO2003006396A1 (en) 2003-01-23
SE0102476D0 (sv) 2001-07-09
ATE356098T1 (de) 2007-03-15
SE0102476L (sv) 2003-01-10

Similar Documents

Publication Publication Date Title
DE60314677T2 (de) Hermetisch dichtes Gehäuse für ein elektronisches Bauelement
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
DE69434234T2 (de) Chipkarte und Herstellungsmethode
EP0069901B1 (de) Stromrichtermodul
DE2749848C3 (de) Wärmebrücke einer in einem Gehäuse eingekapselten integrierten Schaltung
DE60015451T2 (de) Drucksensor und Herstellungsverfahren desselben
DE10336171B3 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE3414961C2 (de)
DE102018116847A1 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE1298630B (de) Integrierte Schaltungsanordnung
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
JPS6348172B2 (de)
DE10121970A1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
EP0272046A2 (de) Schaltungsstruktur mit einem gemischten keramischen Substrat
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE3340926A1 (de) Verdrahtungssubstrat, verfahren zu seiner herstellung, sowie eine damit versehene halbleitervorrichtung
EP1234330A2 (de) Methode für anodisches bonden
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE60218717T2 (de) Verfahren zum anodischen Bonden und Produkt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition