DE1640457B1 - Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung - Google Patents

Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung

Info

Publication number
DE1640457B1
DE1640457B1 DE19661640457 DE1640457A DE1640457B1 DE 1640457 B1 DE1640457 B1 DE 1640457B1 DE 19661640457 DE19661640457 DE 19661640457 DE 1640457 A DE1640457 A DE 1640457A DE 1640457 B1 DE1640457 B1 DE 1640457B1
Authority
DE
Germany
Prior art keywords
substrate
semiconductor component
semiconductor
substrate plate
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661640457
Other languages
English (en)
Other versions
DE1640457C2 (de
Inventor
Charles Chiou
Joseph Randolph Garcia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1640457B1 publication Critical patent/DE1640457B1/de
Application granted granted Critical
Publication of DE1640457C2 publication Critical patent/DE1640457C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1 2
Die Erfindung betrifft elektrische Verbindungen in den Halbleiterplättchen oder -bauteilen und dem
vorzugsweise monolithischen Schaltkreisanordnungen Glas- oder Keramiksubstrat angebracht werden, auf
zwischen auf einer Substratplatte befindlichen Kon- denen sich die Halbleiterkomponenten befinden,
takten und einem Halbleiterbauteil, der in einer Aus- Über diese Schichten wurden elektrische Verbindunsparung der Substratplatte so angeordnet ist, daß die 5 gen gelegt, um auf den Halbleiterplättchen und auf
Oberfläche des Halbleiterbauteils und die Substrat- dem Substrat befindliche elektrisch leitende Kontakte
Oberfläche in einer Ebene Hegen. Die Erfindung be- oder Kontaktstreifen miteinander zu verbinden. Die
trifft weiterhin ein Verfahren zur Herstellung von Verbindungsteile wurden anschließend durch elek-
elektrischen Verbindungen in solchen Schaltkreis- trödenlose Metallplattierung gekräftigt und verstärkt, anordnungen, insbesondere bei monolithischen und io Die Nachteile dieses Verfahrens bestehen wieder in
integrierten Schaltkreisen. den unterschiedlichen thermischen Expansionskoef-
In jüngster Zeit richten sich die Entwicklungs- fizienten zwischen den einzelnen verwendeten Mabestrebungen auf dem Gebiet der Halbleitertechnik: teriaüen und ferner in der Schrumpfung der aufauf die Miniaturisierung der Halbleiterbauteile mit gebrachten Materialschichten, nachdem sie beispielsdem Ziel, höhere Operationsgeschwindigkeiten, nied- 15 weise durch Niederschlagen hergestellt worden sind rigere Fabrikationskosten und eine größere Korn- oder während man sie aushärtet,
ponentenzuverlässigkeit zu erzielen. Einige dieser Zur Herstellung elektrischer Verbindungen zwiminiaturisierten Halbleiterbauteile bestehen aus einer sehen Halbleiterplättchen untereinander oder mit größeren Anzahl von Dioden, Transistoren usw., die dem sie tragenden Substrat sind auch thermische, alle in einem einzigen Plättchen vom gleichen Halb- 20 Kompressionsbindungsverfahren vorgeschlagen worleitermaterial untergebracht sind und in ihrer Ge- den. Dort jedoch, wo viele Verbindungen gemacht samtheit den Halbleiterbauteil bilden. Es gibt aber werden müssen, ist es notwendig, den gesamten ^h auch andere Fabrikationstechniken, bei denen alle Schaltungsbauteil auf der verhältnismäßig hoben ^^P individuellen Halbleiterelemente in einem Träger von Kontaktbindungstemperatur zu halten, bis alle geirgendeinem beliebigen Material untergebracht sind. 25 wünschten Stellen ordnungsgemäß miteinander ver-AlIe diese Fabrikationsverfahren werden fortlaufend bunden sind. Neuere Verfahren bedienen sich demunter hohem Forschungsaufwand weiterentwickelt, gegenüber der lokalen Aufheizung, wie dies beispiels· um die Anwendung der so fabrizierten Halbleiter- weise bei Mikroschweißprozessen und sonstigen Verkomponenten in großen und komplexen elektro- fahren der Energiekonzentration zu extrem hohen rüschen Geräten zu ermöglichen, beispielsweise in 30 Energiedichten der Fall ist. Man hat beispielsweise Rechen- und Datenverarbeitungsanlagen, die mit zeigen können, daß Gas- und Rubinlaser eine aushöchsten Betriebsgeschwindigkeiten arbeiten sollen. reichende Energie hervorbringen können zur Durch-Unabhängig von der Art und Weise, wie die miniatu- führung lokalisierter Verbundoperationen zwischen risierten Halbleiterbauteile im einzelnen hergestellt verschiedenen Halbleiterschaltkreisen. Alle diese hier werden, man muß jedenfalls elektrische Verbin- 35 erwähnten Verfahren sind jedoch verhältnismäßig düngen herstellen zwischen den Halbleiterbauteilen komplex, zeitlich aufwendig und infolgedessen auch und dem als Träger dienenden Substrat. mit hohen Kosten verbunden.
Monolithische oder integrierte Bauteile für elek- Die Ausweitung der Planartransistor-Technologie ironische Schaltungen kann man heute schon mit sehr auf monolithische oder integrierte Schaltkreise hat niedrigen Kosten und einem hohen Grad an Zu- 40 ebenfalls ein Bedürfnis für neue Verfahren zur Herverlässigkeit herstellen. Es bestehen jedoch immer stellung elektrischer Verbindungen geschaffen. Die noch schwierige technische Probleme in der Her- an solche neuen Verfahren gestellten Anforderungen Stellung zuverlässiger externer elektrischer Verbin- bestehen in erster Linie darin, daß die dadurch her- * dungsleitungen, die sich von einem als Träger wirken- gestellten elektrischen Verbindungen in erster Linie \ den Substrat zu den gewünschten Schaltpunkten auf 45 zuverlässig sind, daß sie ferner in der Herstellung jeden der monolithischen oder integrierten Schalt- nicht teuer sind und daß sie sich schließlich auch als kreisbauteile erstrecken. Infolgedessen wird durch die elektrische Verbindungen für monolithische oder technische Unvollkommenheit der Herstellung in dem integrierte Schaltkreise eignen. Ein Weg zur Ergewünschten Maße zuverlässiger, externer elek- reichung dieser Ziele besteht beispielsweise im Auftrischer Verbindungen zwischen einem Halbleiter- 50 dampfen planarer Verbindungen. Mit Hilfe dieses bauteil und einem als Träger wirkenden Substrat die Verfahrens gelingt nicht nur die Herstellung der Herstellung elektrischer Schaltkreissysteme im großen nötigen Verbindungen zwischen den einzelnen Schaltnach wie vor verhindert, wobei man sich unter elek- kreisteilen, sondern es gelingt auch die Schaffung von irischen Systemen Anordnungen von einer solchen Verbindungen durch Diffusion. Grundsätzlich wird Komplexität vorzustellen hat, wie sie beispielsweise 55 dabei so vorgegangen, daß die monolithischen Halbfür Rechen-und Datenverarbeitungsanlagen benötigt leiterplättchen in den Aussparungen eines mehrwerden, schichtigen keramischen Substrats befestigt werden,
Eines der technischen Probleme bei der Her- so daß die planare Oberfläche der Plättchen im stellung elektrischer" Verbindungen zwischen einem wesentlichen flach mit der Substratoberfläche aus-Halbleiterbauteil und einem als Träger wirkenden -60 gerichtet ist. Der räumliche Abstand zwischen den Substrat besteht darin, daß die Gefahr des Zer- Plättchen und dem Substrat wird mit einer Materialbrechens des Halbleiterbauteils besteht infolge der schicht ausgefüllt oder überbrückt, durch die eine unterschiedlichen thermischen Expansionskoeffizien- kontinuierliche Oberfläche gebildet wird, die sich für ten zwischen dem Substrat und dem Halbleiterbauteil. die daran anschließende Aufbringung der verbinden-
Eines der bisher vorgeschlagenen Verfahren be- 65 den Kontaktstreifen eignet. Wo das Füllmaterial
steht beispielsweise darin, Schichten von Epoxyharz einen permanenten Bestandteil der Schaltungsanord-
oder alternativ aus einem gegen Metallätzung wider- nung von Halbleiterplättchen und Substrat bildet,
standsfähigem Material zu benutzen, die zwischen . haben Untersuchungen gezeigt, daß — wenn man
3 4
die so hergestellten planaren Schaltkomponenten Das erfindungsgemäßa Verfahren zur Herstellung thermischenBeanspruchungszyklenundmechanischen der so gekennzeichneten elektrischen Verbindungen Tests unterworfen hat — die von den unterschied- zeichnet sich dadurch aus, daß nach dem Einsetzen liehen thermischen Expansionskoeffizienten zwischen des Halbleiterbauteils in die Aussparung der Substrat-Halbleiterplättchen, Substrat und Füllmaterial her- 5 platte der den Abstand bildende Raum zwischen der vorgerufenen Spannungen ein schwieriges Problem Oberfläche des Halbleiterbauteils und der Substrathinsichtlich der Zuverlässigkeit der Komponenten oberfläche mit einem wieder entfernbaren pulverisierdarstellen, ten Stoff angefüllt wird, daß dann elektrisch leitende Der Erfolg der Anwendung von Aufdampfverfah- Kontaktstreifen auf die Oberfläche des pulverisierten ren für planare Verbindungen auf monoRthische und io Stoffes aufgebracht werden, die eine leitende Verbinintegrierte Schaltkreise hängt sehr stark von der Aus- dung zwischen auf der Substratoberfläche befindwahl eines brauchbaren Füllmaterials ab. Allgemein liehen Kontakten und auf der Oberfläche des Halbsind an ein solches Füllmaterial die folgenden An- leiterbauteils befindRchen Kontakten herstellen, und forderungen zu stellen: Es muß ohne Schwierigkeiten daß schließRch der pulverisierte Stoff aus dem geaufbringbar oder niederschlagbar sein; seine Auf- 15 nannten Abstandsraum wieder entfernt wird, so daß bringung darf nicht zum Auftreten von Spannungen die vorher aufgebrachten elektrisch leitenden Konin der Halbleiterplättchen-Substratanordnung führen; taktstreifen diesen Abstandsraum überbrücken, es muß eine für eine Nukleationsbildung und das zu- Bevor auf verfahrensmäßige Einzelheiten einnehmende Wachsen metaUischer dünner Schichten gegangen wird, sei das erfindungsgemäße Prinzip in geeignete Oberfläche bilden; es muß Temperaturen 20 etwas verallgemeinerter Form zusammenfassend ervon 3500C und gegebenenfalls auch noch darüber läutert. In einer ersten bevorzugten Ausführungsaushalten können; es darf nur eine geringe oder form der Erfindung besteht das Verfahren zur Herbesser gar keine Schrumpfung aufweisen, nachdem stellung elektrischer Verbindungen in monoRthischen es aufgebraucht ist oder während es gehärtet wird, oder integrierten Schaltkreisanordnungen darin, daß und schließüch muß das Füllmaterial auch die 25 der elektrisch leitfähige Kontaktpunkte oder Kontaktübrigen, für das Niederschlagen bzw. die Auf- streifen aufweisende Halbleiterbauteil auf einen dampfung gültigen Voraussetzungen erfüllen, bei- Träger oder Substrat aufgebracht wird, das ebenfalls spielsweise chemische Stabilität, kein Entgasen usw. elektrisch leitfähige Kontaktpunkte oder-streifen auf-Der Erfindung Regt die Aufgabe zugrunde, elek- weist. Zwischen den elektrisch leitfähigen Kontakten trische Verbindungen, insbesondere für monoRthische 30 auf dem Substrat und denen auf dem Halbleiteroder integrierte Schaltkreisanordnungen anzugeben, bauteil besteht ein gewisser Abstand, wobei in erster Linie zuverlässige Verbindungen Der bestehende Abstandsraum wird mit einem zwischen auf einer Substratplatte befindRchen Kon- wieder entfernbaren pulverisierten Stoff ausgefüflt. takten und einem Halbleiterbauteil hergestellt werden, Besteht beispielsweise der Halbleiterbauteil aus die insbesondere veränderlichen thermischen Be- 35 SiRzium, so setzt sich der pulverisierte Stoff aus dingungen ohne Schaden standzuhalten vermögen. kleinen SiO,-Partikeln zusammen. Mit Hilfe eines ge-Weiterhin soll ein Verfahren zu ihrer Hersteflung an- eigneten Niederschlagverfahrens, beispielsweise durch gegeben werden, das billig ist, die Herstellung meh- Aufdampfen, werden auf der Oberfläche des pulverirerer Verbindungen gleichzeitig ermögRcht und sich sierten Stoffes verbindende elektrisch leitfähige Konferner zur Massenfabrikation eignet. Im einzelnen 40 taktstreifen oder Kontaktbrücken hergesteflt. Ein bewird insbesondere bezweckt: die Schaffung eines ver- vorzugtes Verfahren besteht beispielsweise darin, die besserten Verfahrens zur Bildung elektrischer Ver- verbindenden Kontaktbrücken durch Aufdampfen bindungen zu einem Halbleiterbauteil; die Schaffung des leitenden Metalls durch eine geeignete Maske eines verbesserten Verfahrens zur Verbindung elek- durchzuführen, mit deren Hilfe sichergestellt werden irisch leitfähiger, auf einem Substrat befindlicher 45 kann, daß die verbindenden Kontaktbrücken in rich-Kontaktstreifen mit entsprechend zugeordneten Kon- tiger Weise genau ausgerichtet mit den Kontakttaktstreifen auf einem Halbleiterplättchen oder einem punkten bzw. -streifen auf dem Substrat und dem -bauteil, das sich auf dem Substrat in einer Aus- Halbleiterbauteil zusammenfallen. Wenn die gesparung befindet und zumindest an der Oberfläche nannten Kontaktbrücken durch die Masken aufgevon diesem einen räumRchen Abstand aufweist; die 50 dampft bzw. auf eine andere Weise aufgebracht Schaffung einer verbesserten, dicht gepackten elek- worden sind, wird der pulverisierte Stoff aus dem irischen Schaltungsanordnung mit elektrischen Ver- Abstandsraum zwischen Halbleiterbauteil und Subbindungen zwischen einem planaren Halbleiterplätt- strat wieder entfernt, wobei jedoch die vorher aufchen und einem Substrat, und schließlich die Angabe gebrachten elektrisch leitfähigen Kontaktbrücken beeines verbesserten Überbrückungsverfahrens für elek- 55 stehenbleiben, so daß nun zwischen den Kontakten trische Kontaktstreifen unter Einschluß eines ver- auf dem Substrat und entsprechenden Kontakten auf besserten FüUmatrials für die Bildung von elek- dem Halbleiterbauteil elektrisch leitfähige Verbintrischen Verbindungen zwischen einem Substrat und düngen bestehen.
einem Halbleiterbauteil. Abgesehen von dem oben prinzipiefl beschriebenen Diese Aufgabe wird erfindungsgemäß dadurch ge- 60 bevorzugten Hersteflungsverfahren ermöglichen die löst, daß bei den elektrischen Verbindungen in den erfindungsgemäßen elektrischen Verbindungen die monolithischen oder integrierten Schaltkreisanord- Herbeiführung einer dichten Packung von eleknungen an der Oberfläche zwischen dem Halbleiter- Irischen Schaltkreisen, wobei man sich als Träger für bauteil und der Substratplatte ein Abstand besteht die Schaltkreise oder Substrat vorzugsweise eines und daß sich brückenförmige Kontaktstreifen von 65 keramischen IsoRerstoffes, z. B. Aluminiumoxyd, beder Substratplattenoberfläche zur Oberfläche des dient. Die grundsätzRche Anordnung ist die, daß die Halbleiterbauteils über den den genannten Abstand Halbleiterbauteile in einer oder mehreren Ausbildenden Raum hinweg erstrecken. sparungen der Substratplatte so angeordnet sind, daß
5 6
die Oberfläche der Halbleiterbauteile und die Substrat- integrierten Schaltkreis, bestehend aus Silizium, wobei Oberfläche praktisch in einer Ebene liegen. Zumindest mehrere aktive Halbleiterelemente, z. B. Transistoren in der Höhe der Oberflächen besteht zwischen dem und Dioden, darin enthalten sind* Die Kontaktstreif en Substrat und dem Halbleiterbauteil ein gewisser Ab- 125 bestehen vorzugsweise aus Aluminium; die stand. Es ist eine Mehrzahl elektrisch leitender Kon- -5 planare Oberfläche des Bauteils 16 ist mit einer taktbrücken vorhanden, die sich von Kontaktstellen schützenden Glasschicht überzogen. Metallische Konauf der Oberfläche des Substrats zu Kontaktstellen takte fuhren zu den aus Aluminium bestehenden Konauf der Oberfläche des Halbleiterbauteils erstrecken, taktstreifen 125 durch geeignete Löcher oder OfE-wobei sie den genannten räumlichen Abstand zwi- nungen in der Glasschutzschicht hindurch. Auf diese sehen Substrat- und Halbleiterbauteiloberfläche über- io Weise entstehen elektrische Kontakte mit den gebrücken, wünschten aktiven Halbleiterzonen vom P- bzw.
Em bevorzugtes Ausführungsbeispiel der Erfindung N-Leitfähigkeitstyp. Mit Hufe der genannten Metallist in der Zeichnung dargestellt und wird im folgen- kontakte wird also zunächst eine elektrisch leitfähige den näher beschrieben. Es zeigt Verbindung bis unmittelbar an die Oberfläche her-
Fig. IA eine vergrößerte Perspektivansicht eines 15 gestellt, wobei von dort weitere Verbindungen über
Halbleiterbauteils, der in eine Aussparung eines geeignete Kontaktstreifen oder -brücken mit anderen
Substrats eingesetzt ist, mit voneinander getrennten, Kontaktpunkten von aktiven Halbleiterelementen
elektrisch leitfähigen Kontaktstreifen auf der Substrat- oder passiven Schaltelementen, wie z. B. Wider-
und der Halbleiterbauteiloberfläche, ständen, Kapazitäten usw. herzustellen sind,
Fig. IB eine Perspektivansicht ähnlich Fig. IA 20 Auf der Oberfläche 14 des Substrats 10 sind die
mit in den Abstandsraum um den Halbleiterbauteil Kontaktstreifen 12 A durch das Aufbringen eines
herum eingefüllten SiO2-Partikeln, Metalls, z. B. Chrom, gebildet, das zunächst die ke-
Fig. IC eine Perspektivansicht ähnlich Fig. IB ramische Substanz kontaktiert; dann wird beispiels-
mit den auf die SiO2-Partikeln aufgebrachten Kontakt- weise durch Aufdampfen durch eine Maske eine
brücken, die die auf der Substrat- und Halbleiter- 25 Aluminium- oder Kupferschicht aufgebracht, die die
bauteiloberfläche befindlichen Kontakte miteinander eigentlichen- elektrisch leitfähigen Kontaktstreifen
verbinden, und bildet. Die untere Chromschicht hat eine Dicke von
Fig. ID eine Perspektivansicht ähnlich Fig. IC etwa 5000 Angstrom. Der Halbleiterbauteil 16 ist auf von der fertigen integrierten Schaltkreisanordnung dem Substrat 10 mit Hilfe einer verbindenden Schicht nachEntfernung derSiO2-Partikeln aus demAbstands- 30 18 befestigt, die sich auf der Bodenfläche der Ausraum zwischen Halbleiterbauteil und Substrat, wobei sparung 20 befindet. Die Aussparung 20 kann in der stabile Kontaktbrücken zwischen den Kontakten auf Weise gebildet werden, daß eine vorausgeschnittene der Substrat- und der Halbleiterbauteiloberfläche be- und vorgebohrte, etwa 0,25 mm dicke Folie aus Alustehen, miniumoxyd auf ein etwa 0,5 mm dickes Plättchen
Wir wenden uns zuerst der Fig. IA zu, durch die 35 aus Aluminiumoxyd mit Hilfe eines Mo-Mn-Binder Ausgangszustand des erfindungsgemäßen Her- dungsprozesses miteinander verbunden wird, so daß Stellungsverfahrens dargestellt ist. Eine Trägerplatte man eine glatte Bodenfläche für die Aussparung 20 oder Substrat 10 besteht aus irgendeinem geeigneten erhält. Auf andere Weise kann die Aussparung 20 Isolierstoff, beispielsweise aus einer Keramik oder beispielsweise auch gebildet werden, indem man die aus Glas. Ein bevorzugter Isolierstoff für das Substrat 40 Kontur der Aussparung herauspreßt, während sich 10 ist beispielsweise Aluminiumoxyd. In einer im das keramische Material noch in seinem »grünen«, oberen Teil des Substrats 10 angebrachten Aus- d. h. ungebackenen Zustand befindet. Wie bereits ersparung ist ein geeignet vorfabrizierter Halbleiter- wähnt, befindet sich die Oberfläche des Halbleiterbauteil 16 eingesetzt. Auf der Substratoberfläche 14 bauteils 16 in derselben Ebene wie die Oberfläche 14 befinden sich planare, elektrisch leitfähige Kontakt- 45 des Substrats 10. In einem praktischen Ausführungsstreifen 12 A. Da der Halbleiterbauteil 16 kleiner ist beispiel betrugen die Abmessungen der Aussparung als die genannte Aussparung, so besteht zumindest 20 etwa 1,5 X 1,5 mm, während die Tiefe der Ausan der Oberfläche zwischen dem Halbleiterbauteil 16 sparung 20 im wesentlichen der Dicke des Halbleiterund dem Substrat ein gewisser Abstandsraum 20. bauteils 16 einschließlich der Verbindungsschicht 18 Auch auf der Oberfläche des Halbleiterbauteils 16 50 entsprach. Die Verbindungsschicht 18 bildet man befinden sich elektrisch leitfähige Kontaktpunkte beispielsweise durch Aufdampfen einer metallischen bzw. -streifen 125. Die Kontaktstreifen 12^4 und Chromschicht von etwa 0,5 μ, auf die als nächstes 125 sind relativ zueinander genau ausgerichtet. In eine Goldschicht von etwa 3 μ folgt. Dabei wird das einem praktizierten Ausführungsbeispiel wiesen die Substrat 10 aus einer Temperatur von etwa 350° C Kontaktstreifen 12.4 und 125 eine Dicke von 55 gehalten. Die Goldmetallisierung hat den Zweck, die etwa 1 μ und eine Breite von etwa 0,1 mm auf; der Verbindung des Halbleiterbauteils 16 mit dem Sub-Abstand zwischen den Mittellinien zweier benach- stratlO durch die Bildung eines eutektischen Gebarter Kontaktstreifen beträgt etwa 0,2 mm. Obwohl misches von Gold und Silizium zu erleichtern. Zuauf dem Substrat 10 und dem Halbleiterbauteil 16 sätzlich wird noch eine etwa 2,5 μ dicke metallische nur je neun Kontaktstreifen in Fig. IA dargestellt 60 Goldschicht auf diejenige Fläche des Halbleiterbausind, so ist es natürlich klar, daß prinzipiell beliebig teils 16 aufgebracht, die mit dem Substrat 10 verfiele Kontaktstreifen vorgesehen werden können. bunden werden soll, wodurch zusätzlich sichergestellt
Die Größe des Aluminiumoxyd-Substrats 10 betrug wird, daß es zur Ausbildung einer eutektischen GoId-
etwa 1X 1 cm mit einer Substratdicke von etwa Siuzium-Verbindungsschicht 18 kommt. Wenn sich
0,8 mm. Der Halbleiterbauteil 16 hatte die Abmessun- Sg die Verbindung vollziehen soll, wird ein Druck von
gen von 1,4 X 1,4 mm mit einer Dicke zwischen 0,20 300 g auf die Oberfläche des Halbleiterbauteils 16
und 0,25 mm. Beim Halbleiterbauteil 16 handelt es ausgeübt, während gleichzeitig Bauteil 16 und Substrat
sich, vorzugsweise um einen monolithischen oder 10 auf eine Temperatur über 370° C für eine Zeit-
dauer aufgeheizt werden, die ausreicht, um die Verbindungsschicht 18 zu bilden; diese gewünschte Verbindungsschicht bildet sich bei 370° C, und es handelt sich dabei um ein Gold-Silizium-Eutektikum. Diese aus Gold und Silizium bestehende eutektische Verbindungsschicht führt zur Ausbildung einer Verbindungszone von einer guten Korrosionswiderstandsfähigkeit und hoher Wärmeleitfähigkeit. Zusätzlich ist der Schmelzpunkt des Gold-Silmum-Eutektikums (370° C) hoch genug für eine adäpuate Temperaturgrenze für die nachfolgenden Verfahrensschritte.
Der nächste Verfahrensschritt ist aus Fig. IB ersichtlich. Ein temporärer Füllstoff 22, beispielsweise pulverisiertes Siliziumdioxyd, wird mit Hilfe einer von irgendeinem geeigneten, kommerziell erhältlichen Vibrationsgerät erzeugten Vibrationsbewegung in den um den Halbleiterbauteil 16 befindlichen Abstandsraum kompakt eingefüllt. Der auf dem Substrat 10 befindliche Halbleiterbauteil 16 ist also an den betreffenden Stellen von einem Wall aus pulverisiertem Siliziumdioxyd 22 umgeben, das mit Hilfe einer geeigneten Einebnungsvorrichtung, z. B. einer Rollenquetsche, auf die Höhe der Oberfläche des Halbleiterbauteils 16 eingeebnet wird. Der Zweck dieses eingefüllten pulverisierten Siliziumdioxyds 22 besteht in der Schaffung einer kontinuierlichen Oberfläche zwischen dem Substrat 10 und dem Halbleiterbauteil 16 für die nachfolgende Aufbringung der. verbindenden Kontaktbrücken.
Wir wenden uns nun der F i g. 1C zu. Das pulverisierte Siliziumdioxyd 22 hat die Aufgabe, eine Unterlage zu bilden, für die Aufdampfung einer metallischen Schicht zwischen den Kontaktstreifen 12^4 auf dem Substrat 10 und den Kontaktstreifen 12 B auf dem Halbleiterbauteil 16. Vorzugsweise werden die aus Aluminium bestehenden Verbindungen 12 durch Aufdampfen durch eine Molybdänmaske hindurch aufgebracht, wobei die Maske selbstverständlich genau auf die genannten Kontaktstreifen 12^4 und 12U ausgerichtet sein muß. In einem praktizierten Ausführungsbeispiel wurden die aus dem Substrat 10 und dem Halbleiterbauteil 16 bestehenden integrierten Schaltungseinheiten in eine geeignete Vakuumkammer gebracht, in der ein Druck in der Größenordnung von 5 bis 10 · 10~6 Torr herrschte. Die Schaltungseinheit wurde auf einer Temperatur von etwa 300° C gehalten.
Die fertige Schältungseinheit erkennt man in Fig. ID. Inzwischen ist das in Fig. IC noch vorhandene pulverisierte Siliziumdioxyd 22 mit Hilfe von Ultraschall ausgeblasen worden, so daß der Abstandsraum 20 nun wieder leer ist, so, wie es bereits in Fig. IA der Fall war. Das Ausblasen des aus Siliziumdioxyd bestehenden Füllstoffes 22 hat den Vorteil, daß man eine sehr gute Säuberung des Ab-Standsraums 20 von dem pulverisierten Füllstoff erzielt. Dieser Verfahrensschritt ist jedoch völlig ohne Einfluß auf die vorher hergestellten Kontaktbrücken 12 zwischen der Substratoberfläche 14 und der Oberfläche des Halbleiterbauteils 16. Die Praxis hat ,gezeigt, daß es zweckmäßig ist, den pulverisierten Füllstoff 22 aus der gesamten elektrischen Schältungseinheit zu entfernen, wenn man diese in ein mit einer Acetonlösung gefülltes Becherglas einbringt und sie dann etwa 3 Minuten lang einem Ultraschall-Reinigungsprozeß aussetzt. Die fertige elektrische Schaltungseinheit weist dann sich selbst tragende Kontaktbrücken auf, die erfolgreich folgenden Tests widerstanden haben: Zentriefugentests bis zu 80 000 g; Schocktests von zehn Druckstößen bis zu 10 000 g und zyklisch wiederholte thermische Tests mit veränderlichen Temperaturen, wobei bis zu 1000 Zyklen durchfahren wurden zwischen —40 und +150° C.
Die Partikeln des pulverisierten Siliziumdioxyds liegen bevorzugtermaßen größenordnungsmäßig bei etwa 1 μ. Diese Partikeln können beispielsweise mit Hilfe von Zentrifugenverfahren hergestellt werden. Solche Zentrifugenverfahren sind einem Fachmann auf diesem Gebiet an sich bekannt. Die im vorliegenden Ausführungsbeispiel angewendeten Zentrifugenverfahren sind beispielsweise Gegenstand der deutschen Patentanmeldungen J 22417 und J 22418 von demselben Erfinder.
Für einen Fachmann dürfte es eine Selbstverständlichkeit sein, daß die Kontaktbrücken und Kontaktstreifen Ϊ2 auf der Seite des Substrats 10 in verschiedener Weise weiterverbunden werden können. Es- ist beispielsweise möglich, elektrisch leitende Stifte zu benutzen, die durch die gesamte Dicke des Subftrats 10 hindurchreichen und die Kontaktstreifen 12 von der Oberfläche 14 des Substrats 10 an die Unterfläche des Substrats hindurchverbinden, wo dann eine geeignete »Mutter«-Schaltungskarte vorhanden sein kann, auf die sich die Verbindungen fortsetzen. Die auf einer solchen »Mutter«-Karte bestehenden leitenden Verbindungen können beispielsweise als gedruckte Schaltkreise ausgeführt sein. Auf jeder »Mutter«-Karte befinden sich üblicherweise mehrere aus Substratplatten 10 bestehende integrierte Schaltungseinheiten. Auf diese Weise- ist es möglich, komplexe elektrische Schaltungssysteme aufzubauen, wie man sie für alle möglichen elektronischen Geräte braucht, beispielsweise auch für Rechen- und Datenverarbeitungsanlagen. Eine andere Technik der kompakten Schaltungsverlegung besteht beispielsweise in der Benutzung innerlich in der Substratplatte 10 verlegter elektrisch leitendet Schichten, die nach einem vorgesehenen Plan mit den Kontaktstreifen 12 auf der Oberfläche 14 der Sustratplatte 10 verbunden sind.

Claims (12)

Patentansprüche:
1. Elektrische. Verbindungen in Schaltkreisanordnungen zwischen auf einer Substratplatte befindlichen Kontakten und einem Halbleiterbauteil, der iit einer Aussparung der Substratplatte so angeordnet ist, daß die Oberfläche des Halbleiterbauteils, und die Substratoberfläche in einer Ebeneliegen, dadurch gekennzeichnet, daß an der Oberfläche zwischen dem Halbleiterbauteil (16) und der Substratplatte (14) ein Abstand (20) besteht und daß sichbrückenförmige Kontaktstreifen (12) von der Substratplattenoberfläche (14) zur Oberfläche des Halbleiterbauteils (16) über den den genannten Abstand (20) bildenden Raum hinweg erstrecken.
2.. Verfahren zur Herstellung der elektrischen Verbindungen ^ach Anspruch 1, dadurch gekennzeichnet, daß nach tiem Einsetzen des Halbleiterbauteils (16) in die Aussparung der Substratplatte (10) der den Abstand (2% bildende Raum zwischen der Oberfläche des Halbleiterbauteils (16) und der Substratoberfläche (14) mit einem wieder entfernbaren pulverisierten Stoff (22) an-
009 544/350
gefüllt wird, daß dann elektrisch leitende Kontaktstreifen (12) auf die Oberfläche des pulverisierten Stoffes (22) aufgebracht werden, die eine leitende Verbindung zwischen auf der Substratoberfläche befindlichen Kontakten (12-4) und auf der Oberfläche des Halbleiterbauteils (16) befindlichen Kontakten (12 B) herstellen, und daß schließlich der pulverisierte Stoff (22) aus dem genannten Abstandsraum. (20) wieder entfernt wird, so daß die vorher aufgebrachten elektrisch leitenden Kontaktstreifen diesen Abstandsraum (20) überbrücken.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der pulverisierte-Stoff (22) aus dem genannten Abstandsraum (20) durch Ultraschall wieder entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Ultraschallbehandlung durchgeführt wird, während sich die Substratplatte (10) mit dem darauf befindlichen Halb- leiterbauteil (16) in einer Acetonlösung befindet.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der pulverisierte Stoff (22) aus Siliziumdioxyd besteht.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Aufbringen der Kontaktbrücken (12) durch Aufdampfen von Aluminium durch eine Abdeckmaske hindurch erfolgt.
7. Verfahren nach Anspruch 2 öder 5, dadurch gekennzeichnet, daß der pulverisierte Stoff (22) unter Vibration in den Abstandsraum (20) ein-, gefüllt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach Einfüllen des pulverisierten Stoffes (22) in den Abstandsraum (20) die Oberfläche des Füllstoffes (22) auf die Höhe der Substratoberfläche (14) bzw. "die Höhe der Oberfläche des HalbleiterbäutMs (16) eingeebnet wird.
9. Verfahren nach Anspruch 2 oder einem der folgenden, dadurch gekennzeichnet, daß ein aus Silizium bestehender monolithischer Halbleiterbauteil (16) in einer Aussparung einer aus Aluminiumoxyd bestehenden Substratplatte durch eine eutektische Goid-Süizium-Verbindungsschicht (18) befestigt wird. " -
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Haftschicht auf die Bodenfläche der in der Substratplatte (10) befindlichen Aussparung (20) eine dünne- Chromschicht aufgedampft wird. ■■--.--■-
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß auf die genannte Chromschicht eine Goldschicht aufgedampft wird und daß ebenfalls auf die Unterseite des einzusetzenden Halbleiterbauteils (16) eine· Goldschicht aufgedampft wird und daß die eutektische Verbindungsschicht (18) durch Aufheizen des Substrats (10) und des in die Aussparung (20) eingesetzten -Halbleiterbauteils (16) auf über 370° C erzeugt wird, wobei zum Zweck der Herstellung der Verbindung die Oberfläche des Halbleiterbauteils (16) mit einem geringen Druck in" der Größenordnung von wenigen 100 g belastet wird.
12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß' das Aufdampfen des Aluminiums zum Zweck dar, Bildung der •Kontaktbrücken (12) durch Abdeckmasken aus Molybdän erfolgt.
Hierzu 1 Blatt Zeichnungen
DE19661640457 1965-06-23 1966-05-07 Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung Granted DE1640457B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US46618265 1965-06-23
US466182A US3325882A (en) 1965-06-23 1965-06-23 Method for forming electrical connections to a solid state device including electrical packaging arrangement therefor
DEJ0030782 1966-05-07

Publications (2)

Publication Number Publication Date
DE1640457B1 true DE1640457B1 (de) 1970-10-29
DE1640457C2 DE1640457C2 (de) 1976-04-15

Family

ID=23850828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661640457 Granted DE1640457B1 (de) 1965-06-23 1966-05-07 Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung

Country Status (7)

Country Link
US (1) US3325882A (de)
JP (1) JPS512792B1 (de)
CH (1) CH454985A (de)
DE (1) DE1640457B1 (de)
FR (1) FR1483570A (de)
GB (1) GB1073910A (de)
NL (1) NL153721B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3428866A (en) * 1965-06-23 1969-02-18 Ibm Solid state device including electrical packaging arrangement with improved electrical connections
US3433686A (en) * 1966-01-06 1969-03-18 Ibm Process of bonding chips in a substrate recess by epitaxial growth of the bonding material
DE1539692A1 (de) * 1966-06-23 1969-10-16 Blume & Redecker Gmbh Umklebevorrichtung fuer Spulen
US3484534A (en) * 1966-07-29 1969-12-16 Texas Instruments Inc Multilead package for a multilead electrical device
US3461524A (en) * 1966-11-02 1969-08-19 Bell Telephone Labor Inc Method for making closely spaced conductive layers
US3748726A (en) * 1969-09-24 1973-07-31 Siemens Ag Method for mounting semiconductor components
US3753290A (en) * 1971-09-30 1973-08-21 Tektronix Inc Electrical connection members for electronic devices and method of making same
JPS4988563A (de) * 1972-12-23 1974-08-23
US3964157A (en) * 1974-10-31 1976-06-22 Bell Telephone Laboratories, Incorporated Method of mounting semiconductor chips
JPS52109289U (de) * 1976-02-16 1977-08-19
US4439918A (en) * 1979-03-12 1984-04-03 Western Electric Co., Inc. Methods of packaging an electronic device
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US5237485A (en) * 1985-04-26 1993-08-17 Sgs Microelettronica S.P.A. Apparatus and method for improved thermal coupling of a semiconductor package to a cooling plate and increased electrical coupling of package leads on more than one side of the package to a circuit board
US4774630A (en) * 1985-09-30 1988-09-27 Microelectronics Center Of North Carolina Apparatus for mounting a semiconductor chip and making electrical connections thereto
US4768077A (en) * 1986-02-20 1988-08-30 Aegis, Inc. Lead frame having non-conductive tie-bar for use in integrated circuit packages
GB2202673B (en) * 1987-03-26 1990-11-14 Haroon Ahmed The semi-conductor fabrication
FR2625067A1 (fr) * 1987-12-22 1989-06-23 Sgs Thomson Microelectronics Procede pour fixer sur un support un composant electronique et ses contacts
USRE35578E (en) * 1988-12-12 1997-08-12 Sgs-Thomson Microelectronics, Inc. Method to install an electronic component and its electrical connections on a support, and product obtained thereby
USRE35385E (en) * 1988-12-12 1996-12-03 Sgs-Thomson Microelectronics, Sa. Method for fixing an electronic component and its contacts to a support
JPH02306690A (ja) * 1989-05-22 1990-12-20 Toshiba Corp 表面実装用配線基板の製造方法
US5605863A (en) * 1990-08-31 1997-02-25 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
DE19964471B4 (de) * 1999-03-31 2013-02-21 Osram Ag Leuchtdiode und Verfahren zur Herstellung einer Mehrzahl von Leuchtdioden
DE19914718B4 (de) * 1999-03-31 2006-04-13 Siemens Ag Verfahren zum gleichzeitigen Herstellen einer Mehrzahl von Leuchtdiodenelementen mit integrierten Kontakten
US6882044B2 (en) * 2002-05-17 2005-04-19 Agilent Technologies, Inc. High speed electronic interconnection using a detachable substrate
US7343758B1 (en) * 2004-08-09 2008-03-18 Continental Carbonic Products, Inc. Dry ice compaction method
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
EP2560466A4 (de) * 2010-04-15 2015-05-06 Furukawa Electric Co Ltd Brett und verfahren zur herstellung eines bretts

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3169892A (en) * 1959-04-08 1965-02-16 Jerome H Lemelson Method of making a multi-layer electrical circuit
US3098951A (en) * 1959-10-29 1963-07-23 Sippican Corp Weldable circuit cards
US3235428A (en) * 1963-04-10 1966-02-15 Bell Telephone Labor Inc Method of making integrated semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
FR1483570A (de) 1967-09-06
CH454985A (de) 1968-04-30
US3325882A (en) 1967-06-20
NL6608622A (de) 1966-12-27
JPS512792B1 (de) 1976-01-28
GB1073910A (en) 1967-06-28
NL153721B (nl) 1977-06-15

Similar Documents

Publication Publication Date Title
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
DE1640457C2 (de)
DE69420917T2 (de) Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement
DE60010505T2 (de) Festelektrolytkondensatoren und deren herstellungsverfahren
DE3786914T2 (de) Verfahren zum herstellen einer integrierten schaltungspackungsstruktur.
WO2005041295A2 (de) Halbleitermodul mit gehäusedurchkontakten
DE10235332A1 (de) Mehrlagiger Schaltungsträger und Herstellung desselben
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10137184A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
WO2012079927A1 (de) Gehäustes elektrisches bauelement
DE4008624A1 (de) Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
DE3042085A1 (de) Halbleiterplaettchen-montageaufbau und verfahren zu seiner herstellung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE69718223T2 (de) Massenspeicher und Herstellungsverfahren dafür
EP0006444B1 (de) Vielschichtiges, dielektrisches Substrat
EP0183910A2 (de) Verfahren zur Herstellung verformbarer Vielfach-Verbindungen für den elektrischen Anschluss mikroelektronischer Bauelemente und nach diesem Verfahren hergesttellte Vielfachverbindungen
DE2615758A1 (de) Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung
DE3134680A1 (de) "keramisches mikro-einkapselungsgehaeuse fuer elektronische schaltungen"
WO2001097285A2 (de) Elektronisches bauteil aus einem gehäuse und einem substrat
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE2303158A1 (de) Verfahren zur herstellung von anschlussplatten
DE1289187B (de) Verfahren zum Herstellen einer mikroelektronischen Schaltungsanordnung

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee