DE19619921B4 - Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe Download PDF

Info

Publication number
DE19619921B4
DE19619921B4 DE19619921A DE19619921A DE19619921B4 DE 19619921 B4 DE19619921 B4 DE 19619921B4 DE 19619921 A DE19619921 A DE 19619921A DE 19619921 A DE19619921 A DE 19619921A DE 19619921 B4 DE19619921 B4 DE 19619921B4
Authority
DE
Germany
Prior art keywords
wafer
cap
forming
contacting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19619921A
Other languages
English (en)
Other versions
DE19619921A1 (de
Inventor
Fumio Kariya Ohara
Shinji Kariya Yoshihara
Katuhiko Kariya Kanamori
Takashi Kariya Kurahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19619921A1 publication Critical patent/DE19619921A1/de
Application granted granted Critical
Publication of DE19619921B4 publication Critical patent/DE19619921B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/124—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by semiconductor devices comprising at least one PN junction, e.g. transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/021—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface
    • B29C2043/023—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles characterised by the shape of the surface having a plurality of grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/0022—Multi-cavity moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Halbleiterwafer (1) mit einem auf einer seiner Oberflächen ausgebildeten Funktionselement (6) und eine Kappe (22), die das Funktionselement einschließt, aufweist, wobei ein räumlicher Bereich in Bezug auf dieses Funktionselement auf der Oberfläche des Halbleiterwafers bereitgestellt ist, mit:
einem Funktionselementbildungsschritt des Ausbildens einer Vielzahl von Funktionselementen auf dem Halbleiterwafer (1) zur Bildung des Funktionselementes (6) und des Ausbildens von Kontaktierungsflecken (19) zur Durchführung einer Anschlußverdrahtung zwischen jedem Funktionselement und der Außenseite, zwischen dem Funktionselement und einer vorbestimmten Position auf dem Halbleiterwafer (1), bei der dieser Halbleiterwafer (1) geteilt werden soll;
einem Kontaktierungsrahmenbildungsschritt des Ausbildens eines Kontaktierungsrahmens (21), der jedes Funktionselement in einem Bereich um jedes Funktionselement herum auf der Oberfläche des Halbleiterwafers (1) und auf einer Seite näher zu dem Funktionselement als zu dem Kontaktierungsfleck (19) umgibt;
einem Kontaktierungsschritt des Verbindens mittels Kontaktierung eines kappenbildenden Wafers (22), der einen Fußbereich...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Schutzkappe aufweist, um ein Funktionselement einzuschließen.
  • Herkömmlicherweise besitzt ein Halbleiterbeschleunigungssensor einen beweglichen Teilbereich auf seinem Siliziumchip, wodurch eine physikalische Größe, wie zum Beispiel eine Beschleunigung, aufgrund von Verschiebung bzw. momentaner Auslenkung des beweglichen Teilbereiches in ein elektrisches Signal umgewandelt wird, wobei das elektrische Signal dann abgegriffen wird. In solch einer Halbleitervorrichtung wird der bewegliche Teilbereich auch mittels einer Kappe überdeckt bzw. eingeschlossen, um diesen beweglichen Teilbereich zu schützen.
  • In Published Unexamined Japanese Patent Application No. H-5-326702 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung offenbart, bei der der bewegliche Teilbereich mittels der oben erwähnten Kappe überdeckt ist. Bei diesem Verfahren wird eine Vielzahl von Sensoren auf einem Siliziumsubstrat ausgebildet und danach werden die Kappen bzw. Abdeckungen zum Schutz der Sensoren auf dem Siliziumsubstrat aufgeklebt bzw. kontaktiert. Danach werden das Siliziumsubstrat und die Kappen geschnitten, während sie gleichzeitig einem Wasserfluß ausgesetzt sind. Und schließlich werden Leitungsdrähte über die Durchgangsöffnungen für Elektrodenzuleitungen, die vorher in dem Siliziumsubstrat ausgebildet wurden, mit der Außenseite verbunden.
  • Bei dem in Published Unexamined Japanese Patent Application No. H-5-326702 offenbarten Verfahren zum Herstellen einer Halbleitervorrichung sind jedoch die Kontaktierungsflecke, die mit dem Sensor verbunden sind, innerhalb der Kappe bzw. Abdeckung angeordnet. Folglich ist es erforderlich, um eine Anschlußverdrahtung mit den Kontaktierungsflecken durchzuführen, die Durchgangsöffnungen in dem Siliziumsubstrat oder der Kappe bzw. Abdeckung wie oben erwähnt auszubilden. Als eine Folge nehmen die Verfahrensschritte für die Bildung der Durchgangsöffnungen nicht nur zu, sondern, falls der Wasserfluß während des Schneideschrittes störenderweise auch in die Kappen bzw. Abdeckungen eindringt, ergibt sich das Problem, daß die Produktivität abnimmt.
    •
  • Das Dokument EP 02 80 905 A2 beschreibt ein Verfahren zum Herstellen von Halbleiter-Absolutdrucksensoreinheiten, bei dem ein Siliziumsensorwafer und ein Siliziumkappenwafer anodisch gebondet werden. Eine Borosilikatglasschicht ist zwischen diesen angeordnet, so daß jeweilige Sensorchips auf dem Wafer von dieser umgeben werden. Der Wafer weist auf einer Seite piezoresistive Elemente auf. Ein Umgebungsbereich, der die piezoresistiven Elemente umgibt, wird mit einem entsprechenden Bereich des Kappenwafers verbunden. Eine matrixförmige leitende Schicht aus Aluminium umgibt die jeweiligen Chipumgebungen und wird als negative Elektrode für das anodische Bonden des Siliziumwafers und des Siliziumkappenwafers verwendet. Des weiteren sind Eingangs- und Ausgangsanschlüsse 26 vorgesehen, die sich nach dem Schneiden der gebondeten Sensorwafer und Kappenwafer entlang Schneidemarkierungen außerhalb der jeweiligen Kappe befinden.
  • Das Dokument US 49 07 065 beschreibt eine Abdichtungsanordnung für einen Chip mit einer integrierten Schaltung (IC). Ein Wafer enthält auf seiner Oberfläche mehrere IC-Chips in einer Matrix aus Zeilen und Spalten. Eine Kappe überdeckt jeweils einen der Chips, wobei Eingangs-/Ausgangsanschlußflächenbereiche sich außerhalb der Kappe erstrecken.
  • Das Dokument US 46 12 599 beschreibt einen kapazitiven Drucksensor der aus zwei Siliziumscheiben besteht, d.h. einer oberen Siliziumscheibe und einer unteren Siliziumscheibe. Die Siliziumscheiben werden nach Beendigung der Zwischenschritte mechanisch und elektrisch durch Zusammendrücken miteinander verbunden. Der Sensor weist einen Meßkondensator auf, dessen Meßelektrode isolierend an eine Siliziummembran angelegt wird, wobei die Gegenelektrode isolierend an eine der Siliziumscheiben angelegt wird. Die Meßelektrode und die Gegenelektrode sind von Abschirmelektroden umgeben. Die Abschirmelektroden und die Siliziumscheiben werden mit einer Abschirmspannung gespeist, deren elektrisches Potential das gleiche ist wie dasjenige der Meß-elektrode.
  • Das Dokument GB 21 68 160 A beschreibt einen kapazitiven Drucksensor, der zwei Siliziumwafer verwendet, die hermetisch miteinander abgedichtet sind. Ein Einschnitt ist in zumindest einem von den beiden im allgemeinen ebenen Siliziumwafern ausgebildet, so daß ein Hohlraum an der Grenze zwischen den beiden Wafern ausgebildet ist, wenn diese miteinander verbunden sind. Weiterhin ist ein Bereich relativ hoher Leitfähigkeit in jedem der Siliziumwafer ausgebildet, wobei ein Abschnitt eines ersten Bereichs davon auf einer ersten Seite des Hohlraums liegt, und ein Abschnitt eines zweiten Bereichs davon auf einer zweiten Seite des Hohlraums gegenüber der ersten Seite liegt. Weiterhin wird ein geschlossener Pfad eines Metallmaterials an der Grenze zwischen den beiden Siliziumwafern abgeschieden, so daß der Hohlraum innerhalb des geschlossenen Pfades liegt, wobei weiterhin ein zweites Metallmaterial innerhalb des geschlossenen Pfades abgeschieden wird. Die beiden Siliziumwafer werden einem thermischen Gradienten ausgesetzt, so daß ein Metalldotiertes rekristallisiertes Silizium an der Stelle des geschlossenen Pfades an der Grenze zwischen den Siliziumwafern ausgebildet wird, der den Hohlraum hermetisch abdichtet.
  • Das Dokument EP 05 52 466 A2 beschreibt ein Verfahren zum Verbinden von Halbleitersubstraten. Zwei Siliziumhalbleitersubstrate, von denen zumindest eines eine Goldschicht aufweist, die zuvor auf der Verbindungsoberfläche abgeschieden wurde, werden an ihren Verbindungsflächen aufeinandergepaßt und erhitzt, um eine Legierungsverbindung aus Silizium und Gold auszubilden. Die beiden Substrate können dabei einen Hohlraum einschließen.
  • Das Dokument US 42 76 533 beschreibt einen Drucksensor, der einen Membranaufbau aufweist, dessen Membranblock aus einkristallinem Silizium auf einer vorderen Oberfläche der Membran mit diffundierten Widerständen vorgesehen ist. Die andere Oberfläche der Membran ist zur Aufnahme eines Flüssigkeitsdrucks als Messobjekt freigelegt. Der Membranaufbau enthält außerdem eine Trägerplatte aus einkristallinem Silizium, die an den Membranblock gebondet ist. Die Trägerplatte weist dieselbe Länge und Breite wie der Membranblock auf. Bei der Herstellung werden der Siliziummembranblock und die Siliziumträgerplatte mittels einer eutektischen Au-Si-Legierungsschicht hermetisch gebondet. Weiterhin ist ein Flüssigkeitsdurchgang zum Durchleiten der Meßflüssigkeit in der Trägerplatte vorgesehen.
  • Das Dokument US 43 14 225 beschreibt ebenfalls einen Drucksensor mit einer Halbleitermembran, die mit mindestens einem diffundierten Widerstand in einem Oberflächenbereich auf einer Seite ausgebildet ist. Ein Siliziumblock, der die Membran aufweist, ist an die Innenseite eines kästchenförmigen Gehäuses gebondet, so daß der diffundierte Widerstand in einer Vakuumkammer in dem Gehäuse freigelegt ist und ein Flüssigkeitsdruck an der Rückseite der Membran durch ein Loc in dem Gehäuse gelangen kann.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, welches als ein Verfahren zum Herstellen einer Halbleitervorrichtung, das einen beweglichen Teilbereich mittels Verwendung einer Kappe bzw. Abdeckung überdeckt bzw. einschließt, die Notwendigkeit des Ausbildens von Durchgangsöffnungen in dem Halbleitersubstrat oder der Kappe bzw. Abdeckung eliminiert, eine einfache Anschlußverdrahtung mit der Außenseite ermöglicht und die Produktivität nicht abnehmen läßt bzw. verringert.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale der Ansprüche 1 bzw. 11.
  • Da der Kontaktierungsfleck zwischen der Position auf der Oberfläche des Halbleiterwafers, wo der Kontaktierungsrahmen ausgebildet wird, und der vorbestimmten Position darauf, wo der Halbleiterwafer geteilt werden soll, ausgebildet wird, wird der Kontaktierungsfleck auf der Außenseite der Abdeckung bzw. Kappe ausgebildet, mit dem Ergebnis, daß die Anschlußverdrahtung mit der Außenseite leicht durchgeführt werden kann. Dementsprechend ist es nicht erforderlich, eine Durchgangsöffnung in dem Halbleiterwafer oder der Abdeckung bzw. Kappe auszubilden. Dies ermöglicht die Beschaffung bzw. Bereitstellung eines Verfahrens zum Herstellen einer Halbleitervorrichtung, bei dem keine Abnahme in der Produktivität auftritt.
  • Auch wird vorteilhafterweise eine dünne Goldschicht (Au) mit dem Fußbereich des kappenbildenden Wafers fest verbunden. Wo der Kontaktierungsrahmen unter Verwendung von Silizium (Si) ausgebildet wird, fungiert der Goldfilm, wenn in dem Kontaktierungsschritt eine Erwärmung auf eine Temperatur durchgeführt wird, die höher ist als eine eutektische Temperatur des Systems Au/Si, als eine Kontaktierungsschicht, mit dem Ergebnis, das es möglich ist, eine feste Verbindung leicht zu erhalten. Weiterhin, wenn der Goldfilm ebenfalls auf der inneren Oberfläche der Abdeckung bzw. Kappe anhaftet bzw. angebracht ist, kann der Goldfilm ebenfalls als eine elektromagnetische Abschirmsschicht fungieren.
  • Ebenfalls können, wenn bei der Ausbildung einer Dünnschichtstruktur in dem Funktionselement der Kontaktierungsrahmen unter Verwendung desselben Materials ausgebildet wird, wie jenes, aus dem die Dünnschichtstruktur ausgebildet wird, die Dünnschichtstruktur des Funktionselements und der Kontaktierungsrahmen mit hochgenauer positioneller Beziehung in Bezug aufeinander gleichzeitig durch reine Musterung der Dünnschicht allein ausgebildet werden. Als eine Folge kann eine Erhöhung der Produktivität erreicht werden, ohne eine Zunahme der Verfahrensschritte.
    •
  • Die Unteransprüche beziehen sich auf vorteilhafte Ausgestaltungen der Erfindung.
  • Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung bevorzugter Ausführungsformen, den beigefügten Ansprüchen und den beigefügten Zeichnungen. Es zeigen:
  • 1 eine Draufsicht, die einen Halbleitersensorchip gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 eine Schnittansicht, die entlang der Linie II-II von 1 genommen ist;
  • 3 eine Schnittansicht, die entlang der Linie III-III von 1 genommen ist;
  • die 4 bis 8 Schnittansichten, die Hauptkomponenten eines sensorelementbildenden Wafers von der Seite in der Reihenfolge der Herstellungsarbeitsschritte veranschaulichen;
  • 9 eine Draufsicht, die einen kappenbildenden Wafer von der Seite veranschaulicht;
  • 10 und 11 Schnittansichten, die einen kappenbildenden Wafer von der Seite in der Reihenfolge der Herstellungsarbeitsschritte veranschaulichen;
  • 12 eine Ansicht, die einen Kontaktierungsschritt zum Herstellen einer festen Verbindung zwischen den beiden Wafern veranschaulicht;
  • 13 eine Schnittansicht, die Hauptkomponenten einer weiteren Kontaktierungsschicht veranschaulicht;
  • 14 eine Ansicht, die einen Waferschneideschritt veranschaulicht;
  • 15 eine Draufsicht eines Wafers, die Waferschneidelinien veranschaulicht;
  • 16 und 17 Draufsichten, um Waferschneidepositionen zu erklären;
  • die 18 und 19 vergrößerte Ansichten, die Hauptkomponenten von Waferschneideschritten veranschaulichen;
  • 20 eine Draufsicht eines Wafers, die ein weiteres Beispiel der ersten Ausführungsform veranschaulicht;
  • 21 eine Schnittansicht, die einen eingegossenen Sensorchip veranschaulicht;
  • die 22 bis 26 Schnittansichten, die Hauptkomponenten eines sensorelementbildenden Wafers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung von der Seite in der Reihenfolge der Herstellungsarbeitsschritte veranschaulichen;
  • die 27 bis 32 Ansichten, um ein Verfahren zum Herstellen eines Sensorschips gemäß einer dritten Ausführungsform der vorliegenden Erfindung zu erklären;
  • 33 eine Schnittansicht eines Chips, die ein weiteres Beispiel der dritten Ausführungsform veranschaulicht;
  • 34 eine Schnittansicht eines Chips, die eine Sensorstruktur veranschaulicht, die eine SOI-Strukutr aufweist.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform des Halbleiterbeschleunigungssensors, der die vorliegende Erfindung verkörpert, wird nun unter Bezugnahme auf die Zeichnungen erklärt werden.
  • 1 ist eine Draufsicht, die einen Beschleunigungssensor vom Typ MOS-Transistor mit beweglichem Gate gemäß dieser Ausführungsform veranschaulicht. Auch veranschau licht 2 einen Querschnitt, der entlang der Linie II-II von 1 genommen ist, und 3 veranschaulicht einen Querschnitt, der entlang der Linie III-III von 1 genommen ist.
  • Auf einen Siliziumsubstrat 1 vom P-Typ, das als ein Halbleitersubstrat fungiert, ist eine Feldoxidschicht 2 ausgebildet, auf der eine Siliziumnitridschicht 3 ausgebildet ist. Auf dem Siliziumsubstrat vom P-Typ ist ebenfalls ein rechteckiger Bereich 4 ausgebildet, in dem die Feldoxidschicht 2 und die Siliziumsnitridschicht 3 nicht ausgebildet sind. Auf dem Siliziumsubstrat 1 vom P-Typ ist ebenfalls innerhalb des Bereiches 4 eine Gate-Isolierschicht 5 ausgebildet. Auf der Siliziumnitridschicht 3 ist eine bewegliche Gate-Elektrode 6 mit einer Brückenbalkenstruktur in solch einer Weise angeordnet, daß diese Gate-Elektrode 6 eine Brücke über dem Bereich 4 bildet. Die bewegliche Gate-Elektrode 6 besteht aus einer dünnen Schicht Polysilizium, die sich linear in der Form eines Streifens erstreckt. Auch sind das Siliziumsubstrat 1 vom P-Typ und die bewegliche Gate-Elektrode 6 voneinander mittels der Feldoxidschicht 2 und der Siliziumnitridschicht 3 isoliert.
  • In 3 sind eine fixierte Source-Elektrode 7 und eine fixierte Drain-Elektrode 8, die jeweils aus Frematomdiffusionsschichten bestehen, auf beiden Seiten der beweglichen Gate-Elektrode 6 auf dem Siliziumsubstrat 1 vom P-Typ ausgebildet, und jede dieser Elektroden 7 und 8 ist mittels Ionenimplantation oder ähnlichem eines Fremdatoms vom N-Typ in dem Siliziumsubstrat 1 vom P-Typ ausgebildet.
  • Wie in 2 veranschaulicht, erstreckt sich ein Fremdatomdiffusionsbereich 9 vom N-Typ in dem Siliziumsubstrat 1 vom P-Typ. Der Fremdatomdiffusionsbereich 9 vom N-Typ ist mit der beweglichen Gate-Elektrode 6 mittels Aluminium 10 verbunden, und ist ebenfalls mit einer Aluminium verdrahtung 11 elektrisch verbunden. Das andere Ende der Aluminiumverdrahtung 11 ist von der Siliziumnitridschicht 3 und der Siliziumnitridschicht 16 freigelegt und fungiert als ein Aluminium-Kontaktierungsfleck (Elektroden-Kontaktierungsfleck) 12. Ebenfalls erstreckt sich, wie in 3 veranschaulicht, ein Fremdatomdiffusionsbereich 13 von N-Typ in dem Siliziumsubstrat 1 vom P-Typ. Der Fremdatomdiffusionsbereich 13 vom N-Typ ist mit der fixierten Source-Elektrode 7 verbunden, und ist ebenfalls mit einem Aluminium-Kontaktierungsfleck 14 elektrisch verbunden. Das andere Ende der Aluminiumverdrahtung 14 ist von der Siliziumnitridschicht 3 und der Siliziumoxidschicht 16 freigelegt und fungiert als ein Aluminium-Kontaktierungsfleck (Elektroden-Kontaktierungsfleck) 15. Weiter erstreckt sich ein Fremdatomdiffusionsbereich 17 vom N-Typ in dem Siliziumsubstrat 1 vom P-Typ. Der Fremdatomdiffusionsbereich 17 vom N-Typ ist mit einer fixierten Drain-Elektrode 8 verbunden, und ist ebenfalls mit einem Aluminium-Kontaktierungsfleck 18 elektrisch verbunden. Das andere Ende der Aluminiumverdrahtung 18 ist von der Siliziumnitridschicht 3 und der Siliziumoxidschicht 16 freigelegt und fungiert als ein Aluminium-Kontaktierungsfleck (Elektroden-Kontaktierungsfleck) 19.
  • Man beachte hier, daß des weiteren, wie später beschrieben, eine Siliziumnitridschicht als eine letzte bzw. abschließende Schutzschicht auf der Siliziumoxidschicht 16 über einen Bereich davon, mit Ausnahme desjenigen, der der beweglichen Gate-Elektrode 6 entspricht, ausgebildet wird.
  • Ebenfalls sind die Aluminium-Kontaktierungsflecken 12, 15 und 19 mit einem externen Schaltkreis mittels Kontakierungsdrähten verbunden.
  • Wie in 3 veranschaulicht, ist eine Inversionsschicht 20 zwischen der fixierten Source-Elektrode 7 und der fixierten Drain-Elektrode 8 in dem Siliziumsubstrat 1 von P-Typ ausgebildet. Diese Inversionsschicht 20 ist eine Schicht, die durch das Anlegen einer Spannung über dem Siliziumsubstrat 1 unter der beweglichen Gate-Elektrode (Brückenbalkenelektrode) 6 aufgetreten ist.
  • Wenn bei der Detektion einer Beschleunigung eine Spannung zwischen der beweglichen Gate-Elektrode 6 und dem Siliziumsubstrat 1 angelegt wird, wird die Inversionsschicht 20 ausgebildet, wodurch ein elektrischer Strom zwischen der fixierten Source-Elektrode 7 und der fixierten Drain-Elektrode 8 fließt. Und wenn der vorliegende Beschleunigungssensor einer Beschleunigung unterworfen worden ist, wodurch sich die bewegliche Gate-Elektrode 6 in einer in 3 angezeigten Z-Richtung (Richtung orthogonal zu der Oberfläche des Substrates) verändert bzw. bewegt hat, nimmt die Ladungsträgerkonzentration in der Inversionsschicht 20 infolge einer Änderung in der elektrischen Feldintensität zu, mit dem Ergebnis, daß der Strom (Absaugstrom bzw. Drain-Strom) zunimmt. Wie oben erwähnt, wird bei dem vorliegenden Beschleunigungssensor ein Sensorelement (MOS-Transistor mit beweglichem Gate), das als ein Funktionselement fungiert, auf der Oberfläche des Siliziumsubstrates 1 ausgebildet, und es ist möglich, die Beschleunigung mittels einer Zunahme oder Abnahme in der Höhe des Stromes zu detektieren.
  • Auf der Siliziumoxidschicht 16 ist ein Kontaktierungsrahmen 21, der aus einer dünnen Schicht Polysilizium besteht, um einen Sensorelementbildungsbereich herum ausgebildet. Wie in 1 veranschaulicht ist, ist der Kontaktierungsrahmen 21 in der Form eines Ringraumes (genauer gesagt, eines rechteckigen Ringraumes) angeordnet. Aluminium-Kontaktierungsflecken (Elektroden-Kontaktierungsflecken) 12, 15 und 19 sind um und nahe des Kontaktierungsrahmens 21 angeordnet.
  • Eine Kappe bzw. Abdeckung 22 besteht aus einem rechteckigen Siliziumsubstrat, und ein ringförmiger Fußbereich 23 ist auf der Unterseite dieser Kappe bzw. Abdeckung 22 bereitgestellt. Der Fußbereich 23 wird ausgebildet, indem man das Siliziumsubstrat lokal ätzt. Eine Kontaktierungsschicht 24 ist auf einer Oberfläche am vorderen Ende (Unterseite) des Fußbereiches 23 ausgebildet. Die Kontaktierungsschicht 24 besteht aus einer Überzugsschicht aus Gold (Au). Die Kontaktierungsschicht (Au-Schicht) 24 und der Kontaktierungsrahmen 21 sind miteinander fest verbunden bzw. kontaktiert. Und zwar wird dieses Verbinden mittels Kontaktierung durch Ausbilden einer Au-Si-Legierungsschicht bewirkt. Genauer gesagt, wird diese Verbinden mittels Kontaktierung mittels einer eutektischen Reaktion bewirkt, die durch Aufheizen des Kontaktierungsrahmens (dünne Schicht Polysilizium) 21 und der Kontaktierungsschicht (Au-Schicht) 24 auf eine Temperatur, die höher als eine eutektische Temperatur eines Au/Si-Systems von 363°C ist, auftritt.
  • Wie oben erwähnt, dadurch, daß man die Kappe bzw. Abdeckung 22 mit der darauf ausgebildeten Kontaktierungsschicht 24 in Bezug auf den Kontaktierungsrahmen 21 kontaktiert bzw. mittels Kontaktierung verbindet, wird eine Struktur bereitgestellt, in der das Sensorelement (MOS-Transistor mit beweglichem Gate) innnerhalb einer räumlichen Zone 25 in der Kappe 22 auf der Oberfläche des Siliziumsubstrates 1 eingeschlossen worden ist.
  • Als nächstes wird eine Erklärung der Arbeitsschritte zur Bildung einer versiegelten Struktur unter Verwendung der Kappe bzw. Abdeckung 22 gegeben werden.
  • Als erstes werden die Arbeitsschritte zur Bildung des Kontaktierungsrahmens 21 unter Bezugnahme auf die 4 und 8 erklärt werden. Man beachte, daß, obwohl in dem Fall dieser Ausführungsform zusätzlich zu dem Sensorteil (bewegliche Gate-Elektrode 6) manchmal ein Steuerschaltkreis dafür, etc. gleichzeitig ausgebildet werden, die Erklärung unter Weglassung der Arbeitsschritte dafür gegeben werden wird.
  • Als erstes werden, wie in 4 veranschaulicht, die Feldoxidschicht 2, die Gate-Isolierschicht 5, die Fremdatomdiffusionsschichten (fixierte Source-Elektrode 7, fixierte Drain-Elektrode 8 und Diffusionsbereiche 9, 13 und 17) und die herausgezogene Aluminiumverdrahtung 14, etc., ausgebildet, woraufhin des weiteren eine Siliziumnitridschicht 3, die eine Ätzstopschicht werden wird, gemustert wird. Eine Siliziumoxidschicht 26, die eine Opferätzschicht werden wird, wird darauf ausgebildet und in einer erwünschten Konfiguration gemustert. Dann wird eine dünne Schicht Polysilizium 27, die die bewegliche Gate-Elektrode und der Kontaktierungsrahmen werden wird, darauf abgelagert, und dann wird ein Photolack 28 aufgebracht.
  • Weiterhin wird, wie in 5 veranschaulicht, die dünne Schicht Polysilizium 27 mittels gewöhnlicher Photolithographie gemustert, um dadurch eine dünne Schicht Polysilizium 27a in dem Bildungsbereich für die bewegliche Gate-Elektrode und ebenfalls eine dünne Schicht Polysilizium 27b in dem Kontaktierungsrahmenbildungsbereich (einem Bereich auf der Oberfläche des Wafers, der sich um dessen Sensorelementbildungsbereich herum erstreckt) anzuordnen bzw. anzubringen. Zu diesem Zeitpunkt ist die dünne Schicht Polysilizium 27b in dem Kontaktierungsrahmenbildungsbereich so angebracht, daß sie von der dünnen Schicht Polysilizium 27a in dem Bildungsbereich für die bewegliche Gate-Elektrode durch eine erforderliche minimale Entfernung räumlich getrennt ist.
  • Nachfolgend wird, wie in 6 veranschaulicht, eine Isolierschicht 29 (beispielsweise ein mittels Verwendung einer Plasma-CVD-Technik präparierter Siliziumnitridfilm) der eine letzte bzw. abschließende Schutzschicht zum Schutz des IC-Chip werden wird, auf dem Siliziumwafer 32 ausgebildet, und, um eine Musterung der Isolierschicht 29 so durchzuführen, daß andere Bereiche als ein Bereich in der Nachbarschaft des Bildungsbereiches für die bewegliche Gate-Elektrode, des Kontaktierungsrahmenbildungsbereiches und, obwohl nicht veranschaulicht, der Aluminium-Kontaktierungsfleckbereiche des IC-Chips, geschützt werden, wird ein Photolack 30 auf der Isolierschicht 29 ausgebildet. Dann wird, wie in 7 veranschaulicht, nur die relevante Isolierschicht 29 mittels Verwendung des Photolacks 30 übrig gelassen.
  • Als nächstes wird, wie in 8 veranschaulicht, Opferschichtätzen der Siliziumoxidschicht 26 mit einer auf Fluorwasserstoffsäure basierenden Ätzlösung mittels Verwendung eines Photolacks 31 durchgeführt, um dadurch nur die Siliziumoxidschicht 26 allein um die dünne Schicht Polysiliziumschicht 27a in dem Bildungsbereich für die bewegliche Gate-Elektrode herum wegzuätzen. Durch die Durchführung dieses Ätzens ist es möglich, die Beschaffung bzw. Bereitstellung einer räumlichen Zone um die bewegliche Gate-Elektrode 6 herum sicherzustellen, und ebenfalls eine natürliche Oxidschicht auf der Oberfläche des Kontaktierungsrahmens 21 so weit wie möglich zu eliminieren. Schließlich wird der Photolack 31 entfernt, wodurch die Arbeitsschritte zur Bildung des Kontaktierungsrahmens 21 abgeschlossen sind. In diesem Fall können diese Arbeitsschritte durchgeführt werden, ohne daß sogenannte räumliche Schritte zur Bildung des Kontaktierungsrahmens 21 hinzugefügt werden. Das heißt, da der Kontaktierungsrahmen 21 gleichzeitig mit der Bildung der Brücken-balkenstruktur der beweglichen Gate-Elektrode 6, die aus einer dünnen Schicht Silizium besteht, gebildet worden ist, ist es möglich, den Kontaktierungsrahmen 21 auf einfache Weise herzustellen.
  • Der Kontaktierungsrahmen 21 kann durch das Durchführen der oben erwähnten Arbeitsschritte gebildet werden. vorteilhafterweise ist die obere Oberfläche dieses Kontaktierungsrahmens 21 bei einem Niveau lokalisiert, das höher ist als jenes, das der oberen Oberfläche der beweglichen Gate-Elektrode 6 entspricht.
  • Als nächstes werden die Arbeisschritte zur Bildung einer auf der Abdeckung 22 ausgebildeten Kontaktierungsschicht (Au-Schicht) 24 erklärt werden.
  • Der in dieser Ausführungsform als Kappe 22 verwendete Siliziumwafer macht es möglich, die Feuchteunempfindlichkeit auf einfache Weise sicherzustellen, und ist dauerhaft zu einem Preis erhältlich, der für einen Wafer relativ niedrig ist. Zusätzlich ist es möglich, in einem Fall, wo ein Siliziumwafer als das Material verwendet wird, aus dem die Kappe gebildet wird, da das dazugehörige Substrat, das mittels Kontaktierung verbunden werden soll, aus Silizium ist, die von thermischer Expansion herrührende mechanische Spannung auf einen kleinen Wert herunterzubringen bzw. zu unterdrücken, mit dem Ergebnis, daß dessen Verwendung in Begriffen der Verläßlichkeit bzw. Zuverlässigkeit vorteilhaft wird.
  • Wie in den 9 und 10 veranschaulicht ist, wird ein Siliziumwafer, der dieselbe Größe aufweist wie der Silziumwafer (Sensorwafer) mit einem darauf ausgebildeten Sensor, etc., als ein kappenbildender Siliziumwafer 33 zur Bildung der Kontaktierungsschicht 24 präpariert. Wie in 11 veranschaulicht ist, wird, wenn ein Silizium-(100)-Ebenen-Wafer 33 als das Kappenmaterial verwendet wird, mit einer als Musterungsmaske verwendeten Siliziumoxidschicht, der Fußbereich 23 unter Verwendung anisotropen Ätzens, das eine alkalische Ätzlösung verwendet, ausgebildet. Diese Technik ist eine, die oft bei der Herstellung eines Drucksensor vom Membrantyp, etc., verwendet wird. Dieser Fußbereich 23 wird ebenfalls bei einer Position ausgebildet, die dem Kontaktierungsrahmenmuster entspricht.
  • Als nächstes wird die Kontaktierungsschicht 24 auf der unteren Oberfläche (Oberfläche am vorderen Ende) des Fußbereichs 23 ausgebildet. Genauer gesagt, nachdem man eine unterlegte Metallschicht (deren Dicke im Fall von Ti, Ni, Cr, etc., ungefähr 0,1 μm beträgt, wobei, wenn das Substrat aus Glas besteht, dieses unterlegte Metall unverzichtbar ist.) in Bezug auf den kappenbildenden Siliziumwafer 33 ausgebildet hat, um eine gute Adhäsion bzw. Anhaftung davon an der Au-Schicht bereitzustellen, wird die Au-Schicht mit einer Dicke von einigen Mikrometern unter Verwendung einer Beschichtungs- bzw. Galvanisierungstechnik ausgebildet (die Dicke liegt geeigneterweise in einem Bereich von 2 bis 5 Mikrometern). Danach wird sie unter Verwendung von gewöhnlicher Photolithographie gemustert. Die Linienbreite des Musters beträgt geeigneterweise ungefähr 0,1 bis 0,3 mm. Die Linienbreite der Kontaktierungsschicht 24 wird dünner gemacht als die Linienbreite des Kontaktierungsrahmens 21, das heißt, das Design wird so ausgeführt, daß eine Kontaktierungsoberfläche zwischen beiden zuverlässig sichergestellt werden kann.
  • Zu diesem Zeitpunkt, wenn eine gesamte Oberfläche der inneren Wandung der Kappe unter der Verwendung einer leitenden Schicht auf solch eine Weise bedeckt wird, daß das unterlegte Metall und die Au-Überzugsschicht verkleidet sind, kann die Kappe so gefertigt werden, daß sie einen EMI (Elctromagnetic Interference – elektromagnetische Beeinflußung, EMB) – Abschirmeffekt aufweist. Und zwar wird, wie in den 2 und 3 durch die strichpunktierten Linien angezeigt ist, eine Au-Schicht 51 auf der inneren Oberfläche der Kappe 22 angebracht bzw. angeordnet und, indem man die resultierende Kappe in dem Substrat Erdungspotential annehmen läßt, kann die Kappe als eine elektromagnetische Abschirmschicht fungieren. Wie oben erwähnt, indem man die Kontaktierungsschicht unter Verwendung eines leitenden Materials (Au) ausbildet und die Au-Schicht 51 auf solch eine Weise ausbildet, daß sie die gesamte innere Wandoberfläche der Kappe einschließlich dieser Au-Schicht aus leitendem Material bedeckt, und dieses Au-Schicht 51 mit einem Referenzpotential auf der Seite des elementbildenden Silziumwafers über dem Kontaktierungsrahmen 21 verbindet, ist es möglich, die Kappe mit dem Abschirmeffekt in Bezug auf elektromagnetische Beeinflußung (EMB) zu versehen. Genauer gesagt, da es möglich ist, die Kappe dadurch mit dem Abschirmeffekt auszustatten, daß man die gesamte Kappe unter Verwendung einer leitenden Schicht verkleidet bzw. bedeckt, ist es möglich, den Einfluß von Lärm- bzw. Rauschquellen auf die internen Funktionselemente zu verringern, oder umgekehrt, die Erzeugung bzw. Übertragung von Lärm bzw. Rauschen durch die internen Funktionelemente zu unterbinden. Dieser Effekt hängt nicht von der Art der Funktionselemente ab, und derselbe Effekt wie oben erwähnt kann in Bezug auf elektronische Schaltkreise, etc., genauso erwartet werden. Folglich besitzt diese Technik eine weite Verfügbarkeit bzw. Anwendbarkeit.
  • Auch genügt es, wenn es erwünscht ist, die Menge an verwendetem Au zu verringern, eine Ablagerung in Form einer Maske eines unterlegten Metalls nur auf der unteren Oberfläche des Fußbereichs 23 und der inneren Oberfläche der Kappe innerhalb davon durchzuführen, und dann eine selektive Beschichtung von Au darauf anzubringen und dadurch die Kontaktierungsschicht auszubilden.
  • Auch wird, wie schon früher angegeben, die Breite des Fußbereichs 23 der Kappe im voraus so entworfen, daß sie dünner als die Linienbreite des Kontaktierungsrahmens 21 wird. Jedoch gibt es den Vorteil zu diesem Zeitpunkt, daß, wenn der Fußbereich 23 der Kappe wie in dem Fall dieser Ausführungsform ausgebildet worden ist, da, wenn man die Kappe auf den Kontaktierungsrahmen 21 preßt, es leicht wird, eine Kontaktierungsoberfläche bei dem Bereich der unteren Oberfläche des Fußbereichs 23 sicherzustellen, exzellentere Versieqelungseigenschaften leicht zu erhalten sind. Ebenfalls ist es vorteilhaft, wenn es erwünscht ist, eine gute Kontaktierungsschicht ohne darin enthaltene Hohlräume aus einer durch eine Reaktion zwischen Au und Polysilizium hergestellter Legierungsschicht zu bilden, die Diffusion von Au in die Seite des Si so stark wie möglich zu unterdrücken. Zu diesem Zweck wird zuerst eine Oxidschicht (in 11 mittels des Referenzzeichens 53 angezeigt), die als eine Diffusionsschutzschicht fungiert, auf der Oberfläche des Siliziums, das zur Abdeckung bzw. Kappe werden wird, ausgebildet, und dann wird die unterlegte Schicht ausgebildet. Indem man danach die Au-Schicht mit dem resultierenden Fußbereich fest verbindet bzw. kontaktiert, wird die Oxidschicht eine Sperrschicht zur Verhinderung der Diffusion des Au, mit dem Ergebnis, daß eine unnötige Bewegung des Au verhindert werden kann und, als ein Ergebnis davon kann das Erzeugen bzw. Hervorbringen von Hohlräumen verhindert werden.
  • Als nächstes werden das Verbinden des kappenbildenden Siliziumwafers 33 auf den bzw. mit dem Siliziumwafer 32 mittels Kontaktierung und das Waferschneiden erklärt werden.
  • Wie in 12 veranschaulicht wird der kappenbildende Siliziumwafer 33 mit dem darauf ausgebildeten Fußbereich 23 positionell mit dem Siliziumwafer (Halbleiterwafer) 32 mit dem darauf ausgebildeten Sensor, etc., ausgerichtet, woraufhin die auf dem Fußbereich 23 ausgebildete Kontaktierungsschicht 24 (Au-Schicht) über dem aus der Siliziumschicht bestehenden Kontaktierungsrahmen 21 aufgelegt wird. Daraufhin werden beide Schichten durch thermische Druckkontaktierung miteinander verbunden bzw. kontaktiert. Genauer gesagt, wird die Kontaktierung bzw. das Verbinden mittels Kontaktierung bei einer Behandlungstemperatur von ungefähr 400°C (die eutektische Temperatur von Au und Si beträgt 363°C) und unter einer Gewichtsbelastung von ungefähr 0,2 bis 1 kg/mm2 für einen Bearbeitungszeitabschnitt von einigen 10 Minuten durchgeführt.
  • Als ein Verfahren zur positionellen Ausrichtung werden im voraus Standardlinien in Bezug auf den kappenbildenden Siliziumwafer 33 ausgebildet, indem man wie in 15 veranschaulicht Waferschneiden in X- und Y-Richtungen in entsprechender Beziehung zu den Positionen der Waferschneidelinien des Siliziumwafers 32 durchführt. Nachdem man diese Standardlinien positionell mit den Waferschneidelinien des Siliziumwafers 32 ausgerichtet hat, wird der kappenbildende Siliziumwafer 33 auf dem Siliziumwafer 32 angebracht und mit diesem durch Druckkontaktierung verbunden. Auch ist es möglich, falls man eine Montageeinrichtung mit einem Mustererkennungsmechanismus verwendet, auf einfache Weise eine positionelle Ausrichtung durchzuführen, indem man Markierungen in Bezug auf den kappenbildenden Siliziumwafer 33 bzw. den Siliziumwafer 32 bereitstellt.
  • Die Genauigkeit der Montage ist hinreichend, falls sie zehn und einige Mikrometer oder weniger beträgt.
  • Ebenfalls kann, falls, wenn die zwei Wafer mittels Kontaktierung verbunden werden, das Verbinden mittels Kontaktierung in einer Vakuumatmosphäre oder einer Inertgasatmosphäre oder unter einem vorbestimmten Druckniveau durchgeführt wird, das Innere der Kappe ein Vakuum oder eine Inertgasatmosphäre oder einen vorbestimmten Druck aufweisen. Das heißt, da die Kappe 22 und der Kontaktierungsrahmen 21, der auf der Siliziumoberfläche mit dem darauf ausgebildeten Funktionselement ausgebildet ist, miteinander in einem Zustand hoher Luftdichtigkeit unter Verwendung der Metalllegierung mittels Kontaktierung verbunden werden, ist es möglich, den internen Druck der Kappe zu fixieren (beispielsweise kann eine Vakuumversiegelung realisiert werden). Genauer gesagt, da die feste Verbindung bzw. Kontaktierung in Form einer geschlossenen Struktur realisiert werden kann, ist es möglich, das Innere der Kappe unter Vakuum und dadurch die Empfindlichkeit des Sensors auf einem hohen Niveau zu halten. Oder es ist möglich, das Innere der Kappe mit einem Inertgas zu füllen, und dadurch eine Verschlechterung der Sensoreigenschaften und ähnliches zu verhindern, oder es ist möglich, den internen Druck der Kappe zu fixieren, und dadurch einen Referenzdruck zu erhalten, wenn das Innere der Kappe als ein Drucksensor ausgelegt bzw. ausgeführt worden ist.
  • Das Kappenmaterial wird wie oben erwähnt kontaktiert bzw. mittels Kontaktierung verbunden. Zu diesem Zeitpunkt ist es möglich, den räumlichen Bereich 25 genügend groß zu machen, indem man den Fußbereich 23 in Bezug auf die Kappe 22 bereitstellt, und folglich zu erwarten, daß auch ein die Luftdichteversiegelung verbessernder Effekt hervorgerufen wird, indem man die Kapazität des räumlichen Bereiches vergrößert.
  • Man beachte das Folgende. Bei diesem Kontaktierungsprozeß tritt manchmal, wenn man den Kontaktierungsrahmen 21 unter Verwendung einer dünnen Siliziumschicht ausgebildet hat, die Störung bzw. Schwierigkeit auf, daß eine natürliche Oxidschicht (die Dicke: einige Nanometer) auf der Oberfläche des Siliziums vor der Durchführung des Kontaktierungsprozesses entstanden ist, wodurch seine Haftung bzw. Bindung an die Au-Schicht verhindert bzw. blockiert wird, woraufhin die eutektische Reaktion nicht stattfindet bzw. fortschreitet. Um dies zu berücksichtigen, genügt es, wie schon früher festgestellt, den Kontaktierungsprozeß gleich nach der Durchführung der Opferschichtätzbehandluung mittels einer Fluorwasserstoffsäurenlösung durchzuführen, oder in dem Fall, daß der Kontaktierungsprozeß nicht sofort durchgeführt werden kann, die Oxidschicht von neuem mit Licht unter Verwendung eines auf CF4 basierenden Gases wegzuätzen und den Kontaktierungsprozeß gleich danach durchzuführen.
  • Zusätzlich zu der oben erwähnten Technik kann, als ein Verfahren, um solch eine natürliche Oxidschicht definitiv zu zerstören, um dadurch eine gute Kontaktierung bzw. feste Verbindung zu erhalten, eine dünne Schicht (die Dicke: ungefähr 0,1 μm) aus einem Material, das bei der gleichen oder einer niedrigeren Temperatur als die eutektische Temperatur (363°C) des Systems Au/Si schmilzt, ebenfalls auf der Oberfläche der Metallschicht (Au-Schicht) 24 ausgebildet werden und die die Kontaktierungsschicht auf der Seite der Kappe 22 werden. Genauer gesagt, wird eine Si-Schicht, Ge-Schicht, Sn-Schicht oder ähnliches verwendet (die eutektische Temperatur des Systems Au/Ge: 356°C, und die eutektische Temperatur des Systems Au/Sn: 280°C). Diese dünne Schicht wird in 11 durch das Bezugszeichen 52 angezeigt. Wenn die Kontaktierung durchgeführt wird, wird die Temperatur einmal bis auf eine Temperatur, die höher ist als die eutektische Temperatur, erhöht, um dadurch ein Schmelzen der Oberflächenschicht der Au-Schicht zu bewirken. Als ein Ergebnis wird die Oxidschicht auf der Oberfläche der Siliziumschicht, die den Kontaktierungsrahmen 21 bildet, zerstört, wodurch dazwischen eine Fest/Flüssig-Grenzfläche erzeugt wird. Dies ermöglicht das Auftreten bzw. die Durchführung einer guten eutektischen Reaktion. Zur Zeit der Kontaktierung wird der Kontaktierungsprozeß in einer Inertgasatmosphäre (He, Ar, N2 oder ähnlichem) oder reduzierenden Gasatmosphäre (H2) oder in Vakuum durchgeführt.
  • Ebenfalls kann, als ein Verfahren um auf ähnliche Weise die natürliche Oxidschicht auf der Siliziumoberfläche definitiv zu zerstören, um dadurch eine gute Kontaktierung bzw. feste Verbindung zu erhalten, Metall (beispielsweise Ti, Al, Ta, Cr, Nb, etc.), um eine Siliziumoxidschicht zu reduzieren, einige bis einige 10 Nanometer auf der Oberfläche der Metallschicht (Au-Schicht) 24 abgelagert werden und die Kontaktierungsschicht auf der Seite der Kappe 22 werden, und, auf diesem abgelagerten Metall, kann eine Metallschicht (52 in 13) wie zum Beispiel Au, das nicht-oxidierbar ist, ungefähr 10 bis 20 nm abgelagert werden, um die Oxidation des reduzierenden Metalls zu verhindern. Wenn die Kontaktierung mittels Erwärmen und Ausüben von Druck durchgeführt wird, diffundiert das reduzierende Metall (beispielsweise Ti) auf der Seite der Oberfläche in die Au-Schicht auf der äußersten Oberfläche und erreicht die Oberfläche des Siliziums auf der Seite des Sensorwafers und entzieht der natürlichen Oxidschicht des Siliziums ihren Sauerstoff, um dadurch die Oxidschicht zu zerstören. Als eine Folge findet die Reaktion zwischen Au und Silizium gleichmäßig über einen gesamten Bereich der Kontaktierungsgrenzfläche statt, mit dem Ergebnis, daß es möglich ist, die Kontaktierungsgrenzfläche mit fast keinen darin erzeugten Hohlräumen auszubilden. In diesem Fall wird der Kontaktierungsprozeß ebenfalls in einer Inertgasatmosphäre oder einer reduzierenden Gasatmosphäre oder im Vakuum durchgeführt.
  • Nachdem der kappenbildende Siliziumwafer 33 vor seiner Zerlegung in Chips kollektiv kontaktiert worden ist, wird er, wie in 14 veranschaulicht, bei den Positionen, die jeweils mittels eines Bezugszeichens 34 angezeigt sind, zerschnitten, wobei nur die von ihm notwendigen Bereiche übrig gelassen werden wie sie sind, während der Rest entfernt wird.
  • Die Schneidepositionen, wo der elementbildende Siliziumwafer 32 geschnitten wird, sind in 16 veranschaulicht. Wenn sein Schneiden auf eine notwendige minimale Größe durchgeführt wird (wobei vorausgesetzt ist, das die Genauigkeit der Montage und die Genauigkeit des Wafer schneidens berücksichtigt werden), wird der Schneideprozeß, um die bewegliche Gate-Elektrode (beweglicher Teilbereich) des Sensorelements zu schützen, bei den in 16 veranschaulichten Schneidepositionen durchgeführt. Man beachte hier, daß, wenn es erforderlich ist, die Oberfläche des elementbildenden Siliziumwafers 32 vom Zerspringen nicht benötigter Chips zu schützen, das Schneiden, während man den Schneideoperationen des Kappenbereiches so weit wie möglich folgt, so nahe wie möglich zum Ritzrahmen durchgeführt wird, um so die Bereiche außer seinen benötigten Elektroden-Kontaktierungsflecken abzudecken, wie es bei den Schneidepositionen D in 17 veranschaulicht ist.
  • 18 ist eine typische Schnittansicht zu der Zeit des Waferschneidens während des Schneideprozesses des kappenbildenden Siliziumwafers 33. Während in 18 die Schneidepositionen des kappenbildenden Siliziumwafers 33 jene sind, die durch die Bezugszeichen 34 angezeigt werden, sollte man zu diesem Zeitpunkt sorgfältig darauf achten, daß das Blatt einer Waferschneidesäge die Oberfläche des Siliziumwafers 32 nicht beschädigt. In diesem Zusammenhang bzw. für diesen Zweck spielt der Kappenbereich 23 des kappenbildenden Siliziumwafers 33 eine wichtige Rolle. Das heißt, wenn man die Flachheit einer Wafer-fixierenden Arbeitsbühne der Waferschneidesäge, die Variationen in der Dicke des Siliziumwafers und den Prozeßspielraum berücksichtigt, und im Fall eines Siliziumwafers, dessen Durchmesser 15,24 cm (6 inch) beträgt, wird man die Länge des Fußbereiches 23 des kappenbildenden Siliziumwafers 33 nicht kürzer als ungefähr 90 μm machen. Das heißt, der Abstand zwischen der unteren Oberfläche des kappenbildenden Siliziumwafers 33 und der oberen Oberfläche des Siliziumwafers 32 kann mittels des Fußbereiches 23 vergrößert werden, um so einen Vorteil beim Durchführen des Waferschneidens in Bezug auf den kappenbildenden Siliziumwafer 33 bereitzustellen.
  • Man beachte das Folgende. Wenn während des Waferschneideprozesses des kappenbildenden Siliziumwafers 33 die Schwierigkeit auftritt, daß der Wafer bei seinem Kantenbereich vibriert, wodurch der kontaktierte Bereich abgelöst wird oder das Blatt der Waferschneidesäge zerbrochen wird, ist es vorteilhaft, solch eine periphere fixierte Schicht 36 wie in 20 veranschaulicht bei dem peripheren Bereich des kappenbildenden Siliziumwafers 33 bereitzustellen. Es genügt, daß diese fixierte Schicht nur bei den Positionen der Schneidelinien ausgebildet wird. Ebenfalls, zu solch einem Zeitpunkt, wenn nicht benötigte Chips, die separiert worden sind als man den kappenbildenden Siliziumwafer 33 geschnitten hat, zerspringen und leicht die Chips der Kappe 22 oder die unterlegte Schicht beschädigen können, ist es wirkungsvoll, jede zweite Linie anzuschneiden bzw. halb durchzuschneiden, um dadurch die nicht benötigten Chips nicht vollständig zu separieren und dadurch das Auftreten der von ihrem Zerspringen herrührenden Schwierigkeiten zu vermeiden, oder es ist ebenfalls wirkungsvoll, nachdem man entlang einer Richtung (beispielsweise der X-Richtung) geschnitten hat, ein Klebeband aufzukleben und dann den resultierenden Wafer entlang der anderen Richtung (Y-Richtung) zu schneiden, um dadurch das Zerspringen von nicht benötigten Chips zu verhindern.
  • Nach dem Beenden des Schneideprozesses und des Eliminationsprozesses der nicht benötigten Bereiche des kappenbildenden Siliziumwafers 33 wird als nächstes, wie in 18 veranschaulicht, Waferschneiden in Bezug auf den Ritzrahmen des Siliziumwafers 32 bei seinen Waferschneidepositionen 35 durchgeführt. Mittels dieses Waferschneidens wird der Siliziumwafer 32, wie in den 1 bis 3 veranschaulicht, in individuelle Chips aufgeteilt. Wie oben erwähnt, nachdem man den kappenbildenden Wafer 33 von oben bei den durch die Bezugszeichen 34 angezeigten Positionen geschnitten hat, ist es möglich auf ähnliche Weise den Siliziumwafer 32 bei den durch die Bezugszeichen 35 angezeigten Positionen von oben zu zerschneiden. Ebenfalls kann man, wie in 19 veranschaulicht, nachdem man gleichzeitig das Waferschneiden in Bezug auf die Wafer 33 und 32 bei den durch die Bezugszeichen 35 angezeigten Positionen durchgeführt hat, den Wafer 33 bei den Positionen 34 zerschneiden, um dadurch die Kappe 22 zu bilden.
  • Obwohl während dieser Waferschneideoperation ebenfalls ein Wasserfluß und Wasserdruck vorhanden bzw. angelegt sind, wird das Funktionselement (Sensorelement mit einer Brückenbalkenelektrodenstruktur, etc.), das vor äußeren Kräften geschützt werden muß, mittels der Kappe 22 geschützt.
  • Zuletzt wird, wie in 21 veranschaulicht, ein Kunstharzguß unter Verwendung einer Formmasse durchgeführt. Zu diesem Zeitpunkt ist es möglich, mittels der Kappe 22 die bewegliche Gate-Elektrode (den beweglichen Teilbereich des Sensors) und dergleichen, welche die wichtige Struktur des Chips ausmachen, vor den äußeren Kräften zu schützen, die auftreten, wenn der Chip in Kunstharz eingeschlossen bzw. versiegelt wird.
  • Wie oben erwähnt wurde, wurde in dieser Ausführungsform der Kontaktierungsrahmen 21, der aus einer dünnen Siliziumschicht besteht, um den Elementbildungsbereich auf der Oberfläche des Siliziumwafers (Halbleiterwafers) 32 zur Bildung des MOS-Transistors mit beweglichen Gate (das Sensorelement: das Funktionselement) herum ausgebildet, die Kontaktierungsschicht 24, die aus einer Goldschicht besteht, wurde bei der Position des kappenbildenden Siliziumwafers 33 die dem Kontaktierungsrahmenmuster entspricht, ausgebildet, ein Aufheizen auf eine Temperatur, die gleich der oder höher als die eutektische Temperatur des Systems Au/Si ist, wurde in einem Zustand des Kontakts zwischen dem Kontaktierungsrahmen 21 des Siliziumwafers 32 und der Kontaktierungsschicht 24 des kappenbildenden Siliziumwafers 33 durchgeführt, und dann wurden beide Wafer 32 und 33 in Chipeinheiten zerschnitten. Wie oben erwähnt wurde, kann, da der aus einer dünnen Siliziumschicht bestehende Kontaktierungsrahmen 21 auf dem Siliziumwafer 32 und die aus einer Goldschicht bestehende Kontaktierungsschicht 24 auf dem kappenbildenden Siliziumwafer 33 mittels Musterung ausgebildet wurde und beide Wafer 32 und 33 mittels Kontaktierung miteinander verbunden bzw. kontaktiert wurden, eine Halbleitervorrichtung mit der Schutzkappe 22 zum Überdecken bzw. Einschließen des Elementes auf einfache Weise unter Verwendung einer gewöhnlichen Halbleiterherstellungstechnik hergestellt werden. Das heißt, da der Siliziumwafer 33, der zur Kappe werden wird, kollektiv auf der gesamten Oberfläche des Siliziumwafers 32 kontaktiert und dann mittels Waferschneideoperationen zerschnitten worden ist, ist es möglich, die Schutzkappen 22 wirkungsvoll und effizient in Bezug auf die individuellen Funktionselementbereiche auszubilden.
  • Ebenfalls, da die dünne Schicht Polysilizium als das Material für den Kontaktierungsrahmen verwendet wird, ist es möglich, die Kontaktierungsrahmenbildungsprozeßschritte, die dem Siliziumwaferprozeß angepaßt sind, zu benützen, mit dem Ergebnis, daß es möglich ist, die Kontaktierungsschicht (Au-Überzugsschicht) auszubilden, ohne eine Auswahl des Kappenmaterials zu machen. Folglich weist diese Technik eine breite Anwendbarkeit auf. Genauer gesagt, obwohl der Durchsatz abnimmt, wenn man die Kappe 22 individuell mit den Chips verbindet bzw. kontaktiert, wird diese Unzulänglichkeit ausgemerzt bzw. verbessert. Das heißt, dadurch, daß man kollektives Kontaktieren und kollektives Schneiden des kappenbildenden Siliziumwafers 33 durchführt, wird die Bildung der Schutzkappen zu niedrigen Kosten möglich.
  • Weiterhin ist es möglich, da die Verwendung eines Kappenmaterials, das keine Luftdurchlässigkeit aufweist, eine luftdichte Versiegelung bereitstellen kann, eine versiegelte Struktur hoher Zuverlässigkeit bereitzustellen, ohne eine Verschlechterung des Leistungsverhaltens des schützenden Sensors zu verursachen. In diesem Fall, da es sogar bei Verwendung einer in Kunstharz eingeschlossenen Baugruppe, wie in 21 veranschaulicht, möglich ist, eine genügend hohe Zuverlässigkeit sicherzustellen, ist es möglich, beispielsweise, einen Sensor mit einem beweglichen Teilbereich zu niedrigen Kosten als Baugruppe herzustellen.
  • Als ein angewendetes Beispiel dieser Ausführungsform kann anstelle einer dünnen Schicht Polysilizium eine dünne Schicht amorphes Silizium als das Material des Kontaktierungsrahmens 21 verwendet werden. In diesem Fall können ebenfalls die Kontaktierungsrahmenbildungsprozeßschnitte, die mit dem Siliziumwaferprozeß zusammen passen, verwendet werden, mit dem Ergebnis, daß die Kontaktierungsschicht (Au-Überzugsschicht) ausgebildet werden kann, ohne daß man eine Auswahl des Kappenmaterials betrifft. Folglich weist diese Technik ebenfalls eine breite Anwendbarkeit auf.
  • (Zweite Ausführungsform)
  • Als nächstes wird eine zweite Ausführungsform der vorliegenden Erfindung erklärt werden, hauptsächlich in Zusammenhang mit den unterschiedlichen Punkten zwischen dieser Ausführungsform und der ersten Ausführungsform.
  • In dieser Ausführungsform wird das Sensorelement anstelle der in den 4 bis 8 veranschaulichten Kontaktierungsrahmenbildungsprozeßschritte gemäß der ersten Ausführungsform unter Verwendung der Kontaktierungsrahmenbildungsprozeßschritte in den 22 bis 26 hergestellt.
  • Wie in 22 veranschaulicht ist, wird auf der Siliziumoxidschicht 26 eine dünne Schicht Polysiliziumschicht 38 zum Bilden einer beweglichen Gate-Elektrode abgelagert, auf der ein Photolack 39 über einem vorbestimmten Bereich angebracht wird. Dann wird, wie in 23 veranschaulicht, die dünne Schicht Polysilizium unter Verwendung des Photolacks 39 ausgebildet bzw. gemustert. Danach wird, wie in 24 veranschaulichtist ist, eine Isolierschicht 40 (Oxidschicht) abgelagert, wonach eine letzte bzw. abschließende Schutzschicht 41 (eine Siliziumnitridschicht auf der Basis der Verwendung eines Plasma-CVD-Verfahren) angebracht wird. Dann wird mittels der Durchführung einer Photolitographie unter Verwendung eines Photolacks 42, wie in 25 veranschaulicht, die Schutzschicht 41 über dem Bildungsbereich für die bewegliche Gate-Elektrode entfernt. Als nächstes wird eine dünne Siliziumschicht 43 angebracht, die zum Kontaktierungsrahmen werden wird. Als ein Verfahren zur Herstellung der dünnen Siliziumschicht 43 wird ein Plasma-CVD-Verfahren verwendet, das die Bildung der Schicht bei einer Temperatur ermöglicht, die die Aluminiumverdrahtung, etc., nicht schädigt. Als ein spezielleres Material für den Kontaktierungsrahmen verwendet man eine amorphe Si-Schicht Gemäß den Experimenten, die von den Erfindern der vorliegenden Erfindung durchgeführt wurden, ist es bestätigt, daß diese Schicht, wenn das Elementzusammensetzungsverhältnis von Si zu N 1,5 oder mehr beträgt, fast wie in dem Fall einer Siliziumschicht gehandhabt werden kann.
  • Diese dünne Schicht 43 aus amorphen Silizium wird mittels eines photolithographischen Prozesses, der eine Photolackschicht 44 verwendet, mittels Musterung ausgebildet, und die dünne Siliziumschicht 43, die als der Kontaktierungsrahmen fungiert, wird wie in 26 veranschaulicht ausgebildet. Dann wird, wobei die erforderlichen Bereiche unter Verwendung eines Photolacks geschützt werden, Opferschichtätzen durchgeführt, um die dünne Schicht Polysilizium 38a, die die bewegliche Gate-Elektrode 6 werden wird, so zurückzulassen, wie sie ist, um dadurch den räumlichen Bereich auszubilden.
  • In dieser Ausführungsform gibt es den Vorteil, daß, da der Kontaktierungsrahmen 21 auf der abschließenden Schutzschicht 41 ausgebildet wird, die Anzahl der Freiheitsgrade beim Layout in Bezug auf das Design des Ic-Chips zunimmt.
  • (Dritte Ausführungsform)
  • Als nächstes wird eine dritte Ausführungsform der vorliegenden Erfindung erklärt werden, hauptsächlich in Zusammenhang mit den unterschiedlichen Punkten zwischen dieser Ausführungsform und der ersten Ausführungsform.
  • In dieser Ausführungsform wird das Sensorelement anstelle der in den 10 bis 12 und 14 veranschaulichten Prozeßschritte gemäß der ersten Ausführungsform unter Verwendung der Prozeßschritte der 27 bis 32 hergestellt.
  • Wie in 27 veranschaulicht ist, wird ein kappenbildender Siliziumwafer 45 präpariert, und wie in 28 veranschaulicht ist, wird ein Fußbereich 23 ausgebildet. Andererseits wird, wie in 29 veranschaulicht, eine Klebeschicht bzw. Haftschicht 47 (beispielsweise ein Polyemidkunstharz, ein hochmolekularer thermoplastischer Klebstoff, etc.) auf einem Trägerwafer 45 (beispielsweise Siliziumwafer), der als ein Waferunterstützungsteil fungiert, mittels Schleuderbeschichtung angebracht, und dann wird der kappenbildende Siliziumwafer 45 mittels der Klebeschicht bzw. Haftschicht 47 auf dem Trägerwafer 46 kontaktiert bzw. mittels Kontaktierung verbunden. Dann wird, wie in 30 veranschaulicht, Waferschneiden in Bezug auf den kappenbildenden Siliziumwafer 45 bei den Positionen, die jeweils mittels des Bezugszeichens 48 angezeigt sind, durchgeführt, um ihn dadurch vollständig auf eine erwünschte Kappengröße zu zerschneiden. Und zwar werden die Schnitte durchgeführt, um ihn aufzuteilen und Kappen in Chipeinheiten zu bilden, d.h. die Schnitte werden zur Aufteilung des kappenbildenden Wafers in gekapselte Chipeinheiten durchgeführt. Falls man zu diesem Zeitpunkt diese Schnitte, die mittels der Blätter der Waferschneidesäge gemacht werden, innerhalb der Klebeschicht bzw. Haftschicht 47 verbleiben bzw. gehalten werden, wird eine Wiederverwendung des Trägerwafers 46 möglich. Wie es oben erwähnt wurde, wird das Waferschneiden des kappenbildenden Siliziumwafers 45 auf eine erwünschte Kappengröße im voraus zu einem Zeitpunkt durchgeführt, bevor er mit dem sensorbildenden Siliziumwafer kontaktiert bzw. mittels Kontaktierung verbunden wird.
  • Weiterhin wird, wie in 31 veranschaulicht ist, der kappenbildende Siliziumwafer 45 positionell mit dem funktionselementbildenden Siliziumwafer 49 ausgerichtet und darauf angebracht, auf dieselbe Weise, wie im Fall der ersten Ausführungsform, und dann thermisch mit ihn kontaktiert bzw. mittels Kontaktierung verbunden. Als nächstes wird, wie in 32 veranschaulicht ist, eine Behandlung durchgeführt, um die Haftkraft der Klebeschicht bzw. Haftschicht 47 zu schwächen (beispielsweise um sie mittels thermischer Zersetzung zu schwächen), um dadurch den Trägerwafer 46 gemeinschaftlich mit den nicht benötigten Bereichen 45a (in 31 angezeigt) des kappenbildenden Siliziumwafers 45 abzulösen, wobei nur die Kappen allein wie sie sind auf dem funktionselementbildenden Siliziumwafer 49 verbleiben. Und zwar wird der Trägerwafer 46 von dem kappenbildenden Siliziumwafer 45 separiert, um dadurch die nicht benötigten Bereiche 45a des kappenbildenden Siliziumwafers 45 zu entfernen. Als ein Ergebnis können die nicht benötigten Bereiche 45a des kappenbildenden Silizium wafers 45 verläßlich entfernt werden, ohne ihr Zerspringen zu verursachen.
  • Schließlich wird der funktionselementbildende Siliziumwafer 49 bei den Positionen, die jede mittels eines Bezugszeichens 50 angezeigt wird, zerschnitten.
  • Wie oben erwähnt wurde, wird in dieser Ausführungsform der kappenbildenden Siliziumwafer 45 mit dem Kontaktierungsschichtmuster mit dem Trägerwafer 46 verbunden, woraufhin Schnitte zum Aufteilen und zum Bilden in Kappen in Chipeinheiten in Bezug auf den kappenbildenden Siliziumwafer 45 durchgeführt werden, d.h. es werden Schnitte zur Aufteilung des kappenbildenden Wafers in gekapselte Chipeinheiten durchgeführt. Dann werden der kappenbildende Siliziumwafer 45 und der funktionselementbildende Siliziumwafer 49 miteinander mittels Kontaktierung verbunden, wonach der Trägerwafer 46 von dem kappenbildenden Siliziumwafer 45 getrennt wird, um dadurch seine nicht benötigten Bereiche 45a zu entfernen. Demgemäß ist es nicht möglich, daß, wenn der kappenbildende Siliziumwafer 45 zerschnitten wird, nicht benötigte Chips zerspringen können, um so die Oberfläche des funktionselementbildenden Siliziumwafer 49 zu beschädigen, und demgemäß können die Schneidepositionen die Schneidepositionen C (siehe 16) von der ersten Ausführungsform sein.
  • Ebenfalls ist, da keine Schneideoperation durchgeführt wird, nachdem der kappenbildende Siliziumwafer 45 kontaktiert worden ist, das Verfahren gemäß dieser Ausführungsform auch dann effektiv bzw. wirkungsvoll, wenn, wie in 33 veranschaulicht, kein Fuß auf der Kappe ausgebildet ist.
  • Als ein angewendetes Beispiel für diese Ausführungsform ist es möglich, anstelle des Trägerwafers 46 eine Waferschneidefolie zu verwenden, die aus einer dünnen Schicht auf der Basis von Polyimid besteht und Klebefähigkeit bzw. Haftfähigkeit verliehen bekommen hat.
  • Obwohl bei den ersten und zweiten Ausführungsformen der Siliziumkontaktierungsrahmen auf der Sensorwaferseite unter Verwendung einer Polysiliziumschicht oder einer amorphen Siliziumschicht ausgebildet wurde, gibt es Fälle, wo ein Sensorbereich in einer zusammengesetzten Waferstruktur gebildet wird, die unter Verwendung einer Waferkontaktierungstechnik, wie in 34 veranschaulicht, hergestellt worden ist. Das heißt, ein Trägersubstrat 102 und ein Substrat 104 werden auf einer Seite, in der eine Sensorstruktur ausgebildet werden soll, direkt miteinander durch die Vermittlung einer Oxidschicht 103 verbunden bzw. kontaktiert. Danach wird Mikrobearbeitung in Bezug auf das Substrat 104 (SOI-Schicht) durchgeführt, um dadurch eine schwebende Mikrostruktur von Balken 104a zu bilden. Danach werden die erforderlichen Verdrahtungsstrukturen ausgebildet, und ein Kappenwafer wird mit der resultierenden zusammengesetzten Waferstruktur verbunden bzw. kontaktiert, woraufhin Waferschneiden durchgeführt wird. Man beachte hier, daß das Bezugszeichen 101 eine rückseitige Elektrode, die auf der Rückseite des Substrats ausgebildet ist, bezeichnet. In diesem Fall wird der Sensorbetrieb des Sensors dadurch durchgeführt, daß man die Fluktuationen in den elektrostatischen Kapazitäten zwischen den Balken 104a über bzw. mittels einer auf dem Substrat 104 ausgebildeten Diffusionsschicht 105 detektiert. In diesem Fall, obwohl der Siliziumkontaktierungsrahmen auf der Sensorwaferseite aus einem Siliziumsubstrat (Einkristall) gemacht ist, ist es in diesem Fall ebenfalls möglich, den Kappenwafer damit zu verbinden bzw. zu kontaktieren, wie in dem Fall des Kontaktierungsrahmens, der aus Polysilizium oder amorphen Silizium gemacht ist.
  • Die vorliegende Erfindung ist nicht auf die oben erwähnten Ausführungsformen beschränkt, sondern kann eben falls auf die folgenden Arten ausgeführt bzw. verkörpert werden.
  • Als das Material des kappenbildenden Wafers kann man Glas, Keramik, Kunstharz, etc., zusätzlich zu Silizium verwenden. Weiterhin kann jedes Material verwendet werden, solange es nur der eutektischen Kontaktierungstemperatur des Systems Au-Si widerstehen kann und kein Problem mit dem Element-Kontaminations-Versiegelungseigenschaften mit sich bringt. Zu diesem Zeitpunkt besteht die Notwendigkeit, eine Auswahl zu treffen, indem man die Kosten und seine Beständigkeit gegen Umwelteinflüße in Betracht zieht. Wenn es wünschenswert ist, die Kappe durchsichtig zu machen, ist die Verwendung eines synthetischen Quarzglases angebracht bzw. geeignet.
  • Die vorliegende Erfindung kann ebenfalls nicht nur als ein Halbleiterbeschleunigungssensor verkörpert bzw. ausgelegt werden, sondern ebenfalls als eine Halbleitervorrichtung wie zum Beispiel einem Mikromembransensor mit einem beweglichen Teilbereich (Vibrationsteilbereich) auf dem Siliziumchip oder als eine Vorrichtung mit einem Kontaktstück oder dergleichen.
  • Wie ausführlich beschrieben worden ist, besitzt die vorliegende Erfindung den ausgezeichneten Vorteil, eine einfache Herstellung einer Halbleitervorrichtung mit einer Schutzkappe zu ermöglichen.
  • Zusammenfassend sei gesagt, daß gemäß der vorliegenden Erfindung auf einem Siliziumwafer 32 ein MOS-Transistor mit beweglichem Gate ausgebildet wird (Sensorelement: Funktionselement). Ein Kontaktierungsrahmen 21, der aus einer dünnen Siliziumschicht besteht, wird um einen Elementbildungsbereich herum auf der Oberfläche des Siliziumwafers 32 mittels Musterung ausgebildet. Auf einem kappenbildenden Siliziumwafer 33 wird ein hervorstehender Fußbereich 23 bereit gestellt, auf dessen unterer Oberfläche eine Kontaktierungsschicht 24 ausgebildet wird, die aus einer Goldschicht besteht. Der kappenbildende Siliziumwafer 33 wird auf dem Siliziumwafer 32 angebracht, woraufhin in Bezug auf diese eine Erwärmung auf eine Temperatur, die gleich oder höher als eine eutektische Temperatur eines Gold/Silizium-Systems ist, durchgeführt wird, um dadurch eine feste Verbindung zwischen dem Kontaktierungsrahmens 21 des Siliziumwafers 32 und der Kontaktierungsschicht 24 des kappenbildenden Siliziumwafers 33 herzustellen. Danach werden beide Wafer 32 und 33 mittels Waferschneiden in Chipeinheiten zerlegt.
  • Obwohl die vorliegende Erfindung unter Bezug auf die vorhergehenden bevorzugten Ausführungsformen gezeigt und beschrieben worden ist, ist es für den Fachmann offensichtlich, daß Änderungen in Form und Detail gemacht werden können, ohne von dem Anwendungsbereich der Erfindung, wie er in den beigefügten Ansprüchen definiert ist, abzuweichen.

Claims (18)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Halbleiterwafer (1) mit einem auf einer seiner Oberflächen ausgebildeten Funktionselement (6) und eine Kappe (22), die das Funktionselement einschließt, aufweist, wobei ein räumlicher Bereich in Bezug auf dieses Funktionselement auf der Oberfläche des Halbleiterwafers bereitgestellt ist, mit: einem Funktionselementbildungsschritt des Ausbildens einer Vielzahl von Funktionselementen auf dem Halbleiterwafer (1) zur Bildung des Funktionselementes (6) und des Ausbildens von Kontaktierungsflecken (19) zur Durchführung einer Anschlußverdrahtung zwischen jedem Funktionselement und der Außenseite, zwischen dem Funktionselement und einer vorbestimmten Position auf dem Halbleiterwafer (1), bei der dieser Halbleiterwafer (1) geteilt werden soll; einem Kontaktierungsrahmenbildungsschritt des Ausbildens eines Kontaktierungsrahmens (21), der jedes Funktionselement in einem Bereich um jedes Funktionselement herum auf der Oberfläche des Halbleiterwafers (1) und auf einer Seite näher zu dem Funktionselement als zu dem Kontaktierungsfleck (19) umgibt; einem Kontaktierungsschritt des Verbindens mittels Kontaktierung eines kappenbildenden Wafers (22), der einen Fußbereich (23) bei einer Position aufweist, die dem Kontaktierungsrahmen (21) entspricht, auf dem Halbleiterwafer (1), indem eine feste Verbindung zwischen dem Fußbereich (23) und dem Kontaktierungsrahmen (21) hergestellt wird; und einem Schneideschritt des Zerschneidens des Halbleiterwafers bei seiner vorbestimmten Position (35), bei der dieser Halbleiterwafer geteilt werden soll, und ebenfalls des Zerschneidens des kappenbildenden Wafers bei einer Schneideposition (34) auf einer Seite näher zu dem Kontaktierungsrahmen (21) als zu der Position des kappenbildenden Wafers, die dem Kontaktierungsfleck (19) gegenüberliegt, dadurch gekennzeichnet, dass das Funktionselement eine bewegliche Gate-Elektrode mit einer Brückenbalkenstruktur, wobei die bewegliche Gate-Elektrode aus einer dünnen Siliziumschicht besteht, und eine fixierte Source-Elektrode und fixierte Drain-Elektrode, die in dem Halbleiterwafer ausgebildet sind, aufweist; und daß die bewegliche Gate-Elektrode und der Kontaktierungsrahmen gleichzeitig ausgebildet werden.
  2. Verfahren nach Anspruch 1, wobei der Schneideschritt gleichzeitig die vorbestimmte Position (35) des Halbleiterwafers, bei der dieser Halbleiterwafer geteilt werden soll, und die Position (35) des kappenbildenden Wafers, die der vorbestimmten Position des Halbleiterwafers gegenüberliegt, zerschneiden soll; und danach die Schneideposition (34) des kappenbildenden Wafers zerschneiden soll.
  3. Verfahren nach Anspruch 1, wobei der Schneideschritt die Schneideposition (34) des kappenbildenden Wafers zerschneiden soll; und danach die vorbestimmte Position (35) des Halbleiterwafers, bei der dieser Halbleiterwafer geteilt werden soll, zerschneiden soll.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Kontaktierungsrahmen (21) aus einem Material besteht, das Silizium (Si) enthält; und das des weiteren dadurch gekennzeichnet ist, es einen Kontaktierungsschichtbildungsschritt des Ausbildens einer Kontaktierungsschicht, die aus einem Material besteht, das Gold (Au) enthält, auf dem Fußbereich aufweist; und dadurch gekennzeichnet, der Kontaktierungsschritt auf eine Temperatur höher als eine eutektische Temperatur eines Gold(Au)/Silizium(Si)-Systems in einem Zustand, in dem der Kontaktierungsrahmen (21) des Halbleiterwafers und der kappenbildende Wafer (22) miteinander in Kontakt sind, aufheizen soll, um dadurch den Kontaktierungsrahmen (21) des Halbleiterwafers und die Kontaktierungsschicht (24) des kappenbildenden Wafers mittels Kontaktierung zu verbinden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei es des weiteren einen Schritt des Anbringens einer Goldschicht (Au), die die Kontaktierungsschicht wird, auf der inneren Oberfläche der Kappe als einer elektromagnetischen Abschirmschicht aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine dünne Schicht, die in der Lage ist, ein eutektisches Material bei einer Temperatur auszubilden, die niedriger ist als eine eutektische Temperatur eines Gold(Au)/Silizium(Si)-Systems, auf der Oberfläche der Kontaktierungsschicht des kappenbildenden Wafers angebracht wird; und der Kontaktierungsschritt den Kontaktierungsrahmen (21) des Halbleiterwafers und die Kontaktierungsschicht (24) des kappenbildenden Wafers durch die Vermittlung dieser dünnen Schicht mittels Kontaktierung verbinden soll.
  7. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Kontaktierungsrahmenbildungsschritt einen Schritt des nacheinander Ausbildens einer Metallschicht (53), die in der Lage ist, eine Siliziumoxidschicht zu reduzieren, und einer Anti-Oxidationsschicht, die in der Lage ist, eine Oxidation der Metallschicht zu verhindern, auf der Oberfläche der Kontaktierungsschicht (24) des kappenbildenden Wafers (22) aufweist; und der Kontaktierungsschritt den Kontaktierungsrahmen (21) des Halbleiterwafers und die Kontaktierungsschicht (24) des kappenbildenden Wafers mit der dazwischen befindlichen Metallschicht und Anti-Oxidationsschicht mittels Kontaktierung verbinden soll.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei es die folgenden Schritte aufweist: Verbinden des kappenbildenden Wafers mit einem Waferunterstützungsteil; Durchführen von Schnitten zur Aufteilung des kappenbildenden Wafers in gekapselte Chipeinheiten; Verbinden des kappenbildenden Wafers und des Halbleiterwafers mittels Kontaktierung; und danach Separieren des Waferunterstütungsteils von dem kappenbildenden Wafer, um dadurch nicht-benötigte Bereiche des kappenbildenden Wafers zu entfernen.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei daß der Kontaktierungsschritt in einer Vakuumatmosphäre oder einer Inertgasatmosphäre oder unter einem vorbestimmten Druckniveau durchgeführt wird, um dadurch zu bewirken, daß das Innere der Kappe eine Vakuumatmosphäre oder eine Inertgasatmosphäre oder ein vorbestimmtes Druckniveau aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Zerschneiden des Halbleiterwafers (1) bei der vorbestimmten Position (35), wo dieser Halbleiterwafer (1) geteilt werden soll, und das Zerschneiden (34) des kappenbildenden Wafers (22) beidemal mit einem Schneidwerkzeug durchgeführt wird, das von einer Seite des kappenbildenden Wafers (22) daran angelegt wird.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung, die einen Siliziumwafer (1) mit einem auf einer seiner Oberflächen ausgebildeten Funktionselement (6) und eine Kappe (22), die aus einem anderen Siliziumwafer gebildet ist und das Funktionselement einschließt, aufweist, wobei ein räumlicher Bereich in Bezug auf dieses Funktionselement auf der Oberfläche des Siliziumwafers bereitgestellt ist, mit: einem ersten Schritt des Ausbildens mittels Musterung eines Kontaktierungsrahmens (21), der aus einer dünnen Siliziumschicht besteht, um ein Gebiet zur Ausbildung des Funktionselementes (6) herum auf einer Oberfläche des Siliziumwafers (1) zur Ausbildung des Funktionselementes und des Ausbildens mittels Musterung einer Kontaktierungsschicht (24), die aus einer Goldschicht (Au) besteht, bei einer Position des kappenbildenden Siliziumwafers, die dem Kontaktierungsrahmenmuster entspricht; einem zweiten Schritt des Aufheizens auf eine Temperatur höher als eine eutektische Temperatur eines Gold/Silizium-Systems in einem Zustand, in dem der Kontaktierungsrahmen des Siliziumwafers und die Kontaktierungsschicht des kappenbildenden Siliziumwafers miteinander in Kontakt sind, um dadurch den Kontaktierungsrahmen des Halbleiterwafers und die Kontaktierungsschicht des kappenbildenden Siliziumwafers mittels Kontaktierung zu verbinden; und einem dritten Schritt des Waferschneidens des Siliziumwafers in Chipeinheiten.
  12. Verfahren nach Anspruch 11, wobei die Kappe einen Fußbereich bei einer Position aufweist, die einem Bereich entspricht, der den Funktionselementbildungsbereich umgibt; und in dem zweiten Verfahrensschritt die Kontaktierungsschicht bei einer Oberfläche am vorderen Ende des Fußbereichs des kappenbildenden Siliziumwafers ausgebildet wird.
  13. Verfahren nach Anspruch 11, wobei es des weiteren einen Schritt des Anbringens der Goldschicht, die die Kontaktierungsschicht wird, auf einer inneren Oberfläche der Kappe als eine elektromagnetische Abschirmschicht aufweist.
  14. Verfahren nach einem der Ansprüche 11, 12 oder 13, wobei das Funktionselement eine Brückenbalkenstruktur einer beweglichen Gate-Elektrode, die aus einer dünnen Siliziumschicht besteht, eine fixierte Source-Elektrode und eine fixierte Drain-Elektrode aufweist; und es des weiteren einen Schritt des Ausbildens des Kontaktierungsrahmens gleichzeitig mit der Ausbildung der beweglichen Gate-Elektrode aufweist.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei eine dünne Schicht, die in der Lage ist, ein eutektisches Material bei einer Temperatur auszubilden, die niedriger ist als eine eutektische Temperatur eines Gold/Silizium-Systems, auf der Oberfläche der Kontaktierungsschicht des kappenbildenden Siliziumwafers angebracht wird; und der zweite Verfahrensschritt einen Schritt des Verbindens mittels Kontaktierung des Kontaktierungsrahmens des Siliziumwafers und der Kontaktierungsschicht des kappenbildenden Siliziumwafers durch die Vermittlung dieser dünnen Schicht aufweist.
  16. Verfahren nach einem der Ansprüche 11 bis 14, wobei der zweite Verfahrensschritt einen Schritt des Bereitstellens einer Anti-Diffusions-Metallschicht zwischen dem kappenbildenden Siliziumwafer und der Kontaktierungsschicht und danach einen Schritt des Herstellens einer festen Verbindung zwischen dem Kontaktierungsrahmens des Siliziumwafers und der Kontaktierungsschicht des kappenbildenden Siliziumwafers aufweist.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei es des weiteren die folgenden Schritte aufweist: Verbinden des kappenbildenden Siliziumwafers mit einem Waferunterstützungsteil; Durchführen von Schnitten zur Aufteilung des kappenbildenden Siliziumwafers in gekapselte Chipeinheiten; Verbinden des kappenbildenden Siliziumwafers und des Siliziumwafers mittels Kontaktierung; und danach Separieren des Waferunterstütungsteils von dem kappenbildenden Siliziumwafer, um dadurch nicht-benötigte Bereiche des kappenbildenden Siliziumwafers zu entfernen.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei das Verbinden der Wafer mittels Kontaktierung in dem zweiten Verfahrensschritt in einer Vakuumatmosphäre oder einer Inertgasatmosphäre oder unter einem vorbestimmten Druckniveau durchgeführt wird, um dadurch zu bewirken, daß das Innere der Kappe eine Vakuumatmosphäre oder eine Inertgasatmosphäre oder ein vorbestimmtes Druckniveau aufweist.
DE19619921A 1995-05-18 1996-05-17 Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe Expired - Fee Related DE19619921B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP12013895A JP3613838B2 (ja) 1995-05-18 1995-05-18 半導体装置の製造方法
JP7-120138 1995-05-18

Publications (2)

Publication Number Publication Date
DE19619921A1 DE19619921A1 (de) 1996-12-05
DE19619921B4 true DE19619921B4 (de) 2006-03-30

Family

ID=14778912

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19619921A Expired - Fee Related DE19619921B4 (de) 1995-05-18 1996-05-17 Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe

Country Status (3)

Country Link
US (1) US5668033A (de)
JP (1) JP3613838B2 (de)
DE (1) DE19619921B4 (de)

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
JP3584635B2 (ja) * 1996-10-04 2004-11-04 株式会社デンソー 半導体装置及びその製造方法
GB2320571B (en) * 1996-12-20 2000-09-27 Aisin Seiki Semiconductor micromachine and manufacturing method thereof
JP3644205B2 (ja) 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP3702612B2 (ja) * 1997-10-07 2005-10-05 株式会社デンソー 半導体装置の製造方法
KR19990039351A (ko) * 1997-11-12 1999-06-05 윤종용 고감도 회로 집적형 마이크로자이로스코프 및 그 제조방법
DE69922727T2 (de) * 1998-03-31 2005-12-15 Hitachi, Ltd. Kapazitiver Druckwandler
US6143583A (en) 1998-06-08 2000-11-07 Honeywell, Inc. Dissolved wafer fabrication process and associated microelectromechanical device having a support substrate with spacing mesas
US6252229B1 (en) 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6388299B1 (en) 1998-12-10 2002-05-14 Honeywell Inc. Sensor assembly and method
DE19857550A1 (de) * 1998-12-14 2000-06-21 Bosch Gmbh Robert Verfahren zur Verkapselung von metallischen Mikrobauteilen
WO2000055648A1 (en) * 1999-03-17 2000-09-21 Input/Output, Inc. Hydrophone assembly
US6871544B1 (en) * 1999-03-17 2005-03-29 Input/Output, Inc. Sensor design and process
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
US6294402B1 (en) * 1999-06-07 2001-09-25 Trw Inc. Method for attaching an integrated circuit chip to a substrate and an integrated circuit chip useful therein
US6638784B2 (en) * 1999-06-24 2003-10-28 Rockwell Collins, Inc. Hermetic chip scale packaging means and method including self test
DE19940512A1 (de) * 1999-08-26 2001-03-22 Bosch Gmbh Robert Verfahren zur Verkappung eines Bauelementes mit einer Kavernenstruktur und Verfahren zur Herstellung der Kavernenstruktur
DE19945470B4 (de) * 1999-09-22 2007-06-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer mikrofunktionalen Verbundvorrichtung
US6400009B1 (en) * 1999-10-15 2002-06-04 Lucent Technologies Inc. Hermatic firewall for MEMS packaging in flip-chip bonded geometry
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
KR100413789B1 (ko) * 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
KR100343211B1 (ko) * 1999-11-04 2002-07-10 윤종용 웨이퍼 레벨 진공 패키징이 가능한 ｍｅｍｓ의 구조물의제작방법
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US6384353B1 (en) 2000-02-01 2002-05-07 Motorola, Inc. Micro-electromechanical system device
DE10004964B4 (de) * 2000-02-04 2010-07-29 Robert Bosch Gmbh Mikromechanische Kappenstruktur
JP3573048B2 (ja) * 2000-02-14 2004-10-06 松下電器産業株式会社 半導体装置の製造方法
JP2001305152A (ja) * 2000-04-18 2001-10-31 Fuji Electric Co Ltd 半導体センサチップおよびその製造方法、半導体センサチップを備えた半導体センサ
DE10035564B4 (de) * 2000-07-21 2006-03-30 Conti Temic Microelectronic Gmbh Mikromechanisches Gehäuse
JP3379518B2 (ja) * 2000-08-14 2003-02-24 株式会社村田製作所 圧電素子の製造方法
KR100400218B1 (ko) * 2000-08-18 2003-10-30 삼성전자주식회사 마이크로 액튜에이터 및 그 제조방법
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
AUPR245001A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method (WSM03)
AUPR245201A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus and method (WSM05)
AUPR245501A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM08)
AU2005201836B2 (en) * 2001-01-10 2005-11-10 Silverbrook Research Pty Ltd Accelerometer protected by caps applied at the wafer scale
AUPR245301A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM06)
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
US6958529B2 (en) * 2001-06-21 2005-10-25 Mitsubishi Denki Kabushiki Kaisha Acceleration sensor and method of manufacture thereof
US6509816B1 (en) * 2001-07-30 2003-01-21 Glimmerglass Networks, Inc. Electro ceramic MEMS structure with oversized electrodes
US6483174B1 (en) * 2001-08-16 2002-11-19 Jds Uniphase Corporation Apparatus and method for dicing and testing optical devices, including thin film filters
WO2003019201A1 (en) * 2001-08-24 2003-03-06 Honeywell International Inc. Hermetically sealed silicon micro-machined electromechanical system (mems) device having diffused conductors
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
EP1296374B1 (de) * 2001-09-14 2012-09-05 STMicroelectronics Srl Verfahren, um in mehreren unterschiedlichen Substraten integrierte Mikrosysteme zu bonden und elektrisch zu verbinden
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
US6862934B2 (en) * 2001-10-05 2005-03-08 The Charles Stark Draper Laboratory, Inc. Tuning fork gyroscope
US7961989B2 (en) * 2001-10-23 2011-06-14 Tessera North America, Inc. Optical chassis, camera having an optical chassis, and associated methods
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
US7224856B2 (en) 2001-10-23 2007-05-29 Digital Optics Corporation Wafer based optical chassis and associated methods
DE10153319B4 (de) * 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
US20030119278A1 (en) * 2001-12-20 2003-06-26 Mckinnell James C. Substrates bonded with oxide affinity agent and bonding method
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
FR2834283B1 (fr) * 2001-12-28 2005-06-24 Commissariat Energie Atomique Procede et zone de scellement entre deux substrats d'une microstructure
US7476906B2 (en) 2002-01-09 2009-01-13 Osram Opto Semiconductors Gmbh Photodiode array and method for establishing a link between a first semiconductor element and a second semiconductor element
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
US6793829B2 (en) * 2002-02-27 2004-09-21 Honeywell International Inc. Bonding for a micro-electro-mechanical system (MEMS) and MEMS based devices
US6673697B2 (en) * 2002-04-03 2004-01-06 Intel Corporation Packaging microelectromechanical structures
US6635509B1 (en) 2002-04-12 2003-10-21 Dalsa Semiconductor Inc. Wafer-level MEMS packaging
US6902656B2 (en) * 2002-05-24 2005-06-07 Dalsa Semiconductor Inc. Fabrication of microstructures with vacuum-sealed cavity
DE10232190A1 (de) * 2002-07-16 2004-02-05 Austriamicrosystems Ag Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
US6964882B2 (en) * 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US20040063237A1 (en) * 2002-09-27 2004-04-01 Chang-Han Yun Fabricating complex micro-electromechanical systems using a dummy handling substrate
US6933163B2 (en) * 2002-09-27 2005-08-23 Analog Devices, Inc. Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
US6919222B2 (en) * 2002-10-22 2005-07-19 Agilent Technologies, Inc. Method for sealing a semiconductor device and apparatus embodying the method
JP4165360B2 (ja) * 2002-11-07 2008-10-15 株式会社デンソー 力学量センサ
US20040161871A1 (en) * 2002-11-27 2004-08-19 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit substrate and electronic equipment
WO2004068665A2 (en) * 2003-01-24 2004-08-12 The Board Of Trustees Of The University Of Arkansas Research And Sponsored Programs Wafer scale packaging technique for sealed optical elements and sealed packages produced thereby
EP1491852A4 (de) * 2003-02-17 2011-08-31 Nippon Telegraph & Telephone Erfassungsvorrichtung zur erkennung von oberflächenmustern und verfahren zu deren herstellung
US7754537B2 (en) 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
GB0306721D0 (en) * 2003-03-24 2003-04-30 Microemissive Displays Ltd Method of forming a semiconductor device
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US7176106B2 (en) * 2003-06-13 2007-02-13 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Wafer bonding using reactive foils for massively parallel micro-electromechanical systems packaging
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100541087B1 (ko) * 2003-10-01 2006-01-10 삼성전기주식회사 마이크로 디바이스를 위한 웨이퍼 레벨 패키지 및 제조방법
US7041579B2 (en) * 2003-10-22 2006-05-09 Northrop Grumman Corporation Hard substrate wafer sawing process
JPWO2005062356A1 (ja) * 2003-12-24 2007-07-19 株式会社日立製作所 装置とその製造方法
DE102004004476B3 (de) * 2004-01-28 2005-07-07 Infineon Technologies Ag Verfahren zum Aufbringen von Deckelstrukturen mittels eines biegsamen Trägers
DE102004010499A1 (de) * 2004-03-04 2005-09-22 Robert Bosch Gmbh Mikrostrukturierter Sensor
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US20080138962A1 (en) * 2004-07-22 2008-06-12 Renesas Technology Corp. Manufacturing Method of Semiconductor Device
US7416984B2 (en) 2004-08-09 2008-08-26 Analog Devices, Inc. Method of producing a MEMS device
US7078320B2 (en) * 2004-08-10 2006-07-18 International Business Machines Corporation Partial wafer bonding and dicing
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7897436B2 (en) * 2004-11-26 2011-03-01 Stmicroelectronics, S.A. Process for packaging micro-components using a matrix
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
US7692148B2 (en) * 2005-01-26 2010-04-06 Analog Devices, Inc. Thermal sensor with thermal barrier
US7718967B2 (en) * 2005-01-26 2010-05-18 Analog Devices, Inc. Die temperature sensors
US7807972B2 (en) * 2005-01-26 2010-10-05 Analog Devices, Inc. Radiation sensor with cap and optical elements
US8487260B2 (en) * 2005-01-26 2013-07-16 Analog Devices, Inc. Sensor
US7326932B2 (en) * 2005-01-26 2008-02-05 Analog Devices, Inc. Sensor and cap arrangement
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US20060214266A1 (en) * 2005-03-23 2006-09-28 Jordan Larry L Bevel dicing semiconductor components
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
US7791183B1 (en) * 2005-04-11 2010-09-07 The United States Of America As Represented By The Secretary Of The Air Force Universal low cost MEM package
JP4421511B2 (ja) * 2005-05-30 2010-02-24 三菱電機株式会社 半導体圧力センサ
JP4483718B2 (ja) 2005-06-20 2010-06-16 船井電機株式会社 形状可変ミラー及びそれを備えた光ピックアップ装置
FR2888832B1 (fr) * 2005-07-22 2007-08-24 Commissariat Energie Atomique Conditionnement d'un composant electronique
JP5201990B2 (ja) * 2005-08-31 2013-06-05 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置
JP4839747B2 (ja) * 2005-09-20 2011-12-21 三菱電機株式会社 静電容量型加速度センサ
US20070158769A1 (en) * 2005-10-14 2007-07-12 Cardiomems, Inc. Integrated CMOS-MEMS technology for wired implantable sensors
JP2007139576A (ja) * 2005-11-18 2007-06-07 Denso Corp 半導体力学量センサの製造方法
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US20070170528A1 (en) 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7402899B1 (en) 2006-02-03 2008-07-22 Pacesetter, Inc. Hermetically sealable silicon system and method of making same
DE102006016260A1 (de) * 2006-04-06 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikromechanische Gehäusung mit mindestens zwei Kavitäten mit unterschiedlichem Innendruck und/oder unterschiedlicher Gaszusammensetzung sowie Verfahren zu deren Herstellung
DE102006032047A1 (de) * 2006-07-10 2008-01-24 Schott Ag Verfahren zur Herstellung optoelektronischer Bauelemente und damit hergestellte Erzeugnisse
DE102006053862B4 (de) * 2006-11-14 2008-07-24 Schott Ag Verfahren zum Verpacken von Bauelementen
WO2008006418A1 (de) * 2006-07-10 2008-01-17 Schott Ag Verfahren zur verpackung von bauelementen
TW200826150A (en) * 2006-12-07 2008-06-16 Univ Nat Central Amorphous silicon-gold covalent structure
US7491581B2 (en) * 2006-12-22 2009-02-17 Honeywell International Inc. Dicing technique for flip-chip USP wafers
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US9426899B2 (en) * 2007-04-27 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component assembly
US10266392B2 (en) 2007-06-07 2019-04-23 E-Pack, Inc. Environment-resistant module, micropackage and methods of manufacturing same
US8049326B2 (en) 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
US8304062B2 (en) * 2007-07-20 2012-11-06 Fry's Metals, Inc. Electrical conductors and methods of making and using them
US8288997B2 (en) * 2007-08-24 2012-10-16 Alexander Choi Providing power based on state of charge
KR100908648B1 (ko) * 2007-10-19 2009-07-21 (주)에스엠엘전자 복층 범프 구조물 및 그 제조 방법
KR101411416B1 (ko) * 2007-12-14 2014-06-26 삼성전자주식회사 마이크로 스피커 제조방법 및 이 방법에 의해 제조된마이크로 스피커
US8360984B2 (en) * 2008-01-28 2013-01-29 Cardiomems, Inc. Hypertension system and method
US8523427B2 (en) 2008-02-27 2013-09-03 Analog Devices, Inc. Sensor device with improved sensitivity to temperature variation in a semiconductor substrate
DE102008041674A1 (de) * 2008-08-28 2010-03-04 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
JP4924663B2 (ja) * 2008-12-25 2012-04-25 株式会社デンソー 半導体装置およびその製造方法
JP5069671B2 (ja) * 2008-12-22 2012-11-07 パナソニック株式会社 加速度センサの製造方法
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8486723B1 (en) 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US7846815B2 (en) * 2009-03-30 2010-12-07 Freescale Semiconductor, Inc. Eutectic flow containment in a semiconductor fabrication process
DE102009002559A1 (de) * 2009-04-22 2010-10-28 Robert Bosch Gmbh Sensoranordnung
DE102009026628A1 (de) * 2009-06-02 2010-12-09 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8324047B1 (en) * 2009-11-13 2012-12-04 MCube Inc. Method and structure of an integrated CMOS and MEMS device using air dielectric
US8119431B2 (en) * 2009-12-08 2012-02-21 Freescale Semiconductor, Inc. Method of forming a micro-electromechanical system (MEMS) having a gap stop
US8138062B2 (en) * 2009-12-15 2012-03-20 Freescale Semiconductor, Inc. Electrical coupling of wafer structures
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
TWI614816B (zh) 2010-06-22 2018-02-11 美國亞德諾半導體公司 用以蝕刻及分割蓋晶圓之方法
FR2961945B1 (fr) * 2010-06-23 2012-08-17 Commissariat Energie Atomique Procede de scellement de deux elements par thermocompression a basse temperature
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
CN101913553B (zh) * 2010-08-11 2012-02-15 电子科技大学 一种体硅刻蚀和金硅键合复合工艺方法
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US8476087B2 (en) * 2011-04-21 2013-07-02 Freescale Semiconductor, Inc. Methods for fabricating sensor device package using a sealing structure
US8384168B2 (en) 2011-04-21 2013-02-26 Freescale Semiconductor, Inc. Sensor device with sealing structure
JP5875267B2 (ja) * 2011-07-11 2016-03-02 株式会社ディスコ 積層ウェーハの加工方法
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
DE102012202783A1 (de) * 2012-02-23 2013-08-29 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit beweglichem Gate und entsprechendes Herstellungsverfahren
TWI498975B (zh) * 2012-04-26 2015-09-01 Asian Pacific Microsystems Inc 封裝結構與基材的接合方法
US9046546B2 (en) 2012-04-27 2015-06-02 Freescale Semiconductor Inc. Sensor device and related fabrication methods
ITTO20120542A1 (it) 2012-06-20 2013-12-21 St Microelectronics Srl Dispositivo microelettromeccanico con instradamento dei segnali attraverso un cappuccio protettivo e metodo per controllare un dispositivo microelettromeccanico
EP2883024A2 (de) * 2012-08-10 2015-06-17 Werthschützky, Roland Sensor mit einfacher verbindungstechnik
US20150035130A1 (en) * 2013-07-30 2015-02-05 Texas Instruments Incorporated Integrated Circuit with Stress Isolation
CN104340952A (zh) * 2013-08-09 2015-02-11 比亚迪股份有限公司 Mems圆片级真空封装方法及结构
US9837935B2 (en) * 2013-10-29 2017-12-05 Honeywell International Inc. All-silicon electrode capacitive transducer on a glass substrate
US9162874B2 (en) * 2014-01-22 2015-10-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method forming the same
US9346671B2 (en) * 2014-02-04 2016-05-24 Freescale Semiconductor, Inc. Shielding MEMS structures during wafer dicing
TW201735286A (zh) 2016-02-11 2017-10-01 天工方案公司 使用可回收載體基板之裝置封裝
FR3047842B1 (fr) * 2016-02-12 2018-05-18 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composant electronique a resistance metallique suspendue dans une cavite fermee
US20170345676A1 (en) * 2016-05-31 2017-11-30 Skyworks Solutions, Inc. Wafer level packaging using a transferable structure
US10453763B2 (en) 2016-08-10 2019-10-22 Skyworks Solutions, Inc. Packaging structures with improved adhesion and strength
JP6729423B2 (ja) 2017-01-27 2020-07-22 三菱電機株式会社 半導体装置、半導体装置の製造方法
DE102018221102B4 (de) * 2018-12-06 2020-06-25 Robert Bosch Gmbh Inertialsensor mit einem beweglichen Detektionselement eines Feldeffekttransistors und Verfahren zum Herstellen desselben

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276533A (en) * 1979-02-02 1981-06-30 Nissan Motor Company, Limited Pressure sensor
US4314225A (en) * 1978-08-10 1982-02-02 Nissan Motor Company, Ltd. Pressure sensor having semiconductor diaphragm
GB2168160A (en) * 1984-12-06 1986-06-11 Ford Motor Co Silicon capacitive pressure sensor
US4612599A (en) * 1983-03-24 1986-09-16 Karlheinz Ziegler Capacitive pressure sensor
EP0280905A2 (de) * 1987-03-06 1988-09-07 Hitachi, Ltd. Herstellungsverfahren für Absolutdruckwandlereinheiten mit Halbleitern
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
EP0552466A2 (de) * 1992-01-24 1993-07-28 Honda Giken Kogyo Kabushiki Kaisha Verfahren zum Verbinden von Halbleitersubstraten

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816345B2 (ja) * 1977-03-29 1983-03-30 株式会社東芝 半導体圧力変換装置
US5216490A (en) * 1988-01-13 1993-06-01 Charles Stark Draper Laboratory, Inc. Bridge electrodes for microelectromechanical devices
US5006487A (en) * 1989-07-27 1991-04-09 Honeywell Inc. Method of making an electrostatic silicon accelerometer
US5326726A (en) * 1990-08-17 1994-07-05 Analog Devices, Inc. Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure
DE4122435A1 (de) * 1991-07-06 1993-01-07 Bosch Gmbh Robert Verfahren zur herstellung von beschleunigungssensoren und beschleunigungssensor
JPH05326702A (ja) * 1992-05-14 1993-12-10 Seiko Epson Corp シリコンとガラスの接合部材の製造方法
JPH05326738A (ja) * 1992-05-20 1993-12-10 Kyocera Corp 半導体素子収納用パッケージ
JP2738622B2 (ja) * 1992-05-21 1998-04-08 京セラ株式会社 半導体素子収納用パッケージ
US5264693A (en) * 1992-07-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Navy Microelectronic photomultiplier device with integrated circuitry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4314225A (en) * 1978-08-10 1982-02-02 Nissan Motor Company, Ltd. Pressure sensor having semiconductor diaphragm
US4276533A (en) * 1979-02-02 1981-06-30 Nissan Motor Company, Limited Pressure sensor
US4612599A (en) * 1983-03-24 1986-09-16 Karlheinz Ziegler Capacitive pressure sensor
GB2168160A (en) * 1984-12-06 1986-06-11 Ford Motor Co Silicon capacitive pressure sensor
EP0280905A2 (de) * 1987-03-06 1988-09-07 Hitachi, Ltd. Herstellungsverfahren für Absolutdruckwandlereinheiten mit Halbleitern
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
EP0552466A2 (de) * 1992-01-24 1993-07-28 Honda Giken Kogyo Kabushiki Kaisha Verfahren zum Verbinden von Halbleitersubstraten

Also Published As

Publication number Publication date
JP3613838B2 (ja) 2005-01-26
DE19619921A1 (de) 1996-12-05
JPH08316497A (ja) 1996-11-29
US5668033A (en) 1997-09-16

Similar Documents

Publication Publication Date Title
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE102005016751B3 (de) Verfahren zur Herstellung gehäuster elektronischer Bauelemente
DE10241344B4 (de) Waferebenengehäuse mit Siliziumdichtung
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE60026895T2 (de) Mikrodeckelgehäuse auf Scheibenniveau
DE69434234T2 (de) Chipkarte und Herstellungsmethode
EP0371069B1 (de) Verfahren zur herstellung von mikrosensoren mit integrierter signalverarbeitung
DE102006032925B4 (de) Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen
DE102012100007A1 (de) Halbleitervorrichtungen mit Isoliersubstraten und Verfahren zur Bildung derselben
DE102014100743A1 (de) Chipgehäuse und Verfahren zu seiner Herstellung
DE102007038169A1 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis
DE10351761A1 (de) Sensor für eine dynamische Grösse
DE102006045900A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102004018408A1 (de) Kapazitiver Drucksensor und Verfahren zur Herstellung
DE4203833A1 (de) Verfahren zur herstellung von siliziumhalbleiter-beschleunigungsmesser-bauelementen
DE19531058A1 (de) Halbleiter-Beschleunigungssensor bzw.-Drucksensor und Verfahren zu dessen Herstellung
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE112006001152T5 (de) Halbleitervorrichtung mit Elementabschnitt und Verfahren zur Fertigung der Vorrichtung
EP0342274B1 (de) Anordnung zur Verminderung von Piezoeffekten in mindestens einem in einem Halbleitermaterial angeordneten piezoeffekt-empfindlichen elektrischen Bauelement und Verfahren zur Herstellung dieser Anordnung
WO2006061274A1 (de) Chipmodul und verfahren zu dessen herstellung
DE102009038713B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19616014B4 (de) Verfahren zur Herstellung von mikromechanische Strukturen aufweisenden Halbleiterbauelementen
DE102014216746B4 (de) Wafer-level-package eines mems-sensors und verfahren zum herstellen desselben
DE102007001290A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: DENSO CORP., KARIYA, AICHI, JP

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/48

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee