DE102014100743A1 - Chipgehäuse und Verfahren zu seiner Herstellung - Google Patents

Chipgehäuse und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102014100743A1
DE102014100743A1 DE102014100743.3A DE102014100743A DE102014100743A1 DE 102014100743 A1 DE102014100743 A1 DE 102014100743A1 DE 102014100743 A DE102014100743 A DE 102014100743A DE 102014100743 A1 DE102014100743 A1 DE 102014100743A1
Authority
DE
Germany
Prior art keywords
chip
various embodiments
substrate
membrane
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014100743.3A
Other languages
English (en)
Other versions
DE102014100743B4 (de
Inventor
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014100743A1 publication Critical patent/DE102014100743A1/de
Application granted granted Critical
Publication of DE102014100743B4 publication Critical patent/DE102014100743B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B81B3/0021—Transducers for transforming electrical into mechanical energy or vice versa
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/08—Mouthpieces; Microphones; Attachments therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Gemäß verschiedenen Ausführungsformen ist ein Verfahren zur Herstellung eines Chipgehäuses vorgesehen. Das Verfahren weist das Anordnen eines Chips (404) über einem Substrat (402), wobei der Chip (404) eine Mikrofonstruktur (406) und eine Öffnung (408) zur Mikrofonstruktur (406) aufweist, und das Verkapseln des Chips (404) mit einem Verkapselungsmaterial (410), so dass die Öffnung (408) zumindest teilweise frei vom Verkapselungsmaterial (410) gehalten wird, auf.

Description

  • Verschiedene Ausführungsformen betreffen allgemein Chipgehäuse und Verfahren zu ihrer Herstellung.
  • 1 ist eine schematische perspektivische Schnittansicht eines herkömmlichen Siliziummikrofons 100. Bei einigen herkömmlichen mikroelektromechanischen System-Chips (MEMS-Chips) 100 eines Siliziummikrofons weisen die aktiven Bereiche eine sehr dünne Membran 102, typischerweise mit einer Dicke von einigen hundert Nanometern, sowie eine über einem Durchgangsloch 106 suspendierte Gegenelektrode 104 auf. Der mikroelektromechanische System-Chip (MEMS-Chip) 100 mit der Membran 102 wird von der Rückseite geätzt. Die Gegenelektrode 104 ist typischerweise auch sehr dünn. Sowohl die Membran 102 als auch die Gegenelektrode 104 sind teilweise metallisiert. Akustische Wellen treffen auf die Membran 102. Dies bewirkt das Oszillieren der Membran 102. Die akustischen Wellen werden durch Messen der Kapazitätsänderung infolge der Oszillation der Membran 102 erfasst. Die Funktionsweise des Mikrofons hängt gewöhnlich vom Volumen auf der Rückseite der Membran, d.h. der Seite, die der Vorderseite entgegengesetzt ist, auf welche die akustische Welle trifft, ab.
  • 2 ist ein Diagramm, das verschiedene Komponenten zeigt, die in einem herkömmlichen Siliziummikrofon 200 vorhanden sein können. Das Siliziummikrofon weist einen mikroelektromechanischen System-Chip (MEMS-Chip) 202 und eine Membran 204 auf. Der MEMS-Chip 202 ist an einem Substrat 206 angebracht und daran gebondet. Das Siliziummikrofon 200 kann auch einen optionalen Logikchip 208 aufweisen. Der mikroelektromechanische Chip 202 und der optionale Logikchip 208 können durch elektrische Zuleitungen verbunden sein. Das Siliziummikrofon 200 weist auch einen Deckel 210 zum Bedecken des mikroelektromechanischen Chips 202 und des optionalen Logikchips 208 auf. Der Deckel 210 ist gewöhnlich für Abschirmungszwecke elektrisch leitend und ist gewöhnlich elektrisch mit einem an Masse zu legenden Kontakt elektrisch gekoppelt.
  • Die Kontaktstellen und Kontakte der Chips können freigelegt sein und korrosionsanfällig sein. Wenngleich der Logikchip mit einem als Globtop bekannten Polymer bedeckt werden kann, ist ein Bedecken des mikroelektromechanischen Chips nicht möglich. Globtop ist ein speziell formuliertes Harz, das über einem Chip und seinen Drahtbonds abgeschieden werden kann, um eine mechanische Unterstützung bereitzustellen und Verunreinigungen auszuschließen. Korrosionsbeständige Goldkontaktstellen können demgemäß für den mikroelektromechanischen Chip erforderlich sein. Dies kann jedoch zu erhöhten Kosten führen.
  • Gemäß verschiedenen Ausführungsformen ist ein Verfahren zur Herstellung eines Chipgehäuses vorgesehen. Das Verfahren kann das Anordnen eines Chips über einem Substrat, wobei der Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist, und das Verkapseln des Chips mit einem Verkapselungsmaterial, so dass die Öffnung zumindest teilweise frei vom Verkapselungsmaterial gehalten wird, aufweisen.
  • In einer Ausgestaltung kann die Mikrofonstruktur mindestens eine Membranstruktur aufweisen; wobei die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen aufweisen kann. In noch einer Ausgestaltung kann das Verkapseln des Chips das Formen (Molden) des Chips aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Anordnen eines weiteren Chips über dem Substrat, wobei der weitere Chip elektrisch mit dem Chip gekoppelt wird; wobei vorzugsweise der weitere Chip durch das Substrat elektrisch mit dem Chip gekoppelt wird. In noch einer Ausgestaltung kann der weitere Chip durch Drahtbonds elektrisch mit dem Chip gekoppelt werden. In noch einer Ausgestaltung kann der weitere Chip dafür ausgelegt sein, eine Signalverarbeitung eines oder mehrerer vom Chip empfangener Signale auszuführen. In noch einer Ausgestaltung kann die Mikrofonstruktur mindestens eine Membran aufweisen, die dafür ausgelegt ist, Schallwellen zu empfangen. In noch einer Ausgestaltung kann der Chip einen Flip-Chip aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner Folgendes aufweisen: Bilden einer Abstandsstruktur um die Mikrofonstruktur, wobei die Abstandsstruktur dafür ausgelegt ist, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial zu halten. In noch einer Ausgestaltung kann der weitere Chip eine Chipkontaktstelle aufweisen und die Chipkontaktstelle kann zumindest teilweise freigelegt sein. In noch einer Ausgestaltung kann das Verkapseln des Chips mit einem Verkapselungsmaterial einen Arrayformungsprozess aufweisen. In noch einer Ausgestaltung kann das Verkapseln des Chips mit einem Verkapselungsmaterial einen folienunterstützten Formungsprozess aufweisen.
  • In verschiedenen Ausführungsbeispielen wird ein Chipgehäuse bereitgestellt, welches Folgendes aufweist: ein Substrat, einen Chip über dem Substrat, wobei der Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist, und ein Verkapselungsmaterial, das den Chip verkapselt, so dass die Öffnung zumindest teilweise frei vom Verkapselungsmaterial gehalten wird.
  • In einer Ausgestaltung kann die Mikrofonstruktur mindestens eine Membranstruktur aufweisen. In noch einer Ausgestaltung kann die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen aufweisen. In noch einer Ausgestaltung kann das Chipgehäuse ferner Folgendes aufweisen: einen weiteren Chip über dem Substrat, wobei der weitere Chip elektrisch mit dem Chip gekoppelt ist; wobei vorzugsweise der weitere Chip einen Logikchip aufweist. In noch einer Ausgestaltung kann der weitere Chip dafür ausgelegt sein, eine Signalverarbeitung eines oder mehrerer vom Chip empfangener Signale auszuführen. In noch einer Ausgestaltung kann der Chip einen Flip-Chip aufweisen. In noch einer Ausgestaltung kann das Chipgehäuse ferner Folgendes aufweisen: eine Abstandsstruktur um die Mikrofonstruktur, wobei die Abstandsstruktur dafür ausgelegt ist, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial zu halten. In noch einer Ausgestaltung kann der Chip mindestens eine Logikschaltung aufweisen.
  • In der Zeichnung bezeichnen gleiche Bezugszeichen im Allgemeinen in den verschiedenen Ansichten die gleichen Teile. Die Zeichnung ist nicht notwendigerweise maßstabsgerecht, sondern der Nachdruck wird vielmehr auf das Erläutern der Grundgedanken der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgende Zeichnung beschrieben. Es zeigen:
  • 1 eine schematische perspektivische Schnittansicht eines herkömmlichen Siliziummikrofons,
  • 2 ein Diagramm, das verschiedene Komponenten zeigt, die in einem herkömmlichen Siliziummikrofon vorhanden sein können,
  • 3A eine schematische Darstellung eines Verfahrens zur Herstellung eines Chips gemäß verschiedenen Ausführungsformen,
  • 3B eine schematische Darstellung 350, welche einen folienunterstützten Formungsprozess gemäß verschiedenen Ausführungsformen zeigt,
  • 4 eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf dem Substrat gemäß verschiedenen Ausführungsformen,
  • 5 eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf dem Substrat gemäß verschiedenen Ausführungsformen,
  • 6 eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf dem Substrat gemäß verschiedenen Ausführungsformen,
  • 7 eine schematische Draufsicht eines verkapselten Chips gemäß verschiedenen Ausführungsformen vor dem Anbringen eines Deckels gemäß verschiedenen Ausführungsformen,
  • 8A eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf dem Substrat gemäß verschiedenen Ausführungsformen,
  • 8B eine schematische Bodenansicht des verkapselten Chips gemäß verschiedenen in 8A dargestellten Ausführungsformen,
  • 9 eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf einer dem Substrat gemäß verschiedenen Ausführungsformen entgegengesetzten Seite,
  • 10 eine schematische seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch auf einer dem Substrat gemäß verschiedenen Ausführungsformen entgegengesetzten Seite und
  • 11, welche die 11A bis 11D aufweist, ein Verfahren zur Herstellung einer Chipanordnung gemäß verschiedenen Ausführungsformen, wobei 11A schematisch das Anordnen eines oder mehrerer Chips über einem Substrat zeigt, wobei jeder Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist, wobei 11B schematisch das Verkapseln des einen oder der mehreren Chips mit Verkapselungsmaterial zeigt, so dass jede Öffnung zumindest teilweise frei vom Verkapselungsmaterial gehalten wird, wobei 11C schematisch das Anordnen eines Deckels über dem einen oder den mehreren verkapselten Chips zeigt und 11D schematisch das Vereinzeln der kontinuierlichen Struktur zur Bildung mehrerer Chipgehäuse zeigt.
  • Die folgende detaillierte Beschreibung bezieht sich auf die anliegende Zeichnung, in der zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann.
  • Das Wort "als Beispiel dienend" soll hier "als ein Beispiel, ein Fall oder eine Veranschaulichung dienend" bedeuten. Alle hier als "als Beispiel dienend" beschriebenen Ausführungsformen oder Designs sollten nicht unbedingt als gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft ausgelegt werden.
  • Das hier in Bezug auf ein "über" einer Seite oder einer Fläche gebildetes abgeschiedenes Material verwendete Wort "über" kann hier verwendet werden, um anzugeben, dass das abgeschiedene Material "direkt auf" der betreffenden Seite oder Fläche, beispielsweise in direktem Kontakt damit, gebildet sein kann. Das in Bezug auf ein "über" einer Seite oder Fläche gebildetes abgeschiedenes Material verwendete Wort "über" kann hier verwendet werden, um anzugeben, dass das abgeschiedene Material "indirekt auf" der betreffenden Seite oder Fläche gebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Verschiedene Aspekte dieser Offenbarung sehen eine verbesserte Chipanordnung und ein Verfahren zu ihrer Herstellung vor, wodurch einige der vorstehend erwähnten Herausforderungen zumindest teilweise angegangen werden können.
  • 3A ist eine schematische Darstellung 300 eines Verfahrens zur Herstellung eines Chips gemäß verschiedenen Ausführungsformen. Wie in 302 dargestellt ist, kann das Verfahren das Anordnen eines Chips über einem Substrat aufweisen, wobei der Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist. Wie in 304 dargestellt ist, kann das Verfahren ferner das Verkapseln des Chips mit einem Verkapselungsmaterial aufweisen, so dass die Öffnung zumindest teilweise frei von dem Verkapselungsmaterial gehalten wird.
  • Gemäß verschiedenen Ausführungsformen kann der Chip Kontaktstellen oder Kontakte aufweisen. Gemäß verschiedenen Ausführungsformen können die Kontaktstellen Metallkontaktstellen aufweisen. Gemäß verschiedenen Ausführungsformen können die Kontakte Metallkontakte aufweisen. Ferner kann der Chip Metallisierungen aufweisen. Gemäß verschiedenen Ausführungsformen kann das Verkapselungsmaterial den Chip verkapseln, so dass beliebige der Kontaktstellen oder Kontakte oder Metallisierungen auf dem Chip durch das Verkapselungsmaterial bedeckt werden können. Gemäß verschiedenen Ausführungsformen können die Kontaktstellen Aluminiumkontaktstellen sein. Gemäß verschiedenen Ausführungsformen können die Kontakte Aluminiumkontakte sein. Überdies können die Metallisierungen Aluminiummetallisierungen aufweisen. Verschiedene Ausführungsformen können es erlauben, dass beliebige Kontaktstellen oder Kontakte oder Metallisierungen verwendet werden, die korrosionsanfällig sind. Das Erlauben der Verwendung beliebiger Kontaktstellen oder Kontakte oder Metallisierungen, die korrosionsanfällig sind, kann zu einer Verringerung der Herstellungskosten führen.
  • Gemäß verschiedenen Ausführungsformen kann ein Chip mit einer Mikrofonstruktur direkt oder indirekt über einem Substrat angeordnet werden. Ein Verkapselungsmaterial kann zum Verkapseln des Chips verwendet werden, um dabei zu helfen, beliebige der Kontaktstellen oder Kontakte oder Metallisierungen auf dem Chip vor Korrosion zu schützen. Das Verkapselungsmaterial kann zum Verkapseln eines Abschnitts des Substrats verwendet werden, um dabei zu helfen, beliebige der Kontaktstellen oder Kontakte oder Metallisierungen auf dem Abschnitt des Substrats vor Korrosion zu schützen.
  • Gemäß verschiedenen Ausführungsformen kann die Mikrofonstruktur mindestens eine Membranstruktur aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen aufweisen. Die Membranstruktur kann eine erste Membran aufweisen, die dafür ausgelegt ist, Schallwellen zu empfangen. Gemäß verschiedenen Ausführungsformen kann die erste Membran mindestens eine Elektrode aufweisen. Die Membranstruktur kann ferner eine zweite Membran aufweisen, die mindestens eine Gegenelektrode aufweist. Die zweite Membran kann von der ersten Membran beabstandet sein, so dass die mindestens eine Elektrode in der ersten Membran und die mindestens eine Gegenelektrode in der zweiten Membran den Kondensator bilden. Gemäß verschiedenen Ausführungsformen können die erste Membran und die zweite Membran durch Luft getrennt sein. Wenn die erste Membran eine Schallwelle empfängt, kann die erste Membran ausgelenkt werden oder oszillieren, wodurch der Abstand zwischen der mindestens einen Elektrode und der mindestens einen Gegenelektrode geändert wird. Die Kapazität des Kondensators kann demgemäß geändert werden. Auf diese Weise kann die Mikrofonstruktur dafür ausgelegt sein, die Schallwellen zu erfassen.
  • Gemäß verschiedenen Ausführungsformen weist die mindestens eine Membranstruktur eine Membran und mindestens eine Gegenelektrode auf, wodurch ein Kondensator gebildet ist. Die Membranstruktur kann eine Membran aufweisen, die dafür ausgelegt ist, Schallwellen zu empfangen. Gemäß verschiedenen Ausführungsformen kann die Membran mindestens eine Elektrode aufweisen. Die mindestens eine Gegenelektrode kann von der Membran beabstandet sein, so dass die mindestens eine Elektrode in der Membran und die mindestens eine Gegenelektrode den Kondensator bilden. Gemäß verschiedenen Ausführungsformen können die Membran und die Gegenelektrode durch Luft getrennt sein. Wenn die Membran eine Schallwelle empfängt, kann die Membran ausgelenkt werden oder oszillieren, wodurch der Abstand zwischen der Elektrode und der mindestens einen Gegenelektrode geändert wird. Die Kapazität des Kondensators kann demgemäß geändert werden. Auf diese Weise kann die Mikrofonstruktur dafür ausgelegt sein, die Schallwellen zu erfassen.
  • Gemäß verschiedenen Ausführungsformen weist die Mikrofonstruktur mindestens eine Membran auf, die dafür ausgelegt ist, Schallwellen zu empfangen. Gemäß verschiedenen Ausführungsformen ist die mindestens eine Membran dafür ausgelegt, ansprechend auf die Schallwellen ausgelenkt zu werden oder zu oszillieren. Die Mikrofonstruktur kann ferner eine weitere Membran oder eine weitere Gegenelektrode aufweisen, die von der mindestens einen Membran beabstandet ist. Ferner kann die Mikrofonstruktur so ausgelegt sein, dass der Abstand zwischen der mindestens einen Membran (die dafür ausgelegt ist, die Schallwellen zu empfangen) und der weiteren Membran (oder Gegenelektrode) geändert wird. Die Kapazität zwischen der mindestens einen Membran (die dafür ausgelegt ist, die Schallwellen zu empfangen) und der weiteren Membran (oder Gegenelektrode) kann durch die Änderung des Abstands zwischen der Membran und der weiteren Membran (oder Gegenelektrode) geändert werden.
  • Gemäß verschiedenen Ausführungsformen kann die Membran eine kreisförmige Oberflächenform aufweisen. Gemäß alternativen Ausführungsformen kann die Membran eine quadratische Form aufweisen. Gemäß verschiedenen Ausführungsformen kann die Membran beliebige andere geeignete Formen aufweisen. Ferner kann die Membran eine Länge und/oder eine Breite (im Fall einer kreisförmigen Oberflächenform einen Durchmesser) im Bereich von etwa 0,1 mm bis etwa 5 mm, beispielsweise von etwa 0,5 mm bis etwa 2 mm, beispielsweise von etwa 1 mm, aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Verkapseln des Chips das Formen (Molden, beispielsweise Gießen) des Chips aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Verkapseln des Chips mit dem Verkapselungsmaterial das Abscheiden oder Aufgießen des Verkapselungsmaterials auf das Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Verkapseln des Chips das Erwärmen des Verkapselungsmaterials aufweisen, so dass das Verkapselungsmaterial verflüssigt wird. Das Verkapseln des Chips kann ferner das Aufgießen des verflüssigten Materials auf das Substrat oder das Abscheiden des verflüssigten Materials auf dem Substrat aufweisen. Das Verkapseln des Chips kann ferner das Erlauben des Verfestigens des verflüssigten Materials und daher des Verkapselns des Chips aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner das Anordnen eines weiteren Chips über dem Substrat aufweisen. Gemäß verschiedenen Ausführungsformen wird der weitere Chip elektrisch mit dem Chip gekoppelt. Ferner kann der weitere Chip durch das Substrat elektrisch mit dem Chip gekoppelt werden. Gemäß verschiedenen Ausführungsformen kann der weitere Chip durch Drahtbonds elektrisch mit dem Chip gekoppelt werden. Überdies kann der weitere Chip durch das Substrat und Drahtbonds elektrisch mit dem Chip gekoppelt werden.
  • Gemäß verschiedenen Ausführungsformen kann der weitere Chip einen Logikchip aufweisen. Beispielsweise weist der weitere Chip einen Chip einer anwendungsspezifischen integrierten Schaltung (ASIC) oder ein feldprogrammierbares Gate-Array (FPGA) auf. Gemäß verschiedenen Ausführungsformen kann der weitere Chip ein festverdrahteter Logikchip und/oder ein programmierbarer Logikchip (wie beispielsweise ein programmierbarer Prozessor, beispielsweise ein programmierbarer Mikroprozessor oder dergleichen) sein oder diesen aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der weitere Chip dafür ausgelegt sein, eine Signalverarbeitujng eines oder mehrerer vom Chip empfangener Signale auszuführen. Gemäß verschiedenen Ausführungsformen kann der weitere Chip dafür ausgelegt sein, den Chip zu steuern, beispielsweise durch Ändern der Empfindlichkeit des Chips.
  • Gemäß verschiedenen Ausführungsformen kann der weitere Chip Kontaktstellen aufweisen. Gemäß verschiedenen Ausführungsformen kann der weitere Chip Kontakte aufweisen. Gemäß verschiedenen Ausführungsformen können die Kontakte Metallkontakte aufweisen. Gemäß verschiedenen Ausführungsformen können die Kontaktstellen Metallkontaktstellen aufweisen. Gemäß verschiedenen Ausführungsformen kann der weitere Chip Metallisierungen aufweisen. Gemäß verschiedenen Ausführungsformen kann das Verkapselungsmaterial den Chip verkapseln, so dass beliebige der Kontaktstellen oder der Kontakte oder der Metallisierungen auf dem weiteren Chip durch das Verkapselungsmaterial bedeckt werden.
  • Gemäß verschiedenen Ausführungsformen weist der Chip einen Flip-Chip auf. Gemäß verschiedenen Ausführungsformen kann der weitere Chip einen Flip-Chip aufweisen. Der Chip kann mindestens eine Logikschaltung aufweisen.
  • Das Verfahren kann ferner das Bilden einer Abstandsstruktur um die Mikrofonstruktur aufweisen, wobei die Abstandsstruktur dafür ausgelegt sein kann, die Öffnung zumindest teilweise frei von dem Verkapselungsmaterial zu halten. Mit anderen Worten kann das Verfahren ferner das Bilden einer Abstandsstruktur um die Mikrofonstruktur vorsehen, so dass während der Verkapselung die Abstandsstruktur als eine Barriere wirkt und das Verkapselungsmaterial daran hindert, auf die Mikrofonstruktur zu fließen. Die Abstandsstruktur kann es erlauben, dass das Verkapselungsmaterial die Kontaktstellen oder die Metallisierung auf dem Chip bedeckt, hindert das Verkapselungsmaterial jedoch daran, zur Mikrofonstruktur zu fließen.
  • Gemäß verschiedenen Ausführungsformen weist die Abstandsstruktur einen vorstehenden Rahmen um die Membran auf. Die Abstandsstruktur kann ein Polymermaterial aufweisen. Gemäß verschiedenen Ausführungsformen weist die Abstandsstruktur einen Resist auf. Die Abstandsstruktur kann einen photostrukturierbaren Resist aufweisen. Ferner kann die Abstandsstruktur einen Photoresist aufweisen. Gemäß verschiedenen Ausführungsformen weist die Abstandsstruktur SU8 auf. Beispielsweise kann das Bilden der Abstandsstruktur das Aufbringen des photostrukturierbaren Resists (oder Photoresists) aufweisen. Gemäß verschiedenen Ausführungsformen kann das Bilden der Abstandsstruktur ferner einen Photolithographieprozess aufweisen. Das Bilden der Abstandsstruktur kann ferner das Entwickeln des photostrukturierbaren Resists (oder Photoresists) nach dem Photolithographieprozess aufweisen. Mehrere Chipanordnungen können gleichzeitig unter Verwendung eines einzigen Prozesses hergestellt werden, was möglicherweise zu niedrigeren Herstellungskosten führt.
  • Gemäß verschiedenen Ausführungsformen sieht das Verfahren das Anordnen nachfolgender Chips zur Bildung mehrerer Chips über dem Substrat vor, wobei jeder Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist. Das Verfahren kann auch das Verkapseln der mehreren Chips mit einem Verkapselungsmaterial aufweisen, so dass jede Öffnung zumindest teilweise frei von dem Verkapselungsmaterial gehalten wird. Gemäß verschiedenen Ausführungsformen kann das Verkapseln der mehreren Chips mit dem Verkapselungsmaterial das Abscheiden des Verkapselungsmaterials auf dem Substrat oder das Aufgießen des Verkapselungsmaterials auf das Substrat aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Verkapseln des Chips mit Verkapselungsmaterial einen Arrayformungsprozess aufweisen. Gemäß verschiedenen Ausführungsformen kann das Verfahren das Anordnen nachfolgender Chips zur Bildung mehrerer Chips über dem Substrat aufweisen, wobei jeder Chip eine Mikrofonstruktur und eine Öffnung zur Mikrofonstruktur aufweist. Das Verfahren kann auch das Formen der mehreren Chips mit einem Formmaterial aufweisen, so dass jede Öffnung zumindest teilweise frei von dem Formmaterial gehalten wird. Gemäß verschiedenen Ausführungsformen kann das Formen der mehreren Chips mit dem Formmaterial das Abscheiden des Formmaterials auf dem Substrat oder das Aufgießen des Formmaterials auf das Substrat aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann das Verkapseln des Chips mit Verkapselungsmaterial einen folienunterstützten Formungsprozess aufweisen. Ein folienunterstützter Formungsprozess kann auch als ein Filmformungsprozess bezeichnet werden. Gemäß verschiedenen Ausführungsformen weist ein folienunterstützter Formungsprozess das Zusammenbringen einer Form mit dem Substrat zur Bildung mindestens eines Formhohlraums auf. Gemäß verschiedenen Ausführungsformen weist das Zusammenbringen der Form mit dem Substrat zur Bildung mindestens eines Formhohlraums das Zusammenbringen der Form mit dem Substrat zur Bildung mindestens eines Formhohlraums auf, so dass das Substrat, die Form und die Abstandsstruktur den zur mindestens einen Formhohlraum bilden. Die Form kann durch eine Folie oder einen Film bedeckt werden. Der Chip kann zumindest teilweise durch Pressmasse bedeckt werden. Der Chip kann zumindest teilweise durch Pressmasse bedeckt werden, so dass beliebige der Kontaktstellen oder der Kontakte oder der Metallisierungen auf dem Chip durch die Pressmasse bedeckt werden. Der weitere Chip kann zumindest teilweise durch Pressmasse bedeckt werden. Der weitere Chip kann zumindest teilweise durch Pressmasse bedeckt werden, so dass beliebige der Kontaktstellen oder Kontakte oder der Metallisierungen auf dem weiteren Chip durch die Pressmasse bedeckt werden. Das Substrat kann zumindest teilweise durch Pressmasse bedeckt werden. Das Substrat kann zumindest teilweise durch Pressmasse bedeckt werden, so dass die Kontaktstellen oder die Kontakte oder die Metallisierungen auf dem Substrat durch die Pressmasse bedeckt werden. Gemäß verschiedenen Ausführungsformen bedeckt die Pressmasse beliebige der Kontaktstellen oder Kontakte oder Metallisierungen, so dass beliebige der Kontaktstellen oder Kontakte oder Metallisierungen zumindest teilweise vom Verkapselungsmaterial isoliert gehalten werden. Gemäß verschiedenen Ausführungsformen kann ein Ätzen am Verkapselungsmaterial ausgeführt werden. Die Pressmasse kann als ein Ätzstopp wirken. Die Pressmasse kann dann nach dem Ätzen entfernt werden. Gemäß verschiedenen Ausführungsformen erlaubt es die Pressmasse, dass beliebige der Kontaktstellen oder Kontakte oder Metallisierungen zumindest teilweise für eine elektrische Kopplung mit dem Deckel oder dem leitenden Haftmaterial freigelegt werden.
  • Das Verkapseln des Chips kann ferner das Laden von Formmaterial in die Form aufweisen. Das Formmaterial kann durch Wärme oder Druck verflüssigt werden. Das verflüssigte Formmaterial kann dann in den mindestens einen Formhohlraum fließen. Das verflüssigte Formmaterial kann unter zusätzlicher Wärme und Druck in dem mindestens einen Formhohlraum gehalten werden, bis im Wesentlichen alles Formmaterial zur Bildung des verkapselten Chips verfestigt wurde.
  • 3B ist eine schematische Darstellung 350 eines folienunterstützten Formungsprozesses gemäß verschiedenen Ausführungsformen. Es können Formen 352a und 352b bereitgestellt werden. Filme 354a, 354b können durch Rollen 356a, 356b, 356c und 356d auf die Formen 352a und 352b aufgebracht werden. Die Folien oder Filme 354a, 354b können Kunststofffolien oder -filme aufweisen. Die Folien oder Filme 354a, 354b können unter Verwendung eines Vakuumprozesses an die Formen 352a, 352b angeheftet werden. Ein Substrat 358 mit einem Chip 360 kann dann zwischen den Formen 352a und 352b angeordnet werden, um einen Formhohlraum 362 zu bilden. Verflüssigtes Formmaterial 364 kann dann aufgebracht werden, um den Formhohlraum 362 aufzufüllen. Das verflüssigte Formmaterial 364 kann bei einem kontrollierten Druck und einer kontrollierten Temperatur innerhalb des Formhohlraums 362 gehalten werden, bis es im Wesentlichen oder vollständig verfestigt. Der Chip kann dann durch das verfestigte Formmaterial 364 verkapselt werden. Die Formen 352a und 352b können dann entfernt werden.
  • Gemäß verschiedenen Ausführungsformen weist das Verfahren ferner das Anordnen eines Deckels über dem verkapselten Chip auf.
  • Gemäß verschiedenen Ausführungsformen weist das Verfahren ferner das Anheften des Deckels an den verkapselten Chip unter Verwendung eines elektrisch leitenden Haftmaterials auf. Der weitere Chip kann eine Chipkontaktstelle aufweisen, wobei die Chipkontaktstelle zumindest teilweise freigelegt ist. Die Chipkontaktstelle kann eine Referenzpotentialchipkontaktstelle sein. Gemäß verschiedenen Ausführungsformen sieht das Verfahren ferner das Anordnen eines Deckels über dem verkapselten Chip und das elektrische Koppeln des Deckels mit der Chipkontaktstelle vor. Das elektrisch leitende Haftmaterial kann auch mit der Chipkontaktstelle gekoppelt werden. Gemäß verschiedenen Ausführungsformen wird der Deckel (oder das elektrisch leitende Haftmaterial) mit der teilweise freigelegten Chipkontaktstelle gekoppelt. Gemäß verschiedenen Ausführungsformen wird das elektrisch leitende Haftmaterial elektrisch mit der Chipkontaktstelle gekoppelt. Gemäß verschiedenen Ausführungsformen wird der Deckel oder das elektrisch leitende Haftmaterial auf das Referenzpotential gelegt. Der Deckel oder das elektrisch leitende Haftmaterial kann dafür ausgelegt sein, eine elektrische Abschirmung bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann der Deckel einen Graben aufweisen, so dass ein Hohlraum gebildet wird, wenn der Deckel mit dem verkapselten Chip zusammengebracht oder daran angeheftet wird. Der Hohlraum kann das rückseitige Volumen der mindestens einen Membranstruktur bilden. Gemäß verschiedenen Ausführungsformen kann das rückseitige Volumen einstellbar sein, um das rückseitige Volumen zu ändern. Das Vergrößern des rückseitigen Volumens kann zu einer erhöhten Leistungsfähigkeit der mindestens einen Membranstruktur führen. Gemäß verschiedenen Ausführungsformen erlaubt das Bereitstellen eines Deckels ein vergrößertes rückseitiges Volumen, weil das rückseitige Volumen nicht durch die Dicke eines Wafers oder Substrats begrenzt ist.
  • Gemäß verschiedenen Ausführungsformen kann der Deckel ein Loch aufweisen. Das Loch kann direkt oberhalb der Mikrofonstruktur auf dem Deckel liegen. Gemäß verschiedenen Ausführungsformen kann das Loch nicht direkt über der Mikrofonstruktur auf dem Deckel liegen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren das Abscheiden eines elektrisch leitenden Materials auf dem Verkapselungsmaterial aufweisen. Das elektrisch leitende Material kann das elektrisch leitende Haftmaterial aufweisen.
  • 4 ist eine schematische Darstellung 400, welche eine seitliche Schnittansicht eines Chipgehäuses gemäß verschiedenen Ausführungsformen zeigt. Das Chipgehäuse kann ein Substrat 402 und einen Chip 404 über dem Substrat 402 aufweisen, wobei der Chip 404 eine Mikrofonstruktur 406 und eine Öffnung 408 zur Mikrofonstruktur 406 und ein Verkapselungsmaterial 410, welches den Chip 404 verkapselt, aufweist, so dass die Öffnung 408 zumindest teilweise frei von dem Verkapselungsmaterial 410 gehalten wird.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 404 Kontaktstellen aufweisen. Gemäß verschiedenen Ausführungsformen weisen die Kontaktstellen Metallkontaktstellen auf. Der Chip 404 kann Kontakte aufweisen. Gemäß verschiedenen Ausführungsformen können die Kontakte Metallkontakte aufweisen. Der Chip 404 kann Metallisierungen aufweisen. Das Verkapselungsmaterial 410 kann den Chip 404 verkapseln, so dass beliebige der Kontaktstellen oder der Kontakte oder der Metallisierungen durch das Verkapselungsmaterial 410 bedeckt werden.
  • Ferner kann die Mikrofonstruktur 406 mindestens eine Membranstruktur aufweisen. Gemäß verschiedenen Ausführungsformen weist die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen auf.
  • Gemäß verschiedenen Ausführungsformen weist die Mikrofonstruktur 406 mindestens eine Membran auf, die dafür ausgelegt ist, Schallwellen zu empfangen.
  • Gemäß verschiedenen Ausführungsformen weist das Verkapselungsmaterial 410 ein Formmaterial auf.
  • Das Chipgehäuse kann ferner einen weiteren Chip über dem Substrat aufweisen, wobei der weitere Chip elektrisch mit dem Substrat gekoppelt sein kann.
  • Gemäß verschiedenen Ausführungsformen ist der weitere Chip durch das Substrat 402 elektrisch mit dem Chip 404 gekoppelt. Gemäß verschiedenen Ausführungsformen ist der weitere Chip durch Drahtbonds elektrisch mit dem Chip 404 gekoppelt. Gemäß verschiedenen Ausführungsformen ist der weitere Chip durch das Substrat 402 und durch Drahtbonds elektrisch mit dem Chip 404 gekoppelt.
  • Gemäß verschiedenen Ausführungsformen kann der weitere Chip einen Logikchip aufweisen. Der weitere Chip kann einen Chip einer anwendungsspezifischen integrierten Schaltung aufweisen. Der weitere Chip kann ein festverdrahteter Logikchip und/oder ein programmierbarer Logikchip (wie beispielsweise ein programmierbarer Prozessor, beispielsweise ein programmierbarer Mikroprozessor) sein oder diesen aufweisen.
  • Gemäß verschiedenen Ausführungsformen ist der weitere Chip dafür ausgelegt, eine Signalverarbeitung eines oder mehrerer vom Chip empfangener Signale auszuführen. Der weitere Chip kann dafür ausgelegt sein, den Chip zu steuern, beispielsweise durch Ändern der Empfindlichkeit des Chips.
  • Gemäß verschiedenen Ausführungsformen weist der Chip 404 einen Chip vom Flip-Chip-Typ auf. Gemäß verschiedenen Ausführungsformen weist der weitere Chip einen Chip vom Flip-Chip-Typ auf. Der Chip 404 kann mindestens eine Logikschaltung aufweisen.
  • Gemäß verschiedenen Ausführungsformen weist das Chipgehäuse ferner eine Abstandsstruktur um die Mikrofonstruktur auf. Gemäß verschiedenen Ausführungsformen ist die Abstandsstruktur dafür ausgelegt, die Öffnung zumindest teilweise frei von dem Verkapselungsmaterial zu halten.
  • Gemäß verschiedenen Ausführungsformen kann das Chipgehäuse ferner einen oberhalb des verkapselten Chips angeordneten Deckel aufweisen. Gemäß verschiedenen Ausführungsformen ist der Deckel durch ein elektrisch leitendes Haftmaterial an den verkapselten Chip angeheftet.
  • Gemäß verschiedenen Ausführungsformen weist der weitere Chip eine Chipkontaktstelle auf. Die Chipkontaktstelle kann zumindest teilweise freigelegt sein. Die Chipkontaktstelle kann eine Referenzpotentialchipkontaktstelle sein. Gemäß verschiedenen Ausführungsformen kann ein Deckel über dem verkapselten Chip angeordnet sein. Der Deckel oder das elektrisch leitende Haftmaterial kann elektrisch mit der Chipkontaktstelle gekoppelt sein. Gemäß verschiedenen Ausführungsformen ist der Deckel oder das elektrisch leitende Haftmaterial dafür ausgelegt, auf das Referenzpotential gelegt zu werden. Der Deckel oder das elektrisch leitende Haftmaterial kann dafür ausgelegt sein, eine elektrische Abschirmung bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch leitendes Material auf dem Verkapselungsmaterial bereitgestellt werden. Das elektrisch leitende Material kann das elektrisch leitende Haftmaterial aufweisen.
  • Das Chipgehäuse kann ein dünnes, kleines zuleitungsfreies Gehäuse ("Thin Small Leadless Package" – TSLP), beispielsweise sogar ein dünnes, sehr kleines zuleitungsfreies Gehäuse ("Thin Super Small Leadless Package" – TSSLP), aufweisen. Alternativ kann das Chipgehäuse ein dünnes, kleines nicht zuleitungsfreies Gehäuse ("Thin Small Nonleaded Package" – TSNP) aufweisen. Diese Gehäuse können zuleitungsfrei sein und gute elektrische und thermische Funktionsweisen bieten.
  • Das Substrat kann eine oder mehrere Kontaktstellen aufweisen. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Kontaktstellen Metallkontaktstellen, beispielsweise Aluminiumkontaktstellen, aufweisen. Ferner kann das Substrat einen Träger aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat einen Leiterrahmen aufweisen. Alternativ kann das Substrat ein Keramiksubstrat aufweisen. Überdies kann das Substrat ein organisches Substrat aufweisen. Beispielsweise kann das Substrat ein einschichtiges Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat ein mehrschichtiges Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat nur Kontaktstellen oder einen Leiterrahmen aufweisen. Mit anderen Worten können die Kontaktstellen oder der Leiterrahmen auf dem Träger hergestellt werden. Nach dem Verkapseln kann der Träger entfernt werden, wobei nur die Kontaktstellen oder der Leiterrahmen verbleiben.
  • 5 ist eine schematische Darstellung 500, welche eine seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch 528 auf dem Substrat 502 gemäß verschiedenen Ausführungsformen aufweist. Wie in 5 dargestellt ist, kann das Chipgehäuse ein Substrat 502 und einen Chip 504 über dem Substrat 502 aufweisen, wobei der Chip 504 eine Mikrofonstruktur 506 und eine Öffnung 508 zur Mikrofonstruktur 506 und ein Verkapselungsmaterial 510, das den Chip 504 verkapselt, so dass die Öffnung 508 zumindest teilweise frei von dem Verkapselungsmaterial 510 gehalten wird, aufweist. Das Chipgehäuse kann auch eine Abstandsstruktur 512 um die Mikrofonstruktur aufweisen. Die Abstandsstruktur 512 kann dafür ausgelegt sein, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial 510 zu halten. Das Chipgehäuse kann mindestens eine Membranstruktur 514 aufweisen. Die mindestens eine Membranstruktur 514 kann mehrere einen Kondensator bildende Membranen 516a, 516b aufweisen. Das Chipgehäuse kann auch einen weiteren Chip 518 aufweisen. Der weitere Chip 518 kann durch einen Drahtbond 520 elektrisch mit dem Chip 504 gekoppelt sein. Ein Deckel 522 kann über dem verkapselten Chip 504 angeordnet sein. Der Deckel 522 kann durch ein elektrisch leitendes Haftmaterial 524 an den verkapselten Chip 504 angeheftet sein. Der weitere Chip 518 kann eine Chipkontaktstelle 526 aufweisen. Die Chipkontaktstelle 526 kann eine Referenzpotentialchipkontaktstelle sein. Das elektrisch leitende Haftmaterial 524 kann in direktem (physikalischem) Kontakt mit der Chipkontaktstelle 526 des weiteren Chips 518 stehen. Eines vom elektrisch leitenden Material 524 oder vom Deckel 522 oder sowohl der Deckel 522 als auch das elektrisch leitende Material 524 können elektrisch mit der Chipkontaktstelle 526 gekoppelt sein. Einer vom Deckel 522 oder vom leitenden Haftmaterial 524 oder sowohl der Deckel 522 als auch das leitende Haftmaterial 524 können dafür ausgelegt sein, auf das Referenzpotential gelegt zu werden. Eines vom elektrisch leitenden Material 524 oder vom Deckel 522 oder sowohl der Deckel 522 als auch das elektrisch leitende Material 524 können dafür ausgelegt sein, eine elektrische Abschirmung für das Chipgehäuse bereitzustellen. Der Deckel 522 kann dabei helfen, ein vergrößertes rückseitiges Volumen für die Membranstruktur 514 bereitzustellen. Das rückseitige Volumen kann durch Vergrößern des Volumens des Grabens auf dem Deckel 522 vergrößert werden, so dass ein größerer Hohlraum gebildet werden kann, wenn der Deckel 522 an den verkapselten Chip 504 angeheftet wird. Das elektrisch leitende Haftmaterial 524 kann auch das rückseitige Volumen der Membranstruktur 514 versiegeln. Das Chipgehäuse kann ferner ein Öffnungsloch 528 auf der Seite des Chips 504 in Kontakt mit dem Substrat 502 aufweisen. Das Öffnungsloch 528 kann es erlauben, dass Schallwellen zur Mikrofonstruktur 506 des Chips 504 laufen.
  • 6 ist eine schematische Darstellung 600, welche eine seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch 628 auf dem Substrat 602 gemäß verschiedenen Ausführungsformen aufweist. Wie in 6 dargestellt ist, kann das Chipgehäuse ein Substrat 602 und einen Chip 604 über dem Substrat 602 aufweisen, wobei der Chip 604 eine Mikrofonstruktur 606 und eine Öffnung 608 zur Mikrofonstruktur 606 und ein Verkapselungsmaterial 610, das den Chip 604 verkapselt, so dass die Öffnung 608 zumindest teilweise frei von dem Verkapselungsmaterial 610 gehalten wird, aufweist. Das Chipgehäuse kann auch eine Abstandsstruktur 612 um die Mikrofonstruktur aufweisen. Die Abstandsstruktur 612 kann dafür ausgelegt sein, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial zu halten. Das Chipgehäuse kann mindestens eine Membranstruktur 614 aufweisen. Die mindestens eine Membranstruktur 614 kann mehrere einen Kondensator bildende Membranen 616a, 616b aufweisen. Das Chipgehäuse kann auch einen weiteren Chip 618 aufweisen. Das Substrat 602 kann elektrisch leitende Kontaktstellen aufweisen. Die elektrisch leitenden Kontaktstellen können Metallkontaktstellen aufweisen. Der weitere Chip 618 kann durch Drahtbonds 620 elektrisch mit dem Chip 604 gekoppelt sein. Ein Deckel 622 kann oberhalb des verkapselten Chips 604 angeordnet sein. Der Deckel 622 kann durch ein elektrisch leitendes Haftmaterial 624 an den verkapselten Chip 604 angeheftet sein. Der weitere Chip 618 kann elektrisch mit den elektrisch leitenden Kontaktstellen 602 gekoppelt sein. Der weitere Chip 618 kann durch Drahtbonds 626 elektrisch mit den elektrisch leitenden Kontaktstellen 602 gekoppelt sein. Das elektrisch leitende Haftmaterial 624 kann elektrisch mit den elektrisch leitenden Kontaktstellen 602 gekoppelt sein. Der Deckel 622 kann elektrisch mit den elektrisch leitenden Kontaktstellen 602 gekoppelt sein. Das leitende Haftmaterial 624 kann dafür ausgelegt sein, auf das Referenzpotential gelegt zu werden. Der Deckel 622 kann dafür ausgelegt sein, auf das Referenzpotential gelegt zu werden. Eines von dem elektrisch leitenden Material 624 oder vom Deckel 622 oder sowohl der Deckel 622 als auch das elektrisch leitende Material 624 können dafür ausgelegt sein, eine elektrische Abschirmung für das Chipgehäuse bereitzustellen. Das Chipgehäuse kann ferner ein Öffnungsloch 628 auf der Seite des Chips 604 in Kontakt mit dem Substrat 602 aufweisen. Das Öffnungsloch 628 kann es erlauben, dass Schallwellen zur Mikrofonstruktur 606 des Chips 604 laufen.
  • 7 ist eine schematische Darstellung 700, welche eine Draufsicht eines verkapselten Chips gemäß verschiedenen Ausführungsformen vor dem Anbringen eines Deckels gemäß verschiedenen Ausführungsformen zeigt. Wie in 7 dargestellt ist, kann der Chip 704 auf Kontaktstellen 702 liegen. Die Kontaktstellen 702 können einen Abschnitt eines Leiterrahmens bilden. Der weitere Chip 718 kann auch auf Kontaktstellen 702 liegen. Das Verkapselungsmaterial 710 kann den strukturellen Rahmen für das Chipgehäuse bereitstellen. Der Chip 704 kann unter Verwendung von Drahtbonds 720 elektrisch mit dem weiteren Chip 718 gekoppelt sein.
  • 8A ist eine schematische Darstellung 800, welche eine seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch 828 auf dem Substrat 802 gemäß verschiedenen Ausführungsformen zeigt. Wie in 8A dargestellt ist, kann das Chipgehäuse ein Substrat 802 und einen Chip 804 über dem Substrat 802 aufweisen, wobei der Chip 804 eine Mikrofonstruktur 806 und eine Öffnung 808 zur Mikrofonstruktur 806 und ein Verkapselungsmaterial 810, das den Chip 804 verkapselt, so dass die Öffnung 808 zumindest teilweise frei von dem Verkapselungsmaterial 810 gehalten wird, aufweist. Das Chipgehäuse kann auch eine Abstandsstruktur 812 um die Mikrofonstruktur aufweisen. Die Abstandsstruktur 812 kann dafür ausgelegt sein, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial 810 zu halten. Das Chipgehäuse kann mindestens eine Membranstruktur 814 aufweisen. Die mindestens eine Membranstruktur 814 kann mehrere einen Kondensator bildende Membranen 816a, 816b aufweisen. Das Chipgehäuse kann auch eine Verkappungsstruktur 830 auf der Abstandsstruktur 812 aufweisen. Die Verkappungsstruktur 830 kann in (beispielsweise physikalischen) Kontakt mit der Abstandsstruktur 812 gebracht werden, bevor der Chip 804 verkapselt wird. Dabei kann die Verkappungsstruktur 830 dafür ausgelegt sein, die Öffnung 808 zumindest teilweise frei vom Verkapselungsmaterial 810 zu halten. Das rückseitige Volumen kann durch die Verkappungsstruktur 830 und die Abstandsstruktur 812 definiert sein. Das rückseitige Volumen kann durch Vergrößern der Höhe der Abstandsstruktur 812 vergrößert werden. Gemäß verschiedenen Ausführungsformen macht die Verkappungsstruktur 830 einen Deckel überflüssig, weil das rückseitige Volumen durch die Abstandsstruktur 812 und die Verkappungsstruktur 830 definiert ist. Das Chipgehäuse kann auch einen weiteren Chip 818 aufweisen. Der weitere Chip 818 kann elektrisch mit dem Substrat 802 gekoppelt sein. Das Substrat 802 kann elektrisch leitende Kontaktstellen aufweisen. Die elektrisch leitenden Kontaktstellen 802 können Metallkontaktstellen aufweisen. Der weitere Chip 818 kann durch Drahtbonds 820 elektrisch mit dem Chip 804 gekoppelt sein. Gemäß verschiedenen Ausführungsformen kann sich ein elektrisch leitendes Material 824 auf dem Verkapselungsmaterial 810 befinden. Das elektrisch leitende Material 824 kann ein elektrisch leitendes Haftmaterial aufweisen. Der weitere Chip 818 kann eine Chipkontaktstelle 826 aufweisen. Die Chipkontaktstelle 826 kann eine Referenzpotentialchipkontaktstelle sein, an welche ein Referenzpotential (beispielsweise ein Massepotential) angelegt werden kann. Das leitende Haftmaterial 824 kann in direktem Kontakt mit der Chipkontaktstelle 826 des weiteren Chips 818 stehen. Das leitende Haftmaterial 824 kann dafür ausgelegt sein, auf das Referenzpotential gelegt zu werden. Das elektrisch leitende Material 824 kann dafür ausgelegt sein, eine elektrische Abschirmung für das Chipgehäuse bereitzustellen.
  • Alternativ kann das elektrisch leitende Material 824 durch leitende Kontaktstellen 802 elektrisch mit dem weiteren Chip 818 gekoppelt werden. Dies kann möglich sein, indem die leitenden Kontaktstellen 802 zumindest teilweise frei vom Verkapselungsmaterial 810 gehalten werden. Das elektrisch leitende Material 824 kann nachfolgend abgeschieden werden, um die leitenden Kontaktstellen 802 elektrisch zu kontaktieren.
  • Das Chipgehäuse kann ferner ein Öffnungsloch 828 auf der Seite des Chips 804 in Kontakt mit dem Substrat 802 aufweisen. Das Öffnungsloch 828 kann es erlauben, dass Schallwellen zur Mikrofonstruktur 806 des Chips 804 laufen.
  • 8B ist eine schematische Darstellung 850, welche eine Bodenansicht des verkapselten Chips gemäß verschiedenen in 8A dargestellten Ausführungsformen zeigt. 8B entspricht 8A, wenn in der durch einen in 8A dargestellten Pfeil 832 angegebenen Richtung geblickt wird. Die leitenden Kontaktstellen 852 können durch das Verkapselungsmaterial 860 zusammengehalten werden. Ein Öffnungsloch 878 kann unterhalb des Chips auf der leitenden Kontaktstelle 852 gebildet werden. Das Öffnungsloch 878 kann es erlauben, dass Schallwellen zur Mikrofonstruktur des Chips laufen.
  • 9 ist eine schematische Darstellung 900, welche eine seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch 928 auf einer dem Substrat 902 gemäß verschiedenen Ausführungsformen entgegengesetzten Seite zeigt. Wie in 9 dargestellt ist, kann das Chipgehäuse ein Substrat 902 und einen Chip 904 über dem Substrat 902 aufweisen, wobei der Chip 904 eine Mikrofonstruktur 906 und eine Öffnung 908 zur Mikrofonstruktur 906 und ein Verkapselungsmaterial 910, das den Chip 904 verkapselt, so dass die Öffnung 908 zumindest teilweise frei vom Verkapselungsmaterial 910 gehalten ist, aufweist. Das Chipgehäuse kann auch eine Abstandsstruktur 912 um die Mikrofonstruktur aufweisen. Die Abstandsstruktur 912 kann dafür ausgelegt sein, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial zu halten. Das Chipgehäuse kann mindestens eine Membranstruktur 914 aufweisen. Die mindestens eine Membranstruktur 914 kann mehrere einen Kondensator bildende Membranen 916a, 916b aufweisen. Das Chipgehäuse kann auch einen weiteren Chip 918 aufweisen. Der weitere Chip 918 kann elektrisch mit dem Substrat 902 gekoppelt sein. Das Substrat 902 kann elektrisch leitende Kontaktstellen aufweisen. Die elektrisch leitenden Kontaktstellen können Metallkontaktstellen aufweisen. Der weitere Chip 918 kann durch Drahtbonds 920 elektrisch mit dem Chip 904 gekoppelt sein. Ein Öffnungsloch 928 kann es erlauben, dass Schallwellen zur Mikrofonstruktur 906 des Chips 904 laufen. Das rückseitige Volumen kann durch die Mikrofonstruktur 906 und die leitende Kontaktstelle 902, auf der sich die Mikrofonstruktur 906 befindet, definiert sein. Die Mikrofonstruktur 906 und die leitende Kontaktstelle 902 können einen Deckel überflüssig machen. Ein elektrisch leitendes Material 924 kann sich auf dem Verkapselungsmaterial 910 befinden. Das elektrisch leitende Material 924 kann ein elektrisch leitendes Haftmaterial aufweisen. Gemäß verschiedenen Ausführungsformen kann die Membran während der Abscheidung des leitenden Materials durch ein Abdeckmaterial bedeckt werden. Das leitende Material kann durch Sprühen, Drucken oder andere geeignete Mittel abgeschieden werden. Nach der Abscheidung kann das Abdeckmaterial entfernt werden. Der weitere Chip 918 kann eine Chipkontaktstelle 926 aufweisen. Die Chipkontaktstelle 926 kann eine Referenzpotentialchipkontaktstelle sein (woran ein Referenzpotential, beispielsweise ein Massepotential oder ein Vss-Potential, angelegt werden kann). Das leitende Haftmaterial 924 kann in direktem Kontakt mit der Chipkontaktstelle 926 des weiteren Chips 918 stehen. Das leitende Haftmaterial 924 kann dafür ausgelegt sein, auf das Referenzpotential gelegt zu werden. Das elektrisch leitende Material 924 kann dafür ausgelegt sein, eine elektrische Abschirmung für das Chipgehäuse bereitzustellen.
  • 10 ist eine schematische Darstellung 1000, welche eine seitliche Schnittansicht eines Chipgehäuses mit einem Öffnungsloch 1028 auf einer dem Substrat 1002 gemäß verschiedenen Ausführungsformen entgegengesetzten Seite zeigt. Wie in 10 dargestellt ist, kann das Chipgehäuse ein Substrat 1002 und einen Chip 1004 über dem Substrat 1002 aufweisen, wobei der Chip 1004 eine Mikrofonstruktur 1006 und eine Öffnung 1008 zur Mikrofonstruktur 1006 und ein Verkapselungsmaterial 1010, das den Chip 1004 verkapselt, so dass die Öffnung 908 zumindest teilweise frei vom Verkapselungsmaterial 1010 gehalten ist, aufweist. Das Chipgehäuse kann auch eine Abstandsstruktur 1012 um die Mikrofonstruktur aufweisen. Die Abstandsstruktur 1012 kann dafür ausgelegt sein, die Öffnung zumindest teilweise frei vom Verkapselungsmaterial zu halten. Das Chipgehäuse kann mindestens eine Membranstruktur 1014 aufweisen. Die mindestens eine Membranstruktur 1014 kann mehrere einen Kondensator bildende Membranen 1016a, 1016b aufweisen. Das Chipgehäuse kann auch einen weiteren Chip 1018 aufweisen. Der weitere Chip 1018 kann elektrisch mit dem Substrat 1002 gekoppelt sein. Das Substrat 1002 kann elektrisch leitende Kontaktstellen aufweisen. Die elektrisch leitenden Kontaktstellen können Metallkontaktstellen aufweisen. Der weitere Chip 1018 kann durch Drahtbonds 1020 elektrisch mit dem Chip 1004 gekoppelt sein. Ein Öffnungsloch 1028 kann es erlauben, dass Schallwellen zur Mikrofonstruktur 1006 des Chips 1004 laufen. Das rückseitige Volumen kann durch die Mikrofonstruktur 1006 und die leitende Kontaktstelle 1002, auf der sich die Mikrofonstruktur 1006 befindet, definiert sein. Die Mikrofonstruktur 1006 und die leitende Kontaktstelle 1002 können einen Deckel überflüssig machen. Ein leitender Deckel oder ein elektrisch leitendes Material 1024 kann sich auf dem Verkapselungsmaterial 1010 befinden. Das elektrisch leitende Material kann ein elektrisch leitendes Haftmaterial aufweisen. Der leitende Deckel kann einen Metalldeckel oder einen teilweise metallisierten Deckel aufweisen. Der leitende Deckel oder das elektrisch leitende Material kann elektrisch mit dem Drahtbond 1020 gekoppelt sein. Gemäß verschiedenen Ausführungsformen weist das Verkapseln des Chips 1004 mit einer Verkapselung das Verkapseln des Chips 1004 auf, so dass zumindest ein Abschnitt des Drahtbonds 1020 freigelegt wird (d.h. nicht durch das Verkapselungsmaterial 1010 bedeckt wird). Das Verkapselungsmaterial 1010 legt zumindest einen Abschnitt des Drahtbonds 1020 frei (d.h. bedeckt diesen nicht). Die Folien oder Filme können unter Verwendung eines Vakuumprozesses an die Formen angeheftet werden. Gemäß verschiedenen Ausführungsformen kann der Drahtbond 1020 während der Verkapselung des Chips 1004 mit dem Verkapselungsmaterial 1010 durch den Film oder die Folie gehalten werden, so dass zumindest ein Abschnitt des Drahtbonds 1020 nach der Verkapselung freigelegt ist (d.h. nicht durch das Verkapselungsmaterial 1010 bedeckt ist).
  • 11 ist eine schematische Darstellung 1100 eines Prozesses zur Herstellung eines Chipgehäuses. Wie in 11A dargestellt ist, kann das Verfahren das Anordnen eines oder mehrerer Chips 1104 über einem Substrat 1102 aufweisen, wobei jeder Chip 1104 eine Mikrofonstruktur 1106 und eine Öffnung 1108 für die Mikrofonstruktur 1106 aufweist. Gemäß verschiedenen Ausführungsformen weist das Substrat 1102 eine oder mehrere Kontaktstellen 1102a auf. Die eine oder die mehreren Kontaktstellen können einen Leiterrahmen bilden. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Kontaktstellen 1102a Metallkontaktstellen aufweisen. Die eine oder die mehreren Kontaktstellen 1102a können Aluminiumkontaktstellen sein. Gemäß verschiedenen Ausführungsformen kann das Substrat einen Träger 1102b aufweisen. Der Träger 1102b kann eine Grundplatte aufweisen. Die Grundplatte kann Kupfer aufweisen. Das Substrat 1102 kann einen Leiterrahmen aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat 1102 ein Keramiksubstrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat 1102 ein organisches Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat 1102 ein einschichtiges Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann der Träger 1102b ein mehrschichtiges Substrat aufweisen. Gemäß verschiedenen Ausführungsformen kann das Substrat 1102 nur Kontaktstellen 1102a aufweisen. Die Kontaktstellen 1102a können auf dem Träger 1102b hergestellt werden. Das Verfahren kann ferner das Anordnen eines oder mehrerer weiterer Chips 1118 über dem Substrat aufweisen. Jeder von dem einen oder den mehreren weiteren Chips 1118 kann elektrisch mit jedem Chip 1104 gekoppelt werden.
  • Wie in 11B dargestellt ist, kann das Verfahren ferner das Verkapseln des einen oder der mehreren Chips 1104 mit Verkapselungsmaterial 1110 aufweisen, so dass jede Öffnung 1108 (von jedem von dem einen oder den mehreren Chips 1104) zumindest teilweise frei vom Verkapselungsmaterial 1110 gehalten wird. Das Verfahren kann auch das Bilden einer Abstandsstruktur 1112 um jede Mikrofonstruktur 1106 aufweisen. Die Abstandsstruktur 1112 ist dafür ausgelegt, die Öffnung 1108 zumindest teilweise frei vom Verkapselungsmaterial 1110 zu halten. Die Abstandsstruktur 1112 kann SU8 aufweisen. Das Verkapseln des einen oder der mehreren Chips mit Verkapselungsmaterial 1110 kann einen Arrayformungsprozess aufweisen. Das Verkapseln des einen oder der mehreren Chips mit Verkapselungsmaterial 1110 kann einen folienunterstützten Formungsprozess aufweisen. Nach dem Verkapseln kann der Träger 1102b entfernt werden, so dass nur die Kontaktstellen 1102a verbleiben. Mit anderen Worten kann das Substrat 1102 nur aus Kontaktstellen 1102a bestehen. Das Verfahren kann das Bedecken der Kontaktstellen (die beispielsweise Kupfer aufweisen können) der weiteren Chips 1118 mit einer Pressmasse vor dem Verkapseln aufweisen. Das Verfahren kann das Ätzen des Verkapselungsmaterials 1110 zum Freilegen des Pressmassenmaterials nach der Verkapselung aufweisen.
  • Wie in 11C dargestellt ist, kann das Verfahren ferner das Anordnen eines Deckels 1122 über dem einen oder den mehreren verkapselten Chips 1104 aufweisen. Der Deckel 1122 kann einen metallisierten Kunststoff oder ein Metall aufweisen. Das Verfahren kann ferner das Anheften des Deckels 1122 an den einen oder die mehreren verkapselten Chips 1104 unter Verwendung eines elektrisch leitenden Haftmaterials 1124 aufweisen. Das elektrisch leitende Material kann einen leitenden Klebstoff aufweisen. In dem Fall, dass es mehr als einen verkapselten Chip gibt, kann eine kontinuierliche Struktur gebildet werden.
  • Wie in 11D dargestellt ist, kann das Verfahren ferner das Vereinzeln der kontinuierlichen Struktur zur Bildung mehrerer Chipgehäuse aufweisen. Gemäß verschiedenen Ausführungsformen weist das Vereinzeln der kontinuierlichen Struktur ein Einzelchipsägen der kontinuierlichen Struktur auf. Gemäß verschiedenen Ausführungsformen weist das Vereinzeln der kontinuierlichen Struktur das Einzelchipschneiden der kontinuierlichen Struktur auf.
  • Wenngleich die Erfindung mit Bezug auf spezifische Ausführungsformen eingehend dargestellt und beschrieben wurde, sollten Fachleute verstehen, dass verschiedene Änderungen an der Form und den Einzelheiten davon vorgenommen werden können, ohne vom Gedanken und dem durch die anliegenden Ansprüche definierten Schutzumfang der Erfindung abzuweichen. Der Schutzumfang der Erfindung wird demgemäß durch die anliegenden Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher dadurch eingeschlossen werden.

Claims (20)

  1. Verfahren zur Herstellung eines Chipgehäuses, wobei das Verfahren folgende Schritte aufweist: Anordnen eines Chips (404) über einem Substrat (402), wobei der Chip (404) eine Mikrofonstruktur (406) und eine Öffnung (408) zur Mikrofonstruktur (406) aufweist, und Verkapseln des Chips (404) mit einem Verkapselungsmaterial (410), so dass die Öffnung (408) zumindest teilweise frei vom Verkapselungsmaterial (410) gehalten wird.
  2. Verfahren nach Anspruch 1, wobei die Mikrofonstruktur (406) mindestens eine Membranstruktur aufweist; wobei vorzugsweise die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Verkapseln des Chips (404) das Molden des Chips (404) aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, welches ferner Folgendes aufweist: Anordnen eines weiteren Chips über dem Substrat (402), wobei der weitere Chip elektrisch mit dem Chip (404) gekoppelt wird; wobei vorzugsweise der weitere Chip durch das Substrat (402) elektrisch mit dem Chip (404) gekoppelt wird.
  5. Verfahren nach Anspruch 4, wobei der weitere Chip durch Drahtbonds elektrisch mit dem Chip (404) gekoppelt wird.
  6. Verfahren nach Anspruch 4 oder 5, wobei der weitere Chip dafür ausgelegt ist, eine Signalverarbeitung eines oder mehrerer vom Chip (404) empfangener Signale auszuführen.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Mikrofonstruktur (406) mindestens eine Membran aufweist, die dafür ausgelegt ist, Schallwellen zu empfangen.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei der Chip (404) einen Flip-Chip (404) aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, welches ferner Folgendes aufweist: Bilden einer Abstandsstruktur um die Mikrofonstruktur (406), wobei die Abstandsstruktur dafür ausgelegt ist, die Öffnung (408) zumindest teilweise frei vom Verkapselungsmaterial (410) zu halten.
  10. Verfahren nach einem der Ansprüche 4 bis 9, wobei der weitere Chip (404) eine Chipkontaktstelle aufweist und wobei die Chipkontaktstelle zumindest teilweise freigelegt ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei das Verkapseln des Chips (404) mit einem Verkapselungsmaterial (410) einen Arrayformungsprozess aufweist.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei das Verkapseln des Chips (404) mit einem Verkapselungsmaterial (410) einen folienunterstützten Formungsprozess aufweist.
  13. Chipgehäuse, welches Folgendes aufweist: ein Substrat (402), einen Chip (404) über dem Substrat (402), wobei der Chip (404) eine Mikrofonstruktur (406) und eine Öffnung (408) zur Mikrofonstruktur (406) aufweist, und ein Verkapselungsmaterial (410), das den Chip (404) verkapselt, so dass die Öffnung (408) zumindest teilweise frei vom Verkapselungsmaterial (410) gehalten wird.
  14. Chipgehäuse nach Anspruch 13, wobei die Mikrofonstruktur (406) mindestens eine Membranstruktur aufweist.
  15. Chipgehäuse nach Anspruch 13 oder 14, wobei die mindestens eine Membranstruktur mehrere einen Kondensator bildende Membranen aufweist.
  16. Chipgehäuse nach einem der Ansprüche 13 bis 15, welches ferner Folgendes aufweist: einen weiteren Chip über dem Substrat (402), wobei der weitere Chip elektrisch mit dem Chip (404) gekoppelt ist; wobei vorzugsweise der weitere Chip einen Logikchip aufweist.
  17. Chipgehäuse nach Anspruch 16, wobei der weitere Chip dafür ausgelegt ist, eine Signalverarbeitung eines oder mehrerer vom Chip (404) empfangener Signale auszuführen.
  18. Chipgehäuse nach einem der Ansprüche 13 bis 17, wobei der Chip (404) einen Flip-Chip (404) aufweist.
  19. Chipgehäuse nach einem der Ansprüche 13 bis 18, welches ferner Folgendes aufweist: eine Abstandsstruktur um die Mikrofonstruktur (406), wobei die Abstandsstruktur dafür ausgelegt ist, die Öffnung (408) zumindest teilweise frei vom Verkapselungsmaterial (410) zu halten.
  20. Chipgehäuse nach einem der Ansprüche 13 bis 19, wobei der Chip (404) mindestens eine Logikschaltung aufweist.
DE102014100743.3A 2013-01-23 2014-01-23 Chipgehäuse und Verfahren zu seiner Herstellung Active DE102014100743B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/747,499 2013-01-23
US13/747,499 US8809973B2 (en) 2013-01-23 2013-01-23 Chip package comprising a microphone structure and a method of manufacturing the same

Publications (2)

Publication Number Publication Date
DE102014100743A1 true DE102014100743A1 (de) 2014-07-24
DE102014100743B4 DE102014100743B4 (de) 2017-08-17

Family

ID=51064608

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014100743.3A Active DE102014100743B4 (de) 2013-01-23 2014-01-23 Chipgehäuse und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US8809973B2 (de)
CN (1) CN103935952B (de)
DE (1) DE102014100743B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016208325A1 (de) * 2016-05-13 2017-05-04 Robert Bosch Gmbh Mikromechanisches Bauteil und Verfahren zum Verpacken eines Substrats mit einer mindestens eine piezoelektrische Schicht umfassenden mikroelektromechanischen Mikrofonstruktur
US10631099B2 (en) 2017-05-25 2020-04-21 Knowles Electronics, Llc Microphone package
WO2020109536A1 (de) 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und herstellungsverfahren hierfür
DE102017204405B4 (de) 2016-03-16 2023-08-17 Infineon Technologies Ag Halbleitervorrichtung mit einem MEMS-Chip und einer leitfähigen Schicht

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9181086B1 (en) 2012-10-01 2015-11-10 The Research Foundation For The State University Of New York Hinged MEMS diaphragm and method of manufacture therof
US8809973B2 (en) * 2013-01-23 2014-08-19 Infineon Technologies Ag Chip package comprising a microphone structure and a method of manufacturing the same
US9338559B2 (en) * 2013-04-16 2016-05-10 Invensense, Inc. Microphone system with a stop member
US10138115B2 (en) * 2014-08-06 2018-11-27 Infineon Technologies Ag Low profile transducer module
CN107399712A (zh) * 2016-05-20 2017-11-28 无锡天芯互联科技有限公司 一种系统级封装的压力传感器结构和制作方法
US10809621B2 (en) * 2017-12-21 2020-10-20 Commissariat à l'énergie atomique et aux énergies alternatives Process for the exposure of a region on one face of an electronic device
FR3076066B1 (fr) * 2017-12-21 2020-04-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'exposition d'une region sur une face d'un dispositif electronique
US10327063B1 (en) * 2018-03-23 2019-06-18 Gopro, Inc. Systems and methods for minimizing vibration sensitivity for protected microphones
WO2020072938A1 (en) 2018-10-05 2020-04-09 Knowles Electronics, Llc Methods of forming mems diaphragms including corrugations
US11206494B2 (en) 2018-10-05 2021-12-21 Knowles Electronics, Llc Microphone device with ingress protection
DE112019005007T5 (de) 2018-10-05 2021-07-15 Knowles Electronics, Llc Akustikwandler mit einer Niederdruckzone und Membranen, die eine erhöhte Nachgiebigkeit aufweisen
US10654709B1 (en) * 2018-10-30 2020-05-19 Nxp Usa, Inc. Shielded semiconductor device and lead frame therefor
US10892229B2 (en) 2019-04-05 2021-01-12 Nxp Usa, Inc. Media shield with EMI capability for pressure sensor
US11528546B2 (en) 2021-04-05 2022-12-13 Knowles Electronics, Llc Sealed vacuum MEMS die
US11540048B2 (en) 2021-04-16 2022-12-27 Knowles Electronics, Llc Reduced noise MEMS device with force feedback
US11649161B2 (en) 2021-07-26 2023-05-16 Knowles Electronics, Llc Diaphragm assembly with non-uniform pillar distribution
US11772961B2 (en) 2021-08-26 2023-10-03 Knowles Electronics, Llc MEMS device with perimeter barometric relief pierce
US11780726B2 (en) 2021-11-03 2023-10-10 Knowles Electronics, Llc Dual-diaphragm assembly having center constraint

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19648424C1 (de) * 1996-11-22 1998-06-25 Siemens Ag Mikromechanischer Sensor
US6088463A (en) * 1998-10-30 2000-07-11 Microtronic A/S Solid state silicon-based condenser microphone
JP2002315097A (ja) * 2001-04-16 2002-10-25 Mitsubishi Electric Corp 圧力感応装置及びこれに用いられる半導体基板の製造方法
US20090230487A1 (en) * 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame
US7825484B2 (en) * 2005-04-25 2010-11-02 Analog Devices, Inc. Micromachined microphone and multisensor and method for producing same
TWI359480B (en) * 2007-06-13 2012-03-01 Advanced Semiconductor Eng Semiconductor package structure, applications ther
GB2451921A (en) * 2007-08-17 2009-02-18 Wolfson Microelectronics Plc MEMS package
ITMI20072099A1 (it) * 2007-10-30 2009-04-30 St Microelectronics Srl Metodo di fabbricazione di un dispositivo elettronico comprendente dispositivi mems incapsulati per stampaggio
JP2010161271A (ja) * 2009-01-09 2010-07-22 Panasonic Corp 半導体パッケージ
JP2010245645A (ja) * 2009-04-01 2010-10-28 Panasonic Corp 半導体装置とその製造方法
EP2252077B1 (de) * 2009-05-11 2012-07-11 STMicroelectronics Srl Anordnung eines kapazitiven mikroelektromechanischen Akustikwandlers und Verpackung dafür
WO2011061771A1 (en) * 2009-11-20 2011-05-26 Unimicron Technology Corp. Lid, fabricating method thereof, and mems package made thereby
US8338208B2 (en) * 2009-12-31 2012-12-25 Texas Instruments Incorporated Micro-electro-mechanical system having movable element integrated into leadframe-based package
CN102958826B (zh) * 2010-07-08 2015-12-09 埃普科斯股份有限公司 Mems话筒和用于制造mems话筒的方法
KR101332701B1 (ko) * 2010-09-20 2013-11-25 페어차일드 세미컨덕터 코포레이션 기준 커패시터를 포함하는 미소 전자기계 압력 센서
TW201225684A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Microphone packaging structure and method for fabricating the same
DE102010064120B4 (de) * 2010-12-23 2023-05-25 Robert Bosch Gmbh Bauteil und Verfahren zu dessen Herstellung
DE102010064108A1 (de) * 2010-12-23 2012-06-28 Robert Bosch Gmbh Verfahren zur Verpackung eines Sensorchips und dermaßen hergestelltes Bauteil
DE102011075260B4 (de) * 2011-05-04 2012-12-06 Robert Bosch Gmbh MEMS-Mikrofon
US20130001710A1 (en) * 2011-06-29 2013-01-03 Invensense, Inc. Process for a sealed mems device with a portion exposed to the environment
US8866237B2 (en) * 2012-02-27 2014-10-21 Texas Instruments Incorporated Methods for embedding controlled-cavity MEMS package in integration board
ITTO20120515A1 (it) * 2012-06-14 2013-12-15 St Microelectronics Nv Assemblaggio di un dispositivo integrato a semiconduttori e relativo procedimento di fabbricazione
DE102012210052B4 (de) * 2012-06-14 2023-12-14 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
US8809973B2 (en) * 2013-01-23 2014-08-19 Infineon Technologies Ag Chip package comprising a microphone structure and a method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017204405B4 (de) 2016-03-16 2023-08-17 Infineon Technologies Ag Halbleitervorrichtung mit einem MEMS-Chip und einer leitfähigen Schicht
DE102016208325A1 (de) * 2016-05-13 2017-05-04 Robert Bosch Gmbh Mikromechanisches Bauteil und Verfahren zum Verpacken eines Substrats mit einer mindestens eine piezoelektrische Schicht umfassenden mikroelektromechanischen Mikrofonstruktur
US10631099B2 (en) 2017-05-25 2020-04-21 Knowles Electronics, Llc Microphone package
DE112018002672B4 (de) * 2017-05-25 2020-09-10 Knowles Electronics, Llc Mikrofongehäuse für vollummantelte asic und drähte und darauf gerichtetes herstellungsverfahren
US10924867B2 (en) 2017-05-25 2021-02-16 Knowles Electroics, LLC Microphone package
WO2020109536A1 (de) 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und herstellungsverfahren hierfür
DE102018130510A1 (de) 2018-11-30 2020-06-04 Vishay Semiconductor Gmbh Strahlungssensor und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
US20140203380A1 (en) 2014-07-24
US20140332912A1 (en) 2014-11-13
CN103935952A (zh) 2014-07-23
US8809973B2 (en) 2014-08-19
CN103935952B (zh) 2017-04-26
US9290379B2 (en) 2016-03-22
DE102014100743B4 (de) 2017-08-17

Similar Documents

Publication Publication Date Title
DE102014100743B4 (de) Chipgehäuse und Verfahren zu seiner Herstellung
DE102014216223B4 (de) Verkapseltes MEMS-Bauelement und zugehöriges Herstellungsverfahren
DE19619921B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Funktionselement und Schutzkappe
DE60026895T2 (de) Mikrodeckelgehäuse auf Scheibenniveau
DE102012108305B4 (de) Sensorbauelement und Verfahren
DE102014108951B4 (de) Mikrofon-Baugruppe
DE102005016751B3 (de) Verfahren zur Herstellung gehäuster elektronischer Bauelemente
DE102010016696B4 (de) Halbleiter-Bauelement
DE102006045900A1 (de) Halbleitermodul und Verfahren zu dessen Herstellung
DE102016125428B4 (de) Sensorvorrichtung und Verfahren zu ihrer Herstellung
DE102006058010A1 (de) Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102016100056A1 (de) Halbleitervorrichtung und Verfahren zum Fertigen von dieser
DE102008039706A1 (de) Halbleiterbauelement
DE102015116081A1 (de) Elektronisches Sensorbauelement mit einem Flip-Chip-montierten Halbleiterchip und einem Substrat mit einer Öffnung
DE102015108335A1 (de) Leiterrahmenbasierte mems-sensorstruktur
DE102009007708A1 (de) Elektronikeinrichtung
DE102014117757A1 (de) Drucksensor-Package mit einer gestapelten Die-Anordnung
DE102017205748A1 (de) Halbleiterbauelement mit einem mems-die
DE102010043189A1 (de) Integrierter akustischer Schalltrichter und Leitungsrahmen
DE102017221082A1 (de) Halbleitergehäuse mit einem Durchgangsport für Sensor-Anwendungen und Herstellungsverfahren
DE102014100755B4 (de) Chipanordnung und verfahren zu ihrer herstellung
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102011001306B4 (de) Verfahren zur Herstellung von Halbleiter-Kapselungen
DE102014216742B4 (de) Stapel aus einem MEMS-Chip und einem Schaltungs-Chip
EP3231010B1 (de) Einfach herstellbares elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative