JP2010161271A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2010161271A
JP2010161271A JP2009003367A JP2009003367A JP2010161271A JP 2010161271 A JP2010161271 A JP 2010161271A JP 2009003367 A JP2009003367 A JP 2009003367A JP 2009003367 A JP2009003367 A JP 2009003367A JP 2010161271 A JP2010161271 A JP 2010161271A
Authority
JP
Japan
Prior art keywords
cover
semiconductor package
base material
pattern
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009003367A
Other languages
English (en)
Inventor
Akira Fukazawa
亮 深沢
Tatsuhiro Sawada
龍宏 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009003367A priority Critical patent/JP2010161271A/ja
Priority to US12/612,225 priority patent/US8053877B2/en
Publication of JP2010161271A publication Critical patent/JP2010161271A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0257Microphones or microspeakers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0109Bonding an individual cap on the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

【課題】電子機器基板に搭載可能な半導体パッケージにおいて、半導体パッケージを構成する基材とカバーとの接合強度が低下することを防止する手段を提供する。
【解決手段】基材11と、基材の上に形成された容量部12と、容量部を覆うように、基材の上に形成された側壁部と上面部を有するカバー14を備え、基材には、容量部を囲うように、基材とカバーを接続する接合パターンが形成されており、接合パターンは、実質的に均一なパターン幅Aを有する部位Aと、パターン幅Aよりもパターン幅が拡張されたパターン幅Bを有する部位Bを有していることを特徴とする半導体パッケージ。
【選択図】図1

Description

本発明は、電子機器基板に搭載可能な半導体パッケージに関する。
従来のシールドケースの実装方法として、特許文献1に開示されているような技術が知られている。そこで、特許文献1に開示されている技術について、図16を参照して説明する。
図16には、電子機器基板1に銅箔パターン2が形成されており、銅箔パターン2の上にシールドケース3が接合する技術が開示されている。ここで、銅箔パターン2には、狭幅部4が形成されている。狭幅部4の役割は、電子機器基板1とシールドケース3を接合する半田クリームの表面張力により、ケースの位置ずれを修正することにある。また、特許文献1の技術は、電子機器基板1には複数の部品の一部に対してケースを実装する技術である。
特開2007−201356号公報
しかしながら、特許文献1が開示するシールドケース実装においては、銅箔パターン幅が局所的に縮小されている。そのため、パッケージ全体が小型化すると、シールドケースを接合する際に、銅箔パターン幅が局所的に縮小されている部分の接合面積がさらに小さくなってしまう。その結果、接合面積が小さくなる箇所において、接合強度の低下が問題となる。
前記課題を解決するために、本発明に係る搭載可能な半導体パッケージは、基材と、基材の上に形成された容量部と、容量部を覆うように、基材の上に形成された側壁部と上面部を有するカバーとを備え、基材には、容量部を囲うように、基材とカバーを接続する接合パターンが形成されており、接合パターンは、実質的に均一なパターン幅Aを有する部位Aと、パターン幅Aよりもパターン幅が拡張されたパターン幅Bを有する部位Bを有している。
本発明に係る搭載可能な半導体パッケージによると、パターン幅が拡張した部位を有しているため、基材上のパターンにカバーを接合させたとしても、パターンとカバーの接合面積は保たれるため、接合強度を増強できるという効果がある。
本発明に係る搭載可能な半導体パッケージにおいて、接合パターンは、金属材料からなることが好ましい。また、接合パターンは、基材上に形成された凹みを有するレジストパターンにより形成されている(定義されている)ことが好ましい。また、カバーと基材との接合は、導電性を持った接合材を使用して接続させていることが好ましい。ここで、接合材は、半田金属材料及び接着剤などからなる。
本発明に係る搭載可能な半導体パッケージによると、金属材料からなる接合材を接合パターンに塗布する際には、カバーと基材の密閉性を上げるために、塗布開始点と塗布終了点がオーバーラップするように接合材を塗布することが必要となる。その際、パターン幅が拡張した部位をあらかじめ設けておくことで、余剰な接合材が確実に部位B内に収まるという効果がある。そのため、余剰な接合材が、容量部を搭載するための金属パターンなどの他の金属パターンと接触することを防ぐことが出来る。そのため、電気的ショートの危険性を確実に防止することが出来るという効果がある。
本発明に係る搭載可能な半導体パッケージにおいて、部位Bの接合パターンに占める割合は、約10%以上約30%以下であることが好ましい。コスト面で効果があるからである。
本発明に係る搭載可能な半導体パッケージにおいて、部位Bの一部はカバー側壁部の内側に形成されていることが好ましい。このような構成とすることで、カバーの位置ずれを起こす力が働いた際にも、カバー内側に動こうとする作用に対して、部位Bの一部である部位Aからのでっぱり部位が邪魔をする働きが出来るからである。つまり、セルフアライメントの効果が高まる効果がある。
本発明に係る搭載可能な半導体パッケージにおいて、部位Aの一部はカバーの側壁部の内側に形成されており、部位Bの一部はカバーの側壁部の内側に形成されており、部位Bの一部の方が部位Aの一部よりもさらに内側に形成されていることが好ましい。このような構成とすることで、カバーの位置ずれを起こす力が働いた際にも、カバー内側に動こうとする作用に対する抵抗力がさらに増すからである。つまり、セルフアライメントの効果がさらに高まる効果がある。
本発明に係る搭載可能な半導体パッケージにおいて、部位Bは、2箇所に形成されていることが好ましい。部位Bが2箇所に形成されていることにより、前述の効果がさらに増すからである。また、接合材の加熱硬化時に発生する位置修正効果が損なわれる場合には、拡張部位を複数個以上設けることにより、リフロー時に発生するセルフアライメント効果がさらに十分に得られるからである。対称な位置に拡張部位が形成されている方が、リフロー時に発生するセルフアライメント効果がさらに得られるからである。また、2箇所に形成される部位Bは、基材の各辺の垂直二等分線を軸に線対称となっていることが好ましい。また、2箇所に形成される部位Bは、基材に対して点対称となっていることが好ましい。つまり、2箇所に形成される部位Bは、対称な位置に配置されていることが好ましい。対称な位置に拡張部位が形成されている方が、リフロー時に発生するセルフアライメント効果がさらに得られるからである。
本発明に係る搭載可能な半導体パッケージにおいて、パターン幅Bは、パターン幅Aの約1.2倍以上且つ約2倍以下であることが好ましい。レイアウトとして効果があるからである。
本発明に係る搭載可能な半導体パッケージにおいて、容量部は、半導体デバイスであることが好ましく、さらに、MEMSデバイスであることが好ましい。ここで、MEMSデバイスとは、半導体プロセス技術を用いて形成された各種のセンサーのことであり、マイクロホン(MEMSマイク)、圧力センサー、加速度センサー、角速度センサーなどがある。
本発明に係る搭載可能な半導体パッケージにおいて、基材又はカバーのどちらか一方に、貫通孔が形成されていることが好ましい。貫通孔からの音波を容量部が検知する場合にはマイクロホンとして半導体パッケージは機能し、貫通孔からの圧力を容量部が検知する場合には圧力センサーとして半導体パッケージは機能する。その場合、貫通孔は、圧力又は音波の導入孔として機能するからである。また、容量部が加速度又は角速度を検知する場合には、それぞれ加速度センサー又は角速度センサーとして半導体パッケージは機能するが、その際にも半導体パッケージ内の空気の通り抜け道として貫通孔が機能するからである。
本発明に係る搭載可能な半導体パッケージにおいて、カバーと基材の接合パターンが接触する接触面は、接合パターンにおけるカバーと接触する面に対して平行になるように形成されていることが好ましい。
本発明に係る搭載可能な半導体パッケージにおいて、カバーの側壁部は、基材とカバーの接続部分近傍において、基材の外側方向に折れ曲がっていることが好ましい。このような構成とすることで、外側に折れ曲がった分だけ、基材とカバーの接合面積を増加させることができ、カバーの接合強度を増強することが出来るからである。
本発明に係る搭載可能な半導体パッケージにおいて、カバーの側壁部は、基材とカバーの接続部近傍である部位C及び部位C以外の部位Dから構成されており、部位Cは、部位Dと比較して幅が短いほうが好ましい。このような構成とすることで、接合パターンが狭小化パターンであっても、接合させることができるからである。
本発明に係る搭載可能な半導体パッケージにおいて、カバーの側壁部は、基材とカバーの接続部近傍である部位E及び部位E以外の部位Fから構成されており、部位Eは、部位Fと比較して、接続部近傍に向かい、実質的に連続に幅が細くなることが好ましい。このような構成とすることで、カバーの接合強度の増強と狭小化パターンへの適用を両立するような設計が可能となる。
本発明に係る搭載可能な半導体パッケージは、携帯電話などの電子機器基板への搭載を可能とする半導体パッケージであることが好ましい。
尚、以上の特徴を矛盾が生じないように適宜組み合わせることが出来ることは言うまでもない。また、それぞれの特徴において、効果が複数期待できる場合も、全ての効果を発揮できなければいけないわけではない。
本発明によれば、基材に設けられた基材とカバーの接合パターンは、パターン幅が拡張された拡張部位を有しているため、基材上のパターンにカバーを接合させたとしても、パターンとカバーの接合面積は保たれるので、接合強度を増強できるという効果がある。
さらに、金属材料からなる接合材をオーバーラップするように接合パターンに塗布する際にも、余剰な接合材が確実に拡張部位内に収まるという効果がある。
(第1の実施形態)
以下、本発明の第1の実施形態について、図1〜図6を参照して詳細に説明する。また、本発明で使用している、材料、数値は好ましい例を例示しているだけであり、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で、適宜変更は可能である。さらに加えるならば、他の実施形態との組み合わせなども可能である。尚、ここでは、容量部は、MEMSデバイスであるとして説明する。MEMSデバイスとは、後述するが、半導体プロセスを用いて形成されたコンデンサを指している。MEMSデバイスの例としては、マイクロホン(MEMSマイク)、圧力センサー、加速度センサー、角速度センサーなどが挙げられる。以上のことは、本発明に共通して言えることである。
図1は、本発明の第1の実施形態に係るMEMSデバイスを携帯電話などの電子機器に搭載するための半導体パッケージとして構成した際の断面図を示している。図1に示すように、基材11の第1の面には、MEMSデバイス12及びCMOSなどからなる回路15が搭載されている。また、基材11には、MEMSデバイス12及び回路15を覆うように、カバー14が形成されており、基材11とカバー14は接合材13により接合されている。そのため、基材11とカバー14とMEMSデバイス12に囲まれた空間17が形成されることとなる。このようにして、搭載可能な半導体パッケージ10が形成される。また、カバー14には、MEMSデバイス12に圧力又は音圧を伝える貫通孔(導入孔)18が形成されている。
図2は、本発明の第1の実施形態に係る半導体パッケージを電子機器基板19に実装した際の断面図を示している。図2に示すように、半導体パッケージ10が、接合部品20を介して、電子機器基板19に実装されている。このように、本発明の第1の実施形態に係る半導体パッケージは、携帯電話などの電子機器などに搭載可能な半導体パッケージである。ここで、電子機器基板19と半導体パッケージ10とは、電気的に接続されていることは言うまでもない。
図3は、半導体パッケージ10中の基材11の断面図を詳細に説明した図である。基材11には、金属メッキ処理が施され、基材11の第1の面には金属膜21が形成されている。また、金属膜21上には、凹部を有するレジストパターン22が印刷処理などにより形成されており、金属膜21が露出する部分(レジストが印刷形成されていない凹部に対応)と金属膜21が露出しない部分とが形成されることとなる。そして、この金属膜21が露出する部分に、カバー14、MEMSデバイス12、回路15及びボンディングワイヤー16が接合されることとなる。つまり、カバー接合パターン、MEMSデバイス接合パターン、回路接合パターン及びボンディングワイヤー接合パターンがレジストパターン22により定義されているということができる。
図4は、半導体パッケージ10中の基材11の上面図を詳細に説明した図である。図4は、図3の上面図であるということも出来る。図4から分かるように、基材11には、金属膜21が露出している部分と金属膜21が露出せずにレジストパターンが形成されている部位が存在している。ここで、金属膜21が露出している部分は、基材11とカバー14を接合するカバー接合パターン24と、基材11とMEMSデバイス12を接合するデバイス接合パターン25と、基材11と回路15を接合する回路接合パターン26と、基材11とボンディングワイヤー16を接合するボンディングワイヤー接合パターン27などがある。ここで、カバー接合パターン24は、実質的に均等な幅aを有する部位Aと、幅aよりも広い幅の幅bを有する部位Bを有している。部位Bが占める面積の割合は、カバー接合パターン24の占める面積(部位Aが占める面積と部位Bが占める面積の合計)に対して、約10%以上約30%以下である。
図5は、半導体パッケージ10中の基材11の上面図を詳細に説明した図である。また、図6(a)は図5のA−A’線の断面図においてカバー14をカバー接合パターン24に接合させた状態を表しており、図6(b)は図5のB−B’線の断面図においてカバー14をカバー接合パターン24に接合させた状態を表している。ただし、接合材13については図示を省略している。図5〜図6からも、カバー接合パターン24は、実質的に均等な幅aを有する部位Aと、幅aよりも広い幅の幅bを有する部位Bを有していることが分かる。
本発明の第1の実施形態に係る半導体パッケージは、拡張幅である部位Bを有することに特徴がある。このような構成とすることにより、カバー接合パターンにカバーを接合する際の接合面積を確保できるため、接合強度を確保することが出来るという効果がある。
図13は、カバー接合パターンに拡張部位Bが無い形状Aにおけるカバーと基材の接合強度と、カバー接合パターンに拡張部位Bが有る形状Bにおけるカバーと基材の接合強度とを比較した図である。図13から分かるように、形状Aの接合強度の平均値が約37(N)であるのに対し、形状Bの接合強度の平均値は約40(N)である。従って、カバー接合パターンに拡張部位Bが有る方が無い場合に比べて、カバーと基材の接合強度が約10%上昇することが分かる。
また、カバーと基材を貼り合わせるために、金属材料からなる接合材をカバー接合パターンに塗布する際には、カバーと基材の密閉性を上げるために、オーバーラップするように接合材を塗布することが必要となる。その際、拡張幅である部位Bをあらかじめ設けておくことで、余剰な接合材が確実に部位B内に収まる。そのため、余剰な接合材がMEMSデバイス接合パターンなどの他の金属パターンと接触することによる、電気的ショートの危険性を確実に防止することが出来るという効果がある。
また、本発明の第1の実施形態に係る半導体パッケージは、部位Bのカバー接合パターンに占める割合は、約10%以上約30%以下であることが好ましい。拡張部位Bを形成するためには、金属膜21をメッキ処理により余分に形成する必要がある。そのため、メッキ処理によるコスト増を抑えるために、拡張部位Bの割合を上記範囲に抑えることが好ましいからである。
また、本発明の第1の実施形態に係る半導体パッケージは、部位Bの幅bが部位Aの幅aの約1.2倍以上且つ約2倍以下であることが好ましい。カバー接合パターンの内側に形成されているデバイス接合パターン及び回路接合パターンとの接触を避けることを考慮すると、上記範囲に抑えることが好ましいからである。
また、本発明の第1の実施形態に係る半導体パッケージにおいて、部位Bの一部はカバー側壁部の内側に形成されていることが好ましい。このような構成とすることで、カバーの位置ずれを起こす力が働いた際にも、カバー内側に動こうとする作用に対して、部位Bの一部である部位Aからのでっぱり部位が邪魔をする働きが出来るからである。つまり、セルフアライメントの効果が高まる効果がある。図14は、カバー接合パターンに拡張部位Bが無い形状Aにおけるセルフアライメント効果が働いた際の移動量と、カバー接合パターンに拡張部位Bが有る形状Bにおけるセルフアライメント効果が働いた際の移動量とを比較した図である。図14から分かるように、形状Aにおいてセルフアライメント効果が働いた際の移動量の平均値は約0.018mmであるのに対し、形状Bにおいてセルフアライメント効果が働いた際の移動量の平均値は約0.031mmである。従って、カバー接合パターンに拡張部位Bが有る方が無い場合に比べて、セルフアライメント効果が約70%向上することが分かる。
本発明の第1の実施形態に係る半導体パッケージにおいて、部位Aの一部はカバーの側壁部の内側に形成されており、部位Bの一部はカバーの側壁部の内側に形成されており、部位Bの一部の方が部位Aの一部よりもさらに内側に形成されていることが好ましい。このような構成とすることで、カバーの位置ずれを起こす力が働いた際にも、カバー内側に動こうとする作用に対する抵抗力がさらに増すからである。
本発明の第1の実施形態に係る半導体パッケージにおいて、カバーに貫通孔が形成されている例を用いて説明したが、基材又はカバーのどちらか一方に貫通孔が形成されていることが好ましい。貫通孔からの音波をMEMSデバイスが検知する場合にはマイクロホン(MEMSマイク)として機能し、貫通孔からの圧力をMEMSデバイスが検知する場合には圧力センサーとして機能する。その場合、貫通孔は、圧力又は音波の導入孔として機能するからである。また、MEMSデバイスが加速度又は角速度を検知する場合には、それぞれ加速度センサー又は角速度センサーとして半導体パッケージは機能するが、その際にも半導体パッケージ内の空気の通り抜け道として貫通孔が機能するからである。尚、容量部が圧力センサー又はマイクロホンとして機能する場合には、圧力又は音波が直接容量部に伝わるようにするために、貫通孔が容量部のほぼ直上又は、ほぼ直下に形成されていることが好ましい。
尚、接合材の材用としては、導電材料であることが好ましく、半田などの金属材料又は導電性の接着剤、及びその両者を含んでいることが好ましい。また、カバーは外部からの干渉を抑制する効果を有しており、銅、亜鉛及びニッケルの合金などにより成形されている。カバー厚さは0.1mm程度に成形されている。また、接合材を塗布する方法は、ディスペンス塗布による描画枠塗布法などがある。描画枠塗布法だと、塗布動作開始とペースト吐出時でのタイムラグが生じるので、本発明の効果をより期待できることとなる。また、CMOSなどの回路としては、増幅器などがある。
ここで、本発明の第1の実施形態で登場したMEMSデバイスの構造について、MEMSマイクを例にとって説明することにする。
MEMSマイクは、n型のシリコン基板と、シリコン基板上に形成された第1の電極を有する振動膜と、振動膜の上に存在するエアギャップを介して形成された第2の電極を有する固定膜と、固定膜を支持する支持膜より構成されている。ここで、シリコン基板には、シリコン基板貫通孔が形成されており、固定膜には、複数の音孔が形成されており、エアギャップは、支持膜の一部を、音孔を利用したエッチングなどの方法で除去することで形成されている。尚、固定膜に形成された音孔を通過する音波が、シリコン基板貫通孔上に形成された振動膜が揺らすことによる第1の電極と第2の電極間の容量変位を読み取ることで、MEMSマイクはマイクとして機能している。尚、第1の電極と第2の電極は1対のコンデンサとして機能している。
次に、本発明の第1の実施形態で登場したMEMSデバイス接合パターンについて図15(a)〜(c)を参照して簡単に説明する。図15(a)〜(c)は、MEMSデバイス接合パターンについての説明図である。
図15(a)は、MEMSデバイス接合パターンの中心部51には金属膜が形成されず、MEMSデバイス接合パターンの周縁部53にのみ金属膜が形成されている状態を示した図である。第1の実施形態及び変形例においては、MEMSデバイス接合パターンの中心部51にも金属膜が形成されている図面を用いて説明していたが、MEMSデバイス接合パターンの中心部51には、金属膜が形成されていなくてもよい。それは、MEMSデバイスにおけるシリコン基板には振動膜を揺らすためのシリコン基板貫通孔が形成されているためである。シリコン基板貫通孔周縁部のみシリコン基板が残っているため、その部分のみが基材と接合すればよい。従って、本来は、MEMSデバイス接合パターンの中心部51には、金属膜は形成されていなくてもよい。尚、MEMSデバイス接合パターンの中心部51には、レジストも形成されていなくてもよい。
しかし、図15(b)に示すように、MEMSデバイス接合パターンの中心部51にも金属膜52を形成することで、図15(c)に示すように、MEMSデバイス接合パターン全体に金属膜54が形成されている方が好ましい。それは以下の理由による。
まず、MEMSデバイスを基材に接合するには、MEMSデバイス接合パターンにおける周縁部に熱硬化性のエポキシ系接着剤を塗布することが必要となる。ここで、MEMSデバイス接合パターンの中心部まで金属膜を形成しておくことにより、接着剤を塗布できる面積が増加するために接着剤を保持できる量が増加する。そのため、MEMSデバイスと基材の接合強度を増加させることが出来るという効果がある。具体的には、シェア強度を約8Nから約9.5Nまで増やすことができ、シェア強度を約20%増やすことが出来る。ここでシェア強度とは、基材と平行な方向からの強度のことを言う。
また、接着剤が他のめっきパターンへ接着剤が流れ出ることを抑制することが出来るという効果もある。具体的には、接着剤流れ出しの限界設定塗布量を約50μgから約60μgまで増やすことができ、限界設定塗布量を約20%向上させることが出来た。
また、接着剤をオーバーラップするように塗布する際にも、重ね塗りに対する余裕度が向上する。これは、MEMSデバイスのシリコン基板の上面図が略菱形形状の時に非常に効果的である。略菱形形状の場合、MEMSデバイス接合パターンも略菱形形状にする必要があり、菱形の角部のうち、角度が広い部分を塗布開始点及び塗布終了点とすることで、重ね塗りによる塗布量大をより効果的に吸収することが出来るからである。
(第1の実施形態の第1変形例)
図7(a)、(b)は、カバー接合パターンの第1変形例を示す図である。図7(a)、(b)に示すように、部位Bは、2箇所に形成されていてもよい。部位Bが2箇所に形成されていることにより、前述の接合強度の効果と電気的ショートを抑制する効果がさらに高まる。また、接合材の加熱硬化時に発生する位置修正効果が損なわれる場合には、拡張部位を複数個以上設けることにより、リフロー時に発生するセルフアライメント効果がさらに十分に得られる。また、この際、1対の部位Bが、基材11の各辺の垂直二等分線を軸として、それぞれほぼ対称の位置に配置されることが好ましい。対称な位置に拡張部位が形成されている方が、リフロー時に発生するセルフアライメント効果がさらに得られるからである。
(第1の実施形態の第2変形例)
図8(a)〜(c)は、カバー接合パターンの第2変形例を示す図である。図8(a)〜(c)に示すように、長方形形状ではない拡張部位Bが形成されていてもよい。図8(a)〜(c)に示すように、拡張部位は、長方形形状ではなく、半楕円形状であってもよい。拡張部位を半楕円形状とすることにより、MEMSデバイスパターンや増幅器パターンなどと余剰な接合部材とが接触しにくいような設計に適宜変更可能だからである。また、拡張部位は、正方形形状でも構わない。尚、拡張部位が複数あることによる効果は、第1の実施形態の第1変形例と同様の効果が期待できる。
(第1の実施形態の第3変形例)
図9は、カバー接合パターンの第3変形例を示す図である。図9に示すように、長方形形状の拡張部位Bと半楕円形状の拡張部位Cの両者が形成されていてもよい。尚、拡張部位が複数あることによる効果などは、第1の実施形態の第1変形例及び第2の変形例と同様の効果が期待できる。
(第1の実施形態の第4変形例)
図10(a)、(b)は、カバー接合パターンの第4変形例を示す図である。図10(a)、(b)に示すように、拡張部位Bは、2個以上あってもよい。尚、拡張部位が複数あることによる効果などは、第1の実施形態の第1変形例〜第3の変形例と同様の効果が期待できる。
(第1の実施形態の第5変形例)
図11(a)、(b)は、カバー接合パターンの第5変形例を示す図である。図11(a)、(b)に示すように、拡張部位Bは、基材に対して線対称となる位置に配置されていてもよい。ここで、図11(b)のように、レイアウト上、問題無いのなら、カバー接合パターンの外側に出るように、拡張部位が形成されていても構わない。ただし、内側に形成されている方が、半導体パッケージ全体の小型化のために、望ましい。尚、拡張部位が複数あることによる効果などは、第1の実施形態の第1変形例〜第4の変形例と同様の効果が期待できる。
(第2の実施形態)
以下、本発明の第2の実施形態について、図12(a)〜図12(e)を参照して詳細に説明する。また、本発明で使用している、材料、数値は好ましい例を例示しているだけであり、この形態に限定されることはない。また、本発明の思想の範囲を逸脱しない範囲で、適宜変更は可能である。さらに加えるならば、他の実施形態との組み合わせなども可能である。尚、特に、第1の実施形態及び変形例と組み合わせることが効果的である。ここで、図12(a)〜図12(e)は、カバーと基材の接合部位を説明するための図である。
図12(a)は、本発明の第2の実施形態に係る半導体パッケージの一部を示した図である。図12(a)の説明は、図1及び図3と同じなので説明を省略する。また、図12(b)〜図12(e)は、図12(a)の接合部分Aの拡大図である。以下で、図12(b)〜図12(e)の詳細について説明する。
図12(b)は、カバーとカバー接合パターンが、接合部材を介して接触するカバーの接触面は、接合パターンにおけるカバーと接触する面に対して平行になるような形状を使用した例を示した図である。
図12(c)は、カバー側壁部における基材とカバーの接続部分近傍において、基材の外側方向に折れ曲がっているような形状を使用した例を示した図である。このように、接触部分近傍において、曲げ加工を施すことにより、カバー側壁部の厚さ以上の接合面積を得ることが出来る。そのため、カバーの接合強度を増強することができるという効果がある。接触部分の幅は、カバー側壁部の厚さの約2倍程度であることが好ましい。具体的には、曲げ加工を行う長さを、接触部分近傍の各辺につき0.2mm程度とする。これにより、側壁部の厚さが0.1mmに構成されているカバーの接合面積を2倍にする事が可能となる。
図12(d)は、カバー側壁部における基材とカバーの接続部分近傍において、厚さを2段階にする形状を使用した例を示した図である。具体的には、均一幅を有する部位Dに対して、接合部先端部位Cは、部位Dの約1/2程度の厚さとなるように公正する。別の言い方をすれば、カバーの接合部分近傍は、先細りの形状となっていると言うことも出来る。このように先細りの形状とすることにより、さらに狭小化されたカバー接合パターンへの接合が可能になるという利点が得られる。
図12(e)は、カバー側壁部における基材とカバーの接続部分近傍において、接合パターン面に近づくにつれて徐々に先端の厚さが薄くなるように、R加工がされている形状を使用した例を示した図である。具体的には、均一幅を有する部位Fに対して、接合部先端部位Eは、部位Fに対して0.05mm程度のR加工が行われており、R加工はカバーの内側に施されている。このように、R加工を施すことにより、さらに狭小化されたカバー接合パターンへの接合が可能となるだけでなく、接続強度を増強することができるという利点がある。
尚、第1〜第2の実施形態におけるMEMSデバイスとは、CMOS(complementary metal-oxide semiconductor )等の製造プロセス技術を利用して多数のチップが同時に製造されている基板(ウェハ)を分割することによって、容量型のコンデンサマイクロホンや圧力センサーなどのデバイスを製造する技術をMEMS技術と称し、このようなMEMS技術を用いて製造されたデバイスをMEMSデバイスと称する。
以上に説明したように、本発明に係る電子機器基板へ搭載可能な半導体パッケージを用いると、パッケージ全体を小型化しても、半導体パッケージを構成する基材とカバーの接合強度を上げることができ、非常に有用である。
本発明の第1の実施形態に係るMEMSデバイスを携帯電話などの電子機器に搭載するための半導体パッケージとして構成した際の断面図 本発明の第1の実施形態に係る半導体パッケージを電子機器基板に実装した際の断面図 本発明の第1の実施形態に係る半導体パッケージ中の基材の断面図を詳細に説明した図 本発明の第1の実施形態に係る半導体パッケージ中の基材の上面図を詳細に説明した図 本発明の第1の実施形態に係る半導体パッケージ中の基材の上面図を詳細に説明した図 (a)は図5のA−A’線における断面図(b)は図5のB−B’線における断面図 本発明の第1の実施形態に係る半導体パッケージのカバー接合パターンの第1変形例を示す図 本発明の第1の実施形態に係る半導体パッケージのカバー接合パターンの第2変形例を示す図 本発明の第1の実施形態に係る半導体パッケージのカバー接合パターンの第3変形例を示す図 本発明の第1の実施形態に係る半導体パッケージのカバー接合パターンの第4変形例を示す図 本発明の第1の実施形態に係る半導体パッケージのカバー接合パターンの第5変形例を示す図 カバーと基材の接合部位を説明するための図 カバー接合パターンに拡張部位Bが無い形状Aにおけるカバーと基材の接合強度と、カバー接合パターンに拡張部位Bが有る形状Bにおけるカバーと基材の接合強度とを比較した図 カバー接合パターンに拡張部位Bが無い形状Aにおけるセルフアライメント効果が働いた際の移動量と、カバー接合パターンに拡張部位Bが有る形状Bにおけるセルフアライメント効果が働いた際の移動量とを比較した図 MEMSデバイス接合パターンについての説明図 従来技術の説明図
10 半導体パッケージ
11 基材
12 MEMSデバイス
13 接合材
14 カバー
15 回路
16 ボンディングワイヤー
17 空間
18 貫通孔
19 電子機器実装基板
20 接合部品
21 金属膜
22 レジストパターン
24 カバー接合パターン
25 デバイス接合パターン
26 回路接合パターン
27 ボンディングワイヤー接合パターン
51 MEMSデバイス接合パターンの中心部
52 金属膜が中心部に形成されたMEMSデバイス接合パターン
53 MEMSデバイス接合パターンの周縁部
54 金属膜が全体に形成されたMEMSデバイス接合パターン

Claims (18)

  1. 基材と、
    前記基材の上に形成された容量部と、
    前記容量部を覆うように、前記基材の上に形成された側壁部と上面部を有するカバーとを備え、
    前記基材には、前記容量部を囲うように、前記基材と前記カバーを接続する接合パターンが形成されており、
    前記接合パターンは、実質的に均一なパターン幅Aを有する部位Aと、前記パターン幅Aよりもパターン幅が拡張されたパターン幅Bを有する部位Bを有していることを特徴とする半導体パッケージ。
  2. 前記部位Bの前記接合パターンに占める割合は、10%以上30%以下であることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記接合パターンは、金属材料からなることを特徴とする請求項1又は2に記載の半導体パッケージ。
  4. 前記接合パターンは、前記基材にレジストにより形成されていることを特徴とする請求項1〜3のいずれか1項に記載の半導体パッケージ。
  5. 前記部位Bの一部は、前記カバーの側壁部の内側に形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体パッケージ。
  6. 前記部位Aの一部は、前記カバーの側壁部の内側に形成されており、
    前記部位Bの一部は、前記カバーの側壁部の内側に形成されており、
    前記部位Bの一部の方が、前記部位Aの一部よりもさらに内側に形成されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体パッケージ。
  7. 前記部位Bは、2箇所に形成されていることを特徴とする請求項1〜6のいずれか1項に記載の半導体パッケージ。
  8. 前記2箇所に形成された前記部位Bは、それぞれ前記基材に対して点対象になるように配置されていることを特徴とする請求項7に記載の半導体パッケージ。
  9. 前記部位Bは、前記基材接合パターン内側に隣接するように配置されていることを特徴とする請求項1〜8のいずれか1項に記載の半導体パッケージ。
  10. 前記パターン幅Bは、前記パターン幅Aの1.2倍以上且つ2倍以下であることを特徴とする請求項1〜9のいずれか1項に記載の半導体パッケージ。
  11. 前記容量部は、半導体デバイスであることを特徴とする請求項1〜10のいずれか1項に記載の半導体パッケージ。
  12. 前記容量部は、MEMSマイクであることを特徴とする請求項1〜11のいずれか1項に記載の半導体パッケージ。
  13. 前記基材又は前記カバーのどちらか一方に、貫通孔が形成されていることを特徴とする請求項1〜12のいずれか1項に記載の半導体パッケージ。
  14. 前記カバーにおける前記接合パターンと接触する面は、
    前記接合パターンにおける前記カバーと接触する面に対して平行になるように形成されていることを特徴とする請求項1〜13のいずれか1項に記載の半導体パッケージ。
  15. 前記カバーの側壁部は、前記基材と前記カバーの接続部分近傍において、前記基材の外側方向に折れ曲がっていることを特徴とする請求項1〜13のいずれか1項に記載の半導体パッケージ。
  16. 前記カバーの側壁部は、前記基材と前記カバーの接続部近傍である部位C及び前記部位C以外の部位Dから構成されており、
    前記部位Cは、前記部位Dと比較して、幅が短いことを特徴とする請求項1〜13のいずれか1項に記載の半導体パッケージ。
  17. 前記カバーの側壁部は、前記基材と前記カバーの接続部近傍である部位E及び前記部位E以外の部位Fから構成されており、
    前記部位Eは、前記部位Fと比較して、接続部近傍に向かい幅が細くなることを特徴とする請求項1〜13のいずれか1項に記載の半導体パッケージ。
  18. 前記カバーと前記基材との接合は導電性を持った接合材を使用し、接合させることを特徴とする請求項1〜17のいずれか1項に記載の半導体パッケージ。
JP2009003367A 2009-01-09 2009-01-09 半導体パッケージ Pending JP2010161271A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009003367A JP2010161271A (ja) 2009-01-09 2009-01-09 半導体パッケージ
US12/612,225 US8053877B2 (en) 2009-01-09 2009-11-04 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009003367A JP2010161271A (ja) 2009-01-09 2009-01-09 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2010161271A true JP2010161271A (ja) 2010-07-22

Family

ID=42318453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009003367A Pending JP2010161271A (ja) 2009-01-09 2009-01-09 半導体パッケージ

Country Status (2)

Country Link
US (1) US8053877B2 (ja)
JP (1) JP2010161271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320574B1 (ko) 2011-11-30 2013-10-23 주식회사 비에스이 멤스 마이크로폰
JP7231118B1 (ja) * 2022-04-11 2023-03-01 三菱電機株式会社 中空パッケージ

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260928A (ja) * 2008-03-28 2009-11-05 Panasonic Corp センサデバイス及びその製造方法
CN103097282B (zh) * 2010-04-30 2016-01-13 优博创新科技产权有限公司 被配置成用于电气连接到印刷电路板上的气腔封装体以及其提供方法
US8809973B2 (en) * 2013-01-23 2014-08-19 Infineon Technologies Ag Chip package comprising a microphone structure and a method of manufacturing the same
US10097918B2 (en) 2013-01-23 2018-10-09 Infineon Technologies Ag Chip arrangement and a method for manufacturing the same
EP3211394B1 (en) * 2016-02-29 2021-03-31 Melexis Technologies NV Semiconductor pressure sensor for harsh media application
CN109831708A (zh) * 2019-01-08 2019-05-31 钰太芯微电子科技(上海)有限公司 一种集成红外传感功能的麦克风

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04360557A (ja) * 1991-06-07 1992-12-14 Hitachi Ltd 封止体接続方法及び封止体
JPH0745736A (ja) * 1993-07-30 1995-02-14 Toshiba Lighting & Technol Corp 混成集積回路装置およびその製造方法
JPH11233659A (ja) * 1998-02-16 1999-08-27 Kyocera Corp 電子部品収納用パッケージ
JP2001291796A (ja) * 2000-04-07 2001-10-19 Ngk Spark Plug Co Ltd 配線基板
JP2004296725A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 電子部品収納用パッケージ
JP2004537182A (ja) * 2000-11-28 2004-12-09 ノウレス エレクトロニクス, リミテッド ライアビリティ カンパニー 小型シリコンコンデンサマイクロフォンおよびその製造方法
JP2007214439A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP2007241439A (ja) * 2006-03-06 2007-09-20 Toyota Motor Corp 走行支援装置及び走行支援システム
WO2008032785A1 (fr) * 2006-09-15 2008-03-20 Panasonic Corporation Boîtier de protection et microphone mems ayant celui-ci
JP2008192700A (ja) * 2007-02-01 2008-08-21 Alps Electric Co Ltd 電子部品
JP2008227482A (ja) * 2007-02-16 2008-09-25 Yamaha Corp 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500268B2 (ja) 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP3462979B2 (ja) 1997-12-01 2003-11-05 株式会社東芝 半導体装置
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
JP3485487B2 (ja) 1999-02-15 2004-01-13 株式会社ケンウッド 半田付け部構造
JP2001257456A (ja) 2000-03-10 2001-09-21 Yamaguchi Seisakusho:Kk 部分半田付け装置
JP2005167507A (ja) 2003-12-01 2005-06-23 Toyo Commun Equip Co Ltd 表面実装型圧電発振器
JP2007201356A (ja) 2006-01-30 2007-08-09 Nec Access Technica Ltd シールドの実装方法
KR100722686B1 (ko) * 2006-05-09 2007-05-30 주식회사 비에스이 부가적인 백 챔버를 갖고 기판에 음향홀이 형성된 실리콘콘덴서 마이크로폰
JP2008182103A (ja) * 2007-01-25 2008-08-07 Olympus Corp 気密封止パッケージ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04360557A (ja) * 1991-06-07 1992-12-14 Hitachi Ltd 封止体接続方法及び封止体
JPH0745736A (ja) * 1993-07-30 1995-02-14 Toshiba Lighting & Technol Corp 混成集積回路装置およびその製造方法
JPH11233659A (ja) * 1998-02-16 1999-08-27 Kyocera Corp 電子部品収納用パッケージ
JP2001291796A (ja) * 2000-04-07 2001-10-19 Ngk Spark Plug Co Ltd 配線基板
JP2004537182A (ja) * 2000-11-28 2004-12-09 ノウレス エレクトロニクス, リミテッド ライアビリティ カンパニー 小型シリコンコンデンサマイクロフォンおよびその製造方法
JP2004296725A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 電子部品収納用パッケージ
JP2007214439A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP2007241439A (ja) * 2006-03-06 2007-09-20 Toyota Motor Corp 走行支援装置及び走行支援システム
WO2008032785A1 (fr) * 2006-09-15 2008-03-20 Panasonic Corporation Boîtier de protection et microphone mems ayant celui-ci
JP2008192700A (ja) * 2007-02-01 2008-08-21 Alps Electric Co Ltd 電子部品
JP2008227482A (ja) * 2007-02-16 2008-09-25 Yamaha Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320574B1 (ko) 2011-11-30 2013-10-23 주식회사 비에스이 멤스 마이크로폰
JP7231118B1 (ja) * 2022-04-11 2023-03-01 三菱電機株式会社 中空パッケージ

Also Published As

Publication number Publication date
US20100176467A1 (en) 2010-07-15
US8053877B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP2010161271A (ja) 半導体パッケージ
US9548159B2 (en) Electronic component
US9095073B2 (en) Mounting land structure and mounting structure for laminated capacitor
US10658118B2 (en) Electronic component and board having the same
JP5375311B2 (ja) 電子部品実装装置及びその製造方法
US9633791B2 (en) Monolithic capacitor
JP2007150507A (ja) マイクロホンパッケージ
JP2012248846A (ja) 積層セラミックコンデンサの回路基板の実装構造
US9374901B2 (en) Monolithic capacitor mounting structure and monolithic capacitor
CN103489639B (zh) 层叠电容器
JP2009071156A (ja) 半導体装置及びその製造方法
JP2002101497A (ja) エレクトレットコンデンサマイクロホン及びその製造方法
JP2009076815A (ja) 半導体装置
JP2006245618A (ja) 受動素子内蔵半導体装置
JP2010141870A (ja) シリコンマイクロホンモジュール及びその製造方法
JP7166602B2 (ja) Memsマイクロホン
JP2007071821A (ja) 半導体装置
US8772644B2 (en) Carrier with three-dimensional capacitor
US9766140B2 (en) Surface mount force sensing module
JP4067472B2 (ja) 電子部品用パッケージ
JP2004235232A (ja) 電子部品の実装構造
KR20210004762A (ko) 마이크로폰
JP4078968B2 (ja) 表面実装部品の実装構造
JP5642559B2 (ja) 電子部品モジュール
JP4799150B2 (ja) 回路基板装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604