JPH0745736A - 混成集積回路装置およびその製造方法 - Google Patents
混成集積回路装置およびその製造方法Info
- Publication number
- JPH0745736A JPH0745736A JP5189878A JP18987893A JPH0745736A JP H0745736 A JPH0745736 A JP H0745736A JP 5189878 A JP5189878 A JP 5189878A JP 18987893 A JP18987893 A JP 18987893A JP H0745736 A JPH0745736 A JP H0745736A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- solder
- circuit board
- hybrid integrated
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Abstract
(57)【要約】
【目的】 製造歩留まりが高く、また各導体間の電気的
な絶縁性（離隔性）や気密性などの点で信頼性の高い混
成集積回路装置およびその製造方法の提供。 【構成】 主面に電子部品10が実装された回路基板８
と、前記回路基板８面に開口端縁 12aが半田封着され実
装電子部品10を封装する封止体12とを具備して成り、前
記封止体12の開口端縁 12aの半田封着部の内側および外
側の少なくとも一方側の回路基板８面に封着半田の流れ
防止用レジスト 15a,15bが設けられていること、もしく
は、主面に電子部品10が実装された回路基板８と、前記
回路基板８面に開口端縁 12aが半田封着され実装電子部
品10を封装する封止体12と、前記封止体12の半田封着部
より外側の面に導出された外部接続用端子部14とを具備
して成り、前記封止体12の開口端縁 12aの半田封着部外
側で、かつ外部接続端子部14の導出された領域内側の回
路基板８面に封着半田の流れ防止用レジスト 15bが設け
られていることを特徴とする混成集積回路装置と、この
ような混成集積回路装置を多面取りで製造する方法であ
る。
な絶縁性（離隔性）や気密性などの点で信頼性の高い混
成集積回路装置およびその製造方法の提供。 【構成】 主面に電子部品10が実装された回路基板８
と、前記回路基板８面に開口端縁 12aが半田封着され実
装電子部品10を封装する封止体12とを具備して成り、前
記封止体12の開口端縁 12aの半田封着部の内側および外
側の少なくとも一方側の回路基板８面に封着半田の流れ
防止用レジスト 15a,15bが設けられていること、もしく
は、主面に電子部品10が実装された回路基板８と、前記
回路基板８面に開口端縁 12aが半田封着され実装電子部
品10を封装する封止体12と、前記封止体12の半田封着部
より外側の面に導出された外部接続用端子部14とを具備
して成り、前記封止体12の開口端縁 12aの半田封着部外
側で、かつ外部接続端子部14の導出された領域内側の回
路基板８面に封着半田の流れ防止用レジスト 15bが設け
られていることを特徴とする混成集積回路装置と、この
ような混成集積回路装置を多面取りで製造する方法であ
る。
Description
【０００１】
【産業上の利用分野】本発明は、キャップ封止型の混成
集積回路装置およびその製造方法に係り、特に封止体
（キャップ）の開口端縁部を封止・封着用半田の流出に
伴う短絡や外観不良化などの防止策を具備させた混成集
積回路装置構体およびその製造方法に関する。
集積回路装置およびその製造方法に係り、特に封止体
（キャップ）の開口端縁部を封止・封着用半田の流出に
伴う短絡や外観不良化などの防止策を具備させた混成集
積回路装置構体およびその製造方法に関する。
【０００２】
【従来の技術】たとえば、パワ―トランジスタ素子など
の半導体素子を、いわゆるキャップ封止して、外界の影
響を回避する手段が知られている。図４はこのようなキ
ャップ封止型の混成集積回路装置の要部構成例を断面的
に示したもので、１は主面にリング状のシーリング層２
が形設され、かつそのシーリング層２内側に所要の半導
体素子などの電子部品３を搭載・実装した単位回路機能
領域４を備えた回路基板である。また、５は前記回路基
板１面のシーリング層２に、開口端縁5aが半田層６によ
り封着し実装電子部品３を封装する封止体（キャッ
プ）、７は前記実装電子部品３などが形成する単位機能
回路の入出力端子に電気的に接続して導出された外部接
続用端子である。
の半導体素子を、いわゆるキャップ封止して、外界の影
響を回避する手段が知られている。図４はこのようなキ
ャップ封止型の混成集積回路装置の要部構成例を断面的
に示したもので、１は主面にリング状のシーリング層２
が形設され、かつそのシーリング層２内側に所要の半導
体素子などの電子部品３を搭載・実装した単位回路機能
領域４を備えた回路基板である。また、５は前記回路基
板１面のシーリング層２に、開口端縁5aが半田層６によ
り封着し実装電子部品３を封装する封止体（キャッ
プ）、７は前記実装電子部品３などが形成する単位機能
回路の入出力端子に電気的に接続して導出された外部接
続用端子である。
【０００３】そして、前記封止型の混成集積回路装置
は、一般に次のようにして製造ないし組み立てられてい
る。先ず、所要の回路機能領域４を形成する接続パッド
および配線パターンなど備えた回路基板１を用意する。
なお、前記回路基板１には、前記回路機能領域４を囲繞
する形でシーリング層２が予め形成され、さらに要すれ
ば外部接続用端子７がパターン状もしくはピンの形で設
置されている。一方、前記回路基板１面に形設具備せし
めたリング状のシーリング層２に、開口端縁5aが対接す
るように形成された封止体（キャップ）５を用意する。
は、一般に次のようにして製造ないし組み立てられてい
る。先ず、所要の回路機能領域４を形成する接続パッド
および配線パターンなど備えた回路基板１を用意する。
なお、前記回路基板１には、前記回路機能領域４を囲繞
する形でシーリング層２が予め形成され、さらに要すれ
ば外部接続用端子７がパターン状もしくはピンの形で設
置されている。一方、前記回路基板１面に形設具備せし
めたリング状のシーリング層２に、開口端縁5aが対接す
るように形成された封止体（キャップ）５を用意する。
【０００４】次いで、前記回路基板１の回路機能領域４
に所要の半導体素子３などを搭載・実装した後、前記リ
ング状のシーリング層２面上、たとえば半田ペースト層
６を介して、封止体５の開口端縁5aを位置合わせして組
み合わせた後、たとえば半田リフロー炉を通過させ、半
田ペースト層６のリフローにより、封止体５の開口端縁
5aをリング状のシーリング層２面に半田封着して、封止
型混成集積回路装置を構成している。
に所要の半導体素子３などを搭載・実装した後、前記リ
ング状のシーリング層２面上、たとえば半田ペースト層
６を介して、封止体５の開口端縁5aを位置合わせして組
み合わせた後、たとえば半田リフロー炉を通過させ、半
田ペースト層６のリフローにより、封止体５の開口端縁
5aをリング状のシーリング層２面に半田封着して、封止
型混成集積回路装置を構成している。
【０００５】
【発明が解決しようとする課題】しかし、上記構成の混
成集積回路装置においては、信頼性などの点でしばしば
問題がある。すなわち、封止体５の開口端縁5aとリング
状のシーリング層２面との半田封着に用いた半田６が、
被半田封着部から食み出（流出）したりして、回路機能
領域４の被半田封着部に近接する部分で電気的な短絡を
起こしたり、あるいは被半田封着部の外側近傍に導出さ
れている外部接続用端子７間の電気的な短絡を起こした
りする恐れがある。そして、このような現象は、混成集
積回路装置として駆動している過程でも起こる恐れがあ
る。すなわち、駆動に伴う回路発熱・昇温によって、被
半田封着部から食み出し・付着していた半田６が溶融化
し、回路基板１面に流れ出すこともしばしばある。ま
た、単位回路機能が形成された領域ごとに切り離し・分
離可能な多面取り回路基板面に、各単位ごとの電子部品
を実装する一方、この単位回路機能ごとに封止体開口端
縁を半田封着し、単位実装電子部品を封装した後、回路
基板を切り離し・分離可能な領域で切り離し・分離する
場合、前記切り離し・分離可能な領域に被半田封着部か
ら半田６が食み出（流出）すると、回路基板を切り離し
・分離したとき、その回路基板を切り離し・分離に対応
して、食み出（流出）している半田層６が千切られるた
め、外観が損傷されるばかりでなく、被半田封着部にも
応力が加わり気密性なども損なわれ易いという問題もあ
る。
成集積回路装置においては、信頼性などの点でしばしば
問題がある。すなわち、封止体５の開口端縁5aとリング
状のシーリング層２面との半田封着に用いた半田６が、
被半田封着部から食み出（流出）したりして、回路機能
領域４の被半田封着部に近接する部分で電気的な短絡を
起こしたり、あるいは被半田封着部の外側近傍に導出さ
れている外部接続用端子７間の電気的な短絡を起こした
りする恐れがある。そして、このような現象は、混成集
積回路装置として駆動している過程でも起こる恐れがあ
る。すなわち、駆動に伴う回路発熱・昇温によって、被
半田封着部から食み出し・付着していた半田６が溶融化
し、回路基板１面に流れ出すこともしばしばある。ま
た、単位回路機能が形成された領域ごとに切り離し・分
離可能な多面取り回路基板面に、各単位ごとの電子部品
を実装する一方、この単位回路機能ごとに封止体開口端
縁を半田封着し、単位実装電子部品を封装した後、回路
基板を切り離し・分離可能な領域で切り離し・分離する
場合、前記切り離し・分離可能な領域に被半田封着部か
ら半田６が食み出（流出）すると、回路基板を切り離し
・分離したとき、その回路基板を切り離し・分離に対応
して、食み出（流出）している半田層６が千切られるた
め、外観が損傷されるばかりでなく、被半田封着部にも
応力が加わり気密性なども損なわれ易いという問題もあ
る。
【０００６】本発明は、上記事情に対処してなされたも
ので、製造歩留まりが高く、また各導体間の電気的な絶
縁性（離隔性）や気密性などの点で信頼性の高い混成集
積回路装置およびその製造方法の提供を目的とする。
ので、製造歩留まりが高く、また各導体間の電気的な絶
縁性（離隔性）や気密性などの点で信頼性の高い混成集
積回路装置およびその製造方法の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る混成集積回
路装置は、主面に電子部品が実装された回路基板と、前
記回路基板面に開口端縁が半田封着され実装電子部品を
封装する封止体とを具備して成り、前記封止体の開口端
縁の半田封着部の内側および外側の少なくとも一方側の
回路基板面に封着半田の流れ防止用レジストが設けられ
ていること、もしくは、主面に電子部品が実装された回
路基板と、前記回路基板面に開口端縁が半田封着され実
装電子部品を封装する封止体と、前記封止体半田封着部
より外側の面に導出された外部接続用端子部とを具備し
て成り、前記封止体の開口端縁の半田封着部外側で、か
つ外部接続用端子部の導出された領域内側の回路基板面
に封着半田の流れ防止用レジストが設けられていること
を特徴とする。
路装置は、主面に電子部品が実装された回路基板と、前
記回路基板面に開口端縁が半田封着され実装電子部品を
封装する封止体とを具備して成り、前記封止体の開口端
縁の半田封着部の内側および外側の少なくとも一方側の
回路基板面に封着半田の流れ防止用レジストが設けられ
ていること、もしくは、主面に電子部品が実装された回
路基板と、前記回路基板面に開口端縁が半田封着され実
装電子部品を封装する封止体と、前記封止体半田封着部
より外側の面に導出された外部接続用端子部とを具備し
て成り、前記封止体の開口端縁の半田封着部外側で、か
つ外部接続用端子部の導出された領域内側の回路基板面
に封着半田の流れ防止用レジストが設けられていること
を特徴とする。
【０００８】また、本発明に係る混成集積回路装置の製
造方法は、単位回路機能が形成された領域ごとに切り離
し・分離可能な多面取り回路基板面に各単位ごとの電子
部品を実装する工程と、前記回路基板面にそれぞれ単位
回路機能領域ごとの封止体開口端縁を半田封着して単位
実装電子部品を封装する工程と、前記回路基板を切り離
し・分離可能な領域で切り離し・分離する工程とを具備
して成る混成集積回路装置の製造方法であり、前記各封
止体の開口端縁の半田封着部外側で、かつ切り離し・分
離可能な領域内側の回路基板面に封着半田の流れ防止用
レジストを設けておくことを特徴とする。
造方法は、単位回路機能が形成された領域ごとに切り離
し・分離可能な多面取り回路基板面に各単位ごとの電子
部品を実装する工程と、前記回路基板面にそれぞれ単位
回路機能領域ごとの封止体開口端縁を半田封着して単位
実装電子部品を封装する工程と、前記回路基板を切り離
し・分離可能な領域で切り離し・分離する工程とを具備
して成る混成集積回路装置の製造方法であり、前記各封
止体の開口端縁の半田封着部外側で、かつ切り離し・分
離可能な領域内側の回路基板面に封着半田の流れ防止用
レジストを設けておくことを特徴とする。
【０００９】
【作用】本発明に係る混成集積回路装置は、回路基板面
に封止体の開口端縁が半田封着された構成において、前
記封着部（半田封着部）の内側や外側に封着用半田の流
れ出し防止用のレジストが設けられているため、前記封
着工程時もしくは駆動時の昇温により、封着部領域外へ
の半田流出が容易、かつ確実に防止され、信頼性の高い
気密封着の維持、および回路機能領域内などにおける電
気的な短絡などの回避も可能となる。
に封止体の開口端縁が半田封着された構成において、前
記封着部（半田封着部）の内側や外側に封着用半田の流
れ出し防止用のレジストが設けられているため、前記封
着工程時もしくは駆動時の昇温により、封着部領域外へ
の半田流出が容易、かつ確実に防止され、信頼性の高い
気密封着の維持、および回路機能領域内などにおける電
気的な短絡などの回避も可能となる。
【００１０】一方、本発明に係る多面取り混成集積回路
装置の製造方法によれば、単位回路機能ごとに、回路基
板を切り離し・分離が可能な領域に隣接し、その外側に
封着用半田の流れ出し防止用のレジストが設けられてい
るため、封着工程時において封着部領域外への半田流出
が容易、かつ確実に防止される。したがって、単位回路
機能ごとに、回路基板を切り離し・分離する領域での半
田層の千切れ問題、換言すると外観損傷や半田封着部の
損傷などが容易に回避され、信頼性の高い混成集積回路
装置を得ることが可能となる。
装置の製造方法によれば、単位回路機能ごとに、回路基
板を切り離し・分離が可能な領域に隣接し、その外側に
封着用半田の流れ出し防止用のレジストが設けられてい
るため、封着工程時において封着部領域外への半田流出
が容易、かつ確実に防止される。したがって、単位回路
機能ごとに、回路基板を切り離し・分離する領域での半
田層の千切れ問題、換言すると外観損傷や半田封着部の
損傷などが容易に回避され、信頼性の高い混成集積回路
装置を得ることが可能となる。
【００１１】
【実施例】以下図１ (a)， (b)〜図３を参照して、本発
明の実施例を説明する。
明の実施例を説明する。
【００１２】実施例１ 図１ (a)， (b)は本発明に係る混成集積回路装置の一構
成例を示したもので、(a)は要部の断面図、 (b)は要部
の透視的な上面図である。図１ (a)， (b)において、８
は主面にリング状のシーリング層９が形設され、かつそ
のシーリング層９の内側に所要の半導体素子などの電子
部品10を搭載・実装した単位回路機能領域11を備えた回
路基板である。また、12は前記回路基板８面のシーリン
グ層９に、開口端縁 12aが半田層13により封着し、実装
電子部品10を封装する封止体（キャップ）、14は前記実
装電子部品10などが形成する単位機能回路の入出力端子
に電気的に接続して導出された外部接続用端子、 15aは
前記単位回路機能領域11面にあって、実装電子部品10を
封装する封止体12の内側面に沿って配設された封着半田
の流れ防止用レジスト（凸設した形に配置されている）
であり、たとえばシリコーン系樹脂で構成されている。
成例を示したもので、(a)は要部の断面図、 (b)は要部
の透視的な上面図である。図１ (a)， (b)において、８
は主面にリング状のシーリング層９が形設され、かつそ
のシーリング層９の内側に所要の半導体素子などの電子
部品10を搭載・実装した単位回路機能領域11を備えた回
路基板である。また、12は前記回路基板８面のシーリン
グ層９に、開口端縁 12aが半田層13により封着し、実装
電子部品10を封装する封止体（キャップ）、14は前記実
装電子部品10などが形成する単位機能回路の入出力端子
に電気的に接続して導出された外部接続用端子、 15aは
前記単位回路機能領域11面にあって、実装電子部品10を
封装する封止体12の内側面に沿って配設された封着半田
の流れ防止用レジスト（凸設した形に配置されている）
であり、たとえばシリコーン系樹脂で構成されている。
【００１３】この構成の場合は、単位回路機能領域11を
囲繞して、封止体12の内側に封着半田の流れ防止用レジ
スト 15aが配置してあるため、封止体12の開口端縁 12a
のシーリング層９に封着した際、封着用半田13が単位回
路機能領域11に流入することも完全に回避される。つま
り、前記封止体12の半田封着に伴う単位回路機能領域11
での回路間ないし部品10の端子間における電気的な短絡
発生という問題が解消される。
囲繞して、封止体12の内側に封着半田の流れ防止用レジ
スト 15aが配置してあるため、封止体12の開口端縁 12a
のシーリング層９に封着した際、封着用半田13が単位回
路機能領域11に流入することも完全に回避される。つま
り、前記封止体12の半田封着に伴う単位回路機能領域11
での回路間ないし部品10の端子間における電気的な短絡
発生という問題が解消される。
【００１４】そして、本発明に係る混成集積回路装置
は、前記構成を例示したごとく、封着半田の流れ防止用
レジスト 15aを設置した点で特徴付けられるものであ
り、この封着半田の流れ防止用レジスト 15aは、前記例
示したシリコーン系樹脂のように、半田付け温度に耐え
る程度の耐熱性を有する材質、たとえば焼成温度の高い
ガラスフリット、あるいはエポキシ樹脂など耐熱性樹脂
などで形成される。また、前記封着半田の流れ防止用レ
ジスト 15aの断面形状、高さなどは封着半田層の厚さ
（量）など考慮して適宜選択・設定すればよく、さらに
封着半田の流れ防止用レジスト 15aの形成は、たとえば
印刷法などにより成し得るし、その材質によっては単位
回路機能領域11の部品形成もしくは処理のとき同時に行
ってもよい。
は、前記構成を例示したごとく、封着半田の流れ防止用
レジスト 15aを設置した点で特徴付けられるものであ
り、この封着半田の流れ防止用レジスト 15aは、前記例
示したシリコーン系樹脂のように、半田付け温度に耐え
る程度の耐熱性を有する材質、たとえば焼成温度の高い
ガラスフリット、あるいはエポキシ樹脂など耐熱性樹脂
などで形成される。また、前記封着半田の流れ防止用レ
ジスト 15aの断面形状、高さなどは封着半田層の厚さ
（量）など考慮して適宜選択・設定すればよく、さらに
封着半田の流れ防止用レジスト 15aの形成は、たとえば
印刷法などにより成し得るし、その材質によっては単位
回路機能領域11の部品形成もしくは処理のとき同時に行
ってもよい。
【００１５】なお、上記では、実装電子部品10を封装す
る封止体12の内側面に沿って封着半田の流れ防止用レジ
スト 15aを配設した混成集積回路装置の構成例について
説明したが、図２に要部構成を上面透視的に示すごと
く、実装電子部品10を封装する封止体12の外側面に沿っ
て封着半田の流れ防止用レジスト 15bを配設した構成と
してもよい。この構成においては、封止体12の外側面に
沿って封着半田の流れ防止用レジスト 15bが配設されて
いるため、封止体12の外側に位置する回路基板８面に導
出された外部接続用端子14間におけるる電気的な短絡発
生という問題が解消される一方、半田流出による外観損
傷も回避される。
る封止体12の内側面に沿って封着半田の流れ防止用レジ
スト 15aを配設した混成集積回路装置の構成例について
説明したが、図２に要部構成を上面透視的に示すごと
く、実装電子部品10を封装する封止体12の外側面に沿っ
て封着半田の流れ防止用レジスト 15bを配設した構成と
してもよい。この構成においては、封止体12の外側面に
沿って封着半田の流れ防止用レジスト 15bが配設されて
いるため、封止体12の外側に位置する回路基板８面に導
出された外部接続用端子14間におけるる電気的な短絡発
生という問題が解消される一方、半田流出による外観損
傷も回避される。
【００１６】さらに、上記では、実装電子部品10を封装
する封止体12の内側面、もしくは外側面に沿って封着半
田の流れ防止用レジスト 15aもしくは 15bを配設した混
成集積回路装置の構成例について説明したが、これら例
示の構成を組み合わせた構成、つまり実装電子部品10を
封装する封止体12の内側および外側の面に沿って、それ
ぞれ封着半田の流れ防止用レジスト 15aおよび 15bを配
設した構成としてもよく、この場合は、単位回路機能領
域11での回路間ないし部品10の端子間および回路基板８
面に導出された外部接続用端子14間における電気的な短
絡発生という問題が解消されるばかりでなく、半田流出
による外観損傷も回避される。
する封止体12の内側面、もしくは外側面に沿って封着半
田の流れ防止用レジスト 15aもしくは 15bを配設した混
成集積回路装置の構成例について説明したが、これら例
示の構成を組み合わせた構成、つまり実装電子部品10を
封装する封止体12の内側および外側の面に沿って、それ
ぞれ封着半田の流れ防止用レジスト 15aおよび 15bを配
設した構成としてもよく、この場合は、単位回路機能領
域11での回路間ないし部品10の端子間および回路基板８
面に導出された外部接続用端子14間における電気的な短
絡発生という問題が解消されるばかりでなく、半田流出
による外観損傷も回避される。
【００１７】実施例２ この実施例は、本発明に係る混成集積回路装置を多面取
り方式の製造方法例である。
り方式の製造方法例である。
【００１８】先ず、単位回路機能領域 16aが形成された
領域ごとに切り離し・分離部 16bおよび前記単位回路機
能領域 16aを囲繞するシーリング層を備えた多面取り回
路基板16を用意する。次いで、前記多面取り回路基板16
面に各単位回路機能領域 16aごとに、少なくともシーリ
ング層の外側に、たとばシリコーン系樹脂を印刷して、
封着半田の流れ防止用レジスト 16cを設ける一方、各単
位回路機能領域 16aごとに所要の電子部品を実装する。
その後、もしくは前記電子部品の実装に先立って、前記
シーリング層面にたとえばペースト半田を印刷法で付着
させ、このペースト半田を付着させた各シーリング層面
に、予め用意しておいた各封止体17の開口端縁それぞれ
位置合わせ・配置し、前記ペースト半田をたとえばリフ
ロー処理して、回路基板16面にそれぞれ単位回路機能領
域 16aごとの単位実装電子部品を封止体17で封装する。
この封止体17による単位回路機能領域 16aごとの単位実
装電子部品封装においては、前記封着半田の流れ防止用
レジスト 16cによって、前記多面取り回路基板16の切り
離し・分離部 16bへの半田流出が完全に防止され、機密
な半田封着が達成されていた。
領域ごとに切り離し・分離部 16bおよび前記単位回路機
能領域 16aを囲繞するシーリング層を備えた多面取り回
路基板16を用意する。次いで、前記多面取り回路基板16
面に各単位回路機能領域 16aごとに、少なくともシーリ
ング層の外側に、たとばシリコーン系樹脂を印刷して、
封着半田の流れ防止用レジスト 16cを設ける一方、各単
位回路機能領域 16aごとに所要の電子部品を実装する。
その後、もしくは前記電子部品の実装に先立って、前記
シーリング層面にたとえばペースト半田を印刷法で付着
させ、このペースト半田を付着させた各シーリング層面
に、予め用意しておいた各封止体17の開口端縁それぞれ
位置合わせ・配置し、前記ペースト半田をたとえばリフ
ロー処理して、回路基板16面にそれぞれ単位回路機能領
域 16aごとの単位実装電子部品を封止体17で封装する。
この封止体17による単位回路機能領域 16aごとの単位実
装電子部品封装においては、前記封着半田の流れ防止用
レジスト 16cによって、前記多面取り回路基板16の切り
離し・分離部 16bへの半田流出が完全に防止され、機密
な半田封着が達成されていた。
【００１９】前記封止体17の開口端縁を半田封着して、
各単位回路機能領域 16aを封止型混成集積回路装置を構
成した後、前記回路基板16を切り離し・分離部 16bで切
り離し・分離することにより、歩留まりよくかつ信頼性
の高い混成集積回路装置を量産的に得ることができた。
なお、前記切り離し・分離部 16bで回路基板16を切り離
し・分離するさい、上記したように切り離し・分離部 1
6bに封着用半田が全然流出・付着していないため、上記
混成集積回路装置ごとの切り離し・分離を容易になし得
るとともに、外観の損傷や半田封着部の気密性の損傷な
ども回避されていた。
各単位回路機能領域 16aを封止型混成集積回路装置を構
成した後、前記回路基板16を切り離し・分離部 16bで切
り離し・分離することにより、歩留まりよくかつ信頼性
の高い混成集積回路装置を量産的に得ることができた。
なお、前記切り離し・分離部 16bで回路基板16を切り離
し・分離するさい、上記したように切り離し・分離部 1
6bに封着用半田が全然流出・付着していないため、上記
混成集積回路装置ごとの切り離し・分離を容易になし得
るとともに、外観の損傷や半田封着部の気密性の損傷な
ども回避されていた。
【００２０】なお、本発明は上記例示したように、単位
回路機能領域もしくは単位実装電子部品を気密に封装す
る場合に限らず、封止体の開口端縁の一部を半田付けせ
ずに通気孔として残した構成にも適用し得る。また、封
止体の開口端縁に沿って全周に亘って封着半田の流れ防
止用レジストを常に設ける必要はなく、必要な箇所（領
域）に部分的に設けておけばよい。
回路機能領域もしくは単位実装電子部品を気密に封装す
る場合に限らず、封止体の開口端縁の一部を半田付けせ
ずに通気孔として残した構成にも適用し得る。また、封
止体の開口端縁に沿って全周に亘って封着半田の流れ防
止用レジストを常に設ける必要はなく、必要な箇所（領
域）に部分的に設けておけばよい。
【００２１】
【発明の効果】上記説明したように、本発明に係わる封
止型の混成集積回路装置は、半導体素子などによって形
成する回路機能領域、あるいは外部接続用端子部などに
おいて、前記回路機能領域を封止・封装する封止体の封
着用半田の流出による短絡、もしくは外観損傷や気密封
止性の低減など、容易かつ確実に解消される。つまり、
機能的に高い信頼性を維持する混成集積回路装置の提
供、および破損率（気密性不良）など大幅に低減・改善
された混成集積回路装置を歩留まりよく提供することも
可能となり、前記機能的な信頼性の点と相俟って実用上
多くの利点をもたらすものといえる。
止型の混成集積回路装置は、半導体素子などによって形
成する回路機能領域、あるいは外部接続用端子部などに
おいて、前記回路機能領域を封止・封装する封止体の封
着用半田の流出による短絡、もしくは外観損傷や気密封
止性の低減など、容易かつ確実に解消される。つまり、
機能的に高い信頼性を維持する混成集積回路装置の提
供、および破損率（気密性不良）など大幅に低減・改善
された混成集積回路装置を歩留まりよく提供することも
可能となり、前記機能的な信頼性の点と相俟って実用上
多くの利点をもたらすものといえる。
【図１】本発明に係る混成集積回路装置の一構成例の要
部を示すもので、 (a)は断面図、 (b)は透視的な上面
図。
部を示すもので、 (a)は断面図、 (b)は透視的な上面
図。
【図２】本発明に係る混成集積回路装置の他の構成例の
要部を示す透視的な上面図。
要部を示す透視的な上面図。
【図３】本発明に係る混成集積回路装置のさらに他の構
成例の要部を示す透視的な上面図。
成例の要部を示す透視的な上面図。
【図４】従来の混成集積回路装置の構成要部を示す断面
図。
図。
１，８…回路基板 ２，９， 16c…リング状シーリン
グ層 ３，10…実装電子部品（半導体素子） ４，
11， 16a…単位回路機能領域 ５，12，17…封止体
5a， 12a…封止体の開口端縁 ６，13…半田（半田
層） ７，14…外部接続用端子 15a， 15b， 16c
…封着半田の流れ防止用レジスト 16…多面取り回路
基板 16b…切り離し・分離部
グ層 ３，10…実装電子部品（半導体素子） ４，
11， 16a…単位回路機能領域 ５，12，17…封止体
5a， 12a…封止体の開口端縁 ６，13…半田（半田
層） ７，14…外部接続用端子 15a， 15b， 16c
…封着半田の流れ防止用レジスト 16…多面取り回路
基板 16b…切り離し・分離部
Claims (3)
- 【請求項１】 主面に電子部品が実装された回路基板
と、前記回路基板面に開口端縁が半田封着され実装電子
部品を封装する封止体とを具備して成り、 前記封止体の開口端縁の半田封着部の内側および外側の
少なくとも一方側の回路基板面に封着半田の流れ防止用
レジストが設けられていることを特徴とする混成集積回
路装置。 - 【請求項２】 主面に電子部品が実装された回路基板
と、前記回路基板面に開口端縁が半田封着され実装電子
部品を封装する封止体と、前記封止体半田封着部より外
側の面に導出された外部接続用端子部とを具備して成
り、 前記封止体の開口端縁の半田封着部外側で、かつ外部接
続端子部の導出された領域内側の回路基板面に封着半田
の流れ防止用レジストが設けられていることを特徴とす
る混成集積回路装置。 - 【請求項３】 単位回路機能が形成された領域ごとに切
り離し・分離可能な多面取り回路基板面に各単位ごとの
電子部品を実装する工程と、前記回路基板面にそれぞれ
単位回路機能ごとの封止体開口端縁を半田封着して単位
実装電子部品を封装する工程と、前記回路基板を切り離
し・分離可能な領域で切り離し・分離する工程とを具備
して成る混成集積回路装置の製造方法であり、 前記各封止体の開口端縁の半田封着部外側で、かつ切り
離し・分離可能な領域内側の回路基板面に封着半田の流
れ防止用レジストを設けておくことを特徴とする混成集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5189878A JPH0745736A (ja) | 1993-07-30 | 1993-07-30 | 混成集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5189878A JPH0745736A (ja) | 1993-07-30 | 1993-07-30 | 混成集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745736A true JPH0745736A (ja) | 1995-02-14 |
Family
ID=16248695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5189878A Withdrawn JPH0745736A (ja) | 1993-07-30 | 1993-07-30 | 混成集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161271A (ja) * | 2009-01-09 | 2010-07-22 | Panasonic Corp | 半導体パッケージ |
-
1993
- 1993-07-30 JP JP5189878A patent/JPH0745736A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010161271A (ja) * | 2009-01-09 | 2010-07-22 | Panasonic Corp | 半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1993000705A1 (en) | Package structure of semiconductor device and manufacturing method therefor | |
| WO2012096277A1 (ja) | 樹脂封止型モジュール | |
| US7990026B2 (en) | Surface-mount type crystal unit | |
| CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
| JP2010287652A (ja) | セラミックパッケージ | |
| JPH0745736A (ja) | 混成集積回路装置およびその製造方法 | |
| KR20040103778A (ko) | 리드 프레임 및 이를 이용한 반도체 장치 | |
| JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
| JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
| JP2009081303A (ja) | 半導体装置およびその製造方法 | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JP3728813B2 (ja) | 電子部品 | |
| JP2007173427A (ja) | セラミックパッケージ | |
| WO2023095447A1 (ja) | 電子部品パッケージ、回路モジュール及び電子部品パッケージの製造方法 | |
| JPS59111350A (ja) | 半導体装置 | |
| JP2007123789A (ja) | 電子モジュールにおける電子部品実装構造 | |
| US20040021219A1 (en) | Method of mounting integrated circuit die in a package using a solder preform having isolatable portions | |
| JP2009151297A (ja) | 光学装置および光学装置の製造方法 | |
| JP2006310415A (ja) | モジュール | |
| JP2017126647A (ja) | 電子部品パッケージおよび電子モジュール | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0714934A (ja) | キャップ封止型電子部品およびその製造方法 | |
| JP6557481B2 (ja) | 電子装置 | |
| JPH10290140A (ja) | 弾性表面波装置 | |
| JPS60223142A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |