JPS60223142A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60223142A
JPS60223142A JP59078459A JP7845984A JPS60223142A JP S60223142 A JPS60223142 A JP S60223142A JP 59078459 A JP59078459 A JP 59078459A JP 7845984 A JP7845984 A JP 7845984A JP S60223142 A JPS60223142 A JP S60223142A
Authority
JP
Japan
Prior art keywords
cap
base
groove
cavity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59078459A
Other languages
English (en)
Inventor
Atsushi Honda
厚 本多
Takashi Miwa
孝志 三輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59078459A priority Critical patent/JPS60223142A/ja
Publication of JPS60223142A publication Critical patent/JPS60223142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、封止時の気泡（ボイ
ド）発生を低減することのできるパッケージング技術に
関する。
〔背景技術〕
一般に、気密封止型半導体装置は、平板状または上面に
溝部を有するベース上に半導体素子をマウントし、電気
的接続を行った上で、ベースにキャップを封止材により
固着して半導体素子を気密封止する構成となっている。
かかる半導体装置においては、ベースの溝部と平板状の
キャップとにより、あるいは平板状のベースと溝部を有
するキャップ尼により、キャビティ部が形成される。従
来このようなキャビティ部を形成するベースやキャップ
の溝部の断面形状としては四角形の角形が周知である（
たとえば特開昭５３−１２４９７３号公報など）。
しかるに、このような角形キャビティの場合には、封止
時に、キャビティ部の内圧が角のコーナ一部に集中し、
封止部にボイド（気泡）を発生させ、このボイドの発生
によりリーク不良を招き、半導体装置の信頼性を著しく
低下させるということが、本発明者の検討により明らか
となった。
〔発明の目的〕
本発明はかかるボイドの発生を防止し、信頼性の向上し
た半導体装置を提供することを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、キャピテイ形状を円形に構成することにより
、キャビティ内圧をキャビティ全体に分散させ、これに
よりボイドの発生を著しく低減することに成功した。
〔実施例〕
次に本発明の実施例を図面に基づいて説明する。
第１図は、ベース（実装基板）の上面に溝部を設け、こ
の溝部に半導体素子を搭載し、電気的接続を行った上で
、封止材によりベースとキャップとを固着させて半導体
素子を気密封止するタイプの半導体装置の断面構造を示
し、また、第２図はキャップをとり除いた同平面図（但
し、封止材省略）を示したもので、これら図において、
１はベースで、例えばセラミックの基板から構成されて
いる。この基板は樹脂から構成されたプリント基板であ
ってもよい。
この四角形状のベース１の中央部には半導体素子２を搭
載し、固着するための溝部３が設けられている。
この溝部３は、従来は第２図点線で示すように四角形状
に形成されていたが、本発明では第２図実線で示すよう
に円形に形成しである。
半導体素子（半導体チップ）２は、例えばシリコン単結
晶基板より成り、周知の技術によって、このチップ内に
は多数の回路素子が形成される。
この半導体素子２のベース１の溝部３への搭載固着は例
えば銀ペーストなどの接合材料を用いることにより行わ
れる。四角形状の半導体素子２０周辺部には、ｈｔ金金
属ら成るポンディングパッドが形成されている。このパ
ッドとベース１に配設された配線部４とをコネクタワイ
ヤ５により結線し、電気的接続を行う。
ベース１には、かかる配線部４の他に、その図示が省略
されているが、ベース内に多層より成る配線層が形成さ
れ、同様にその図示が省略されているが、ベース１下部
より外部に突出した金属リードピン６に前記配線部４が
接続されている。配線部４は、例えば、ベース１にセラ
ミック基板を使用する場合タングステン（Ｗ）、モリブ
テン（Ｍｏ）などを印刷技術によって形成されたものが
使用され、また、樹脂基板の場合銅箔が使用される。コ
ネクタワイヤ５には例えばＡｔやＡｕの金属細線が使用
される。
電気的接続を行った上で、ベース１とキャップ７とを封
止材８によりシールする。キャップ７は例えばセラミッ
クや金属材料より成る。
封止材８には、例えば低融点ガラスが使用され、ベース
１の溝部３０周辺にコーティングされた封止材８上にキ
ャップ７を載置し、例えば４００〜４５０℃の封止温度
に設定された封止炉中を通し、ベース１とキャップ７と
のシール（封着）を行う。
この封着は、一般に、第１図に示すように、封止材８が
キャップ７の下部よりキャップ７の側面にまで及ぶよう
に行われる。この封着により、封止部９が形成され、キ
ャビティ部３を有するハーメチックシールの半導体装置
が得られる。
次に、第３図および第４図は、平板状のベース１に半導
体素子２を搭載、固着し、この素子２とベース１上の配
線部４とをコネクタワイヤ５により結線し、封止材８に
よりベース１とキャップ７とを封着する。
この実施例と前記第１図および第２図に示す実施例とに
おいて、同一符号を付した部分は同一の機能を有し、特
にその説明を省略するが、第３図および第４図ではベー
ス１に平板状のものを用い、キャップ７の溝部１０を円
形と成しである。
尚第４図はキャップ７を下方向から見た平面図を示す。
ベース１とキャップ７との封着により、封止部９が形成
され、キャビティ部１０を有するハーメチックシールの
半導体装置が第１図および第２図に示す実施例と同様に
して得られる。
〔効果〕
キャビティ部を形成するベースまたはキャップの溝部断
面形状を従来の角形から円形にすることにより、封止部
に発生するボイドななくすことができる。
すなわち、角形のキャビティの場合、封止時（４００〜
４５０℃位の封止温度下）に封止材例えばガラス材料が
溶融し、温度上昇によりキャピテイ部内の気体が膨張し
、その内圧が上昇し、その気体が外部へ出ようとすると
きに、角形のキャビティのコーナ一部（四角形状の場合
四カ所）に内圧（気体）が集中し、各コーナーの封止部
に気体がとじこめられ、ボイドとなる。
このボイドはキャップの下部の封止部（内部）のみなら
ず、キャップの側面の封止部（外部）にも生じ、これら
内部ボイドおよび外部ボイドの発生は、リーク不良を招
き、半導体装置の信頼性を低下させるだけでなく、外観
的にも好ましいものではない。
本発明は上記のごとくキャビティ部を円形状、特に真円
形状に構成したので、内圧がコーナ一部に集中するよう
なことがなく円周に沿って分散され、内圧がキャビティ
部内周面に全く均等にかかり、したがって、上記ボイド
の発生もなく、それ故リーク不良もなく、半導体装置の
信頼性を向上し、さらに、外観的にも好ましいものとす
ることができた。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば前記実施例ではキャビティ部を形成するペースま
たはキャップの溝部断面形状のいずれかを円形とした例
を示したが、ペースおよびキャップの両方を同様に円形
とすることもできる。
また、前記実施例ではかかる円形形状として真円とした
場合を例示したが、楕円形状など他の円形形状であって
も差支えない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるアキシャルピングリ
ットタイプのパッケージング技術に適用した場合につい
て説明したが、それに限定されるものではなく、デュア
ルインラインパッケージ（ＤＩＬＰ）タイプのパッケー
ジにも適用でき、本発明はキャピテイ部をもつパッケー
シテあって、キャップ封止を行う製品全般に適用できる
。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図はキャッ
プをとった同平面図、 第３図は本発明の他の実施例を示す断面図、第４図はキ
ャップの底面図である。 １・・・ペース、２・・・半導体素子、３・・・ベース
溝部（キャビティ部）、４・・・配線部、５・・・コネ
クタワイヤ、６・・・リードピン、７・・・キャップ、
８・・・封止材、９・・・封止部、１０・・・キャップ
溝部（キャピテイ部）。 第　１　図

Claims (1)

  1. 【特許請求の範囲】 １、ベースとキャップとを封止材により固着して半導体
    素子を気密封止するタイプの半導体装置において、キャ
    ビティ部を形成するベースまがＸおよび）キャップの溝
    部断面形状を円形と成したことを特徴とする半導体装置
    。 ２゜封止材が、ガラスまたは、ガラスに類似した材料で
    ある、特許請求の範囲第１項記載の半導体装置。
JP59078459A 1984-04-20 1984-04-20 半導体装置 Pending JPS60223142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59078459A JPS60223142A (ja) 1984-04-20 1984-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59078459A JPS60223142A (ja) 1984-04-20 1984-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS60223142A true JPS60223142A (ja) 1985-11-07

Family

ID=13662607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078459A Pending JPS60223142A (ja) 1984-04-20 1984-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS60223142A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273958A (ja) * 1989-04-17 1990-11-08 Sumitomo Electric Ind Ltd 半導体用パッケージの封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273958A (ja) * 1989-04-17 1990-11-08 Sumitomo Electric Ind Ltd 半導体用パッケージの封止方法

Similar Documents

Publication Publication Date Title
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
KR950004467A (ko) 반도체장치 및 그 제조방법
JPH1065042A (ja) 半導体装置
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JPS60223142A (ja) 半導体装置
JPS58143541A (ja) 半導体装置
JP2849479B2 (ja) 半導体装置のパッケージ構造
JPS61147555A (ja) 半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JPS6224646A (ja) 半導体装置
JP2000124401A (ja) 半導体装置
JPH05206307A (ja) 半導体装置
JPH06132444A (ja) 半導体装置
JPH0456143A (ja) 半導体装置および半導体装置の製造方法
JPH0526761Y2 (ja)
JPH0287654A (ja) 表面実装型半導体装置
JPH01282841A (ja) 電子部品のパッケージング方法
JPS6221244A (ja) 半導体装置
JPS607751A (ja) 半導体装置
JPH10242362A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH0258354A (ja) 半導体装置
JPS5896754A (ja) 気密封止パツケ−ジ
JPH02205351A (ja) 樹脂封止型半導体装置