JPH0258354A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0258354A
JPH0258354A JP63208426A JP20842688A JPH0258354A JP H0258354 A JPH0258354 A JP H0258354A JP 63208426 A JP63208426 A JP 63208426A JP 20842688 A JP20842688 A JP 20842688A JP H0258354 A JPH0258354 A JP H0258354A
Authority
JP
Japan
Prior art keywords
adhesive
cap
semiconductor device
cavity
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63208426A
Other languages
English (en)
Inventor
Hiroshi Arai
浩 新井
Takashi Miwa
孝志 三輪
Koji Nakamura
功治 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP63208426A priority Critical patent/JPH0258354A/ja
Publication of JPH0258354A publication Critical patent/JPH0258354A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、気密封止型半導体装置に関するもので、特に
キャップを接着剤にて取り付けたのち。
ベークして封止する半導体装置に関するものである。
〔従来の技術〕
気密封止型半導体装置とじ−て、最近セラミック製のピ
ングリットアレイ(以下、PGAと(・う)に代り、コ
ストが安いプラスチック製PGAが適用されつつある。
第4図は、従来のプラスチック製PGAの断面図であり
、以下図面を用(・て説明して(・く。1はチップ取付
基板であり、その表面には半導体チップ2が銀ペースト
3により取り付けられて(・る。4は外部リードであり
、半導体チップ20表面に形成した電極2aとボンディ
ングワイヤ5、チップ取付基板1の表面上に形成した配
線2bを介して接続している。6はリング形状のダム部
であり、チップ取付基板1の周辺に1例えばシリコーン
ゴム系接着材7により接着されて(・ろ。チップ取付基
板1とダム部6で構成されるキャビティ部8には、チッ
プ2.ボンディングワイヤ5及び配@2bの耐湿のため
にコーティング材9が塗布されている。10はダム部6
上の平坦面に接着材11を介して取付けたキャップであ
り。
外気がキャビティ8内に進入しないよう気密封止してい
る。なお、本例のような半導体装置については特開昭6
0−136345号公報に記載されている。
〔発明が解決しようとする課題〕
ところで、このような半導体装置にあっては、キャップ
lOをダム部6に接合するためには、接着材11を熱硬
化させろ必要があるため100数十度でベークしなけれ
ばならない。そのため、ベークの際、温度の上昇に伴な
ってキャビテイ8内部の圧力が外気に比べて高くなり、
キャビティ8内のガスが硬化前の接着剤11を押しのけ
、第5図に示すようなブローホール12が生じてしまう
これは、外気の水分がキャビティ8内に進入することと
なり極めて大きな歩留及び信頼性低下要因の問題となっ
て(・る。
本発明の目的は、耐湿性の向上した半導体装置を提供す
るものである。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。
〔課題を解決するだめの手段〕
本願にお(・て開示される発明のうち代表的なものの概
要を簡単に説明丁れば、下記のとおりである。
丁なわち、硬化前の接着剤がキャビティ内圧の上昇(伴
なって移動しな(・ように、接着剤の流れ止めを設ける
ものである。
〔作用〕
上記した手段によれば、流れ止め部分にて接着剤の移動
が停止するので、ブローホールの発生を防止でき、耐湿
性を飛躍的に向上できろものである。
〔実施例〕
第1図は本発明の一実施例である半導体装置。
第2図は第1図の半導体装置の主要部拡大図、第3図は
第1図の半導体装置の上面図である。以下、本実施例に
ついて詳細に説明する。15は絶縁性のプラスチックか
らなるチップ取付基板であり。
その主表面中央部には銀ペースト、エポキシ系接着材等
の接合材16により半導体チップ17が取付けられて(
・る。このチップ取付基板15の主表面には、一端を半
導体チップ17に近接させた金。
銅などの良導体金属からなる配線18が形成されており
、半導体チップ17上の電極とボンディングワイヤ19
を介して電気的に接続している。20はチップ取付基板
150表裏を連通したスルーホール21に形成され配線
18の他端と接続するスルーホールメツキであり、前記
スルーホール21に嵌挿されたコンタクトビン22と電
気的に接続している。なお、23は半田であり、前記コ
ンタクトビ/22を固定して(・る。24は前記チップ
取付基板150周辺に沿ってリング状に形成された絶縁
性のダム部であり、絶縁性の接着剤、例えばシリコーン
ゴム系接着剤25にて固着されて(・る。26はチップ
取付基板15及びダム部24(以下、本実施例において
はこれらを合わせてベースと呼ぶことにする)で構成さ
れた空間であるキャビティ27の雰囲気と外気とを遮断
する絶縁性のキャップであり、絶縁性のシリコーンゴム
系の接着剤28によりベース(あるいはダム部24)と
接着している。ところで、ベースとキャップ26の境界
部には、ベーク時硬化前の接着剤28が、キャビティ2
7の内圧の上昇により外側へ移動するのを防止する流れ
止めが設けられて(・ろ。本実施例ではダム部24のキ
ャップ26側表面に凸部29を形成することにより行な
って(・ろ。この凸部29は、第3図で示すように半導
体チップ17を囲むように形成されており、本例のごと
く多重に形成しても良い。また、さらに接着剤28の移
動を確実に防止するために、前記凸部29とかみ合うよ
うな凹部30をキャップ26のダム部24に対向する面
側に形成して(・る。なお、31はキャビティ27に塗
布された半導体チップ17及びボンディングワイヤ19
等のコーテイング材であるー 次に、本実施例の作用・効果につ(・て説明する。
(1)ベースとキャップの境界部に、接着剤の流れ止め
を設けることにより、ベークの際、キャビティ内の内圧
が高くなっても前記流れ止めにて硬化前の接着剤の移動
が防止できるので、ブローホールの発生を防止できると
(・う効果が得られる。
(2)ベースあるいはキャップの一方側に、接着剤の流
れ止めとしてチップを囲うごとくリング状の凸部を形成
することにより、ベークの際キャビティ内圧が外気に比
べて高くなっても、前記凸部にて硬化前の接着剤の移動
が防止でき、ブローホールの発生を防ぐことができろ。
従って、半導体装置の耐湿性を飛躍的に向上できるとい
う効果が得られる。
(3)ベースあるし・はキャップの対向する面の一方側
に凸部を、他方側に前記凸部とかみ合う凹部な形成する
ことにより、ベークの際、硬化前の接着剤の移動を確実
に防止でき、従ってブローホールの発生の防止を達成で
きるものである。
(4)ベースあるいはキャップに、凸部あるいは凹部を
設けることにより、接着材との接合面積が増大するので
、接合強度が大となり耐湿性が向上できると(・う効果
が得られるものである。
(5)ベースあるいはキャップの対向する面の一方側に
凸部を、他方側に前記凸部とかみ合う凹部な形成するこ
とにより、ベースに対するキャップの位置決めが容易と
なり、その結果耐湿性が向上すると共に、自動化が簡単
となる効果を有する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることは(・うまでもない。たとえば、本実施例
では凸部及び凹部の形状は四角状であるが、半円状酸(
・は他の形状であっても良い。また、流れ止めはベース
と一体ではなく、ベースに耐熱性の接着剤で取付けた枠
体であっても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるグラスチック製PG
Aに適用した場合について説明したが、接着剤でキャン
プな封止する半導体装置であれば、プラスチック製でな
(セラミック製であっても良い。また、デュアル・イン
・ライン型あるいは面付実装型のパッケージであっても
良(・。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明てれは、下記の通りである
すなわち、半導体装置の歩留が向上し、原価低減を達成
できろものである。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置の断面図。 第2図は!!1図の主要部拡大図。 第3図は、第1図の半導体装置の上面図。 第4図は、従来のPGAの断面図、 第5図は、従来のPGAのブローホール部分拡大図であ
る。

Claims (1)

  1. 【特許請求の範囲】 1、半導体チップを搭載したベースと、前記ベースに接
    着剤を介してキャップを取り付け気密封止した半導体装
    置において、前記ベースあるいはキャップの互いに対向
    する面に、半導体チップを囲うごとく凸部が形成されて
    いることを特徴とする半導体装置。 2、前記凸部が形成された面に対向するベースあるいは
    キャップを構成する面には、その凸部とかみ合う凹部が
    形成されていることを特徴とする特許請求の範囲第1項
    記載の半導体装置。 3、前記凸部はベースあるいはキャップと一体であるこ
    とを特徴とする特許請求の範囲第1項もしくは第2項記
    載の半導体装置。
JP63208426A 1988-08-24 1988-08-24 半導体装置 Pending JPH0258354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63208426A JPH0258354A (ja) 1988-08-24 1988-08-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63208426A JPH0258354A (ja) 1988-08-24 1988-08-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH0258354A true JPH0258354A (ja) 1990-02-27

Family

ID=16556022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63208426A Pending JPH0258354A (ja) 1988-08-24 1988-08-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH0258354A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856015B1 (en) * 2003-08-21 2005-02-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with heat sink
JP2017120799A (ja) * 2015-12-28 2017-07-06 株式会社Jvcケンウッド パッケージ、パッケージの製造方法および画像表示装置
WO2021260992A1 (ja) * 2020-06-22 2021-12-30 日立Astemo株式会社 電子制御装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856015B1 (en) * 2003-08-21 2005-02-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with heat sink
JP2017120799A (ja) * 2015-12-28 2017-07-06 株式会社Jvcケンウッド パッケージ、パッケージの製造方法および画像表示装置
WO2021260992A1 (ja) * 2020-06-22 2021-12-30 日立Astemo株式会社 電子制御装置
JPWO2021260992A1 (ja) * 2020-06-22 2021-12-30

Similar Documents

Publication Publication Date Title
US6177725B1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US6281436B1 (en) Encapsulated surface mounting electronic part
JPH05267555A (ja) 半導体装置およびその製造方法並びにそれに使用されるリードフレームおよびその製造方法
JPH0258354A (ja) 半導体装置
JPH01196153A (ja) 樹脂封止半導体装置
JP2908330B2 (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JPH03280453A (ja) 半導体装置及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP3234614B2 (ja) 半導体装置及びその製造方法
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP3045940B2 (ja) 半導体装置およびその製造方法
JP2834017B2 (ja) 半導体装置及びその製造方法
JP3419396B2 (ja) 樹脂封止形半導体装置
JPH0533535B2 (ja)
JPH0212863A (ja) 樹脂封止型半導体装置
KR100253383B1 (ko) 마이크로 비지에이 패키지 및 그 제조방법
JPS61194861A (ja) 樹脂封止型半導体装置
JPS635253Y2 (ja)
JPH09134929A (ja) 半導体集積回路装置の製造方法およびそれに用いるモールド装置ならびにリードフレームおよびそれを用いた半導体集積回路装置
JPH0945804A (ja) 半導体パッケージ
JPS62120035A (ja) 樹脂封止型半導体装置の製造方法
JPS639372B2 (ja)
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JPS62252155A (ja) 混成集積回路