KR100253383B1 - 마이크로 비지에이 패키지 및 그 제조방법 - Google Patents

마이크로 비지에이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100253383B1
KR100253383B1 KR1019970071585A KR19970071585A KR100253383B1 KR 100253383 B1 KR100253383 B1 KR 100253383B1 KR 1019970071585 A KR1019970071585 A KR 1019970071585A KR 19970071585 A KR19970071585 A KR 19970071585A KR 100253383 B1 KR100253383 B1 KR 100253383B1
Authority
KR
South Korea
Prior art keywords
package
plate
chip
polyimide tape
cap
Prior art date
Application number
KR1019970071585A
Other languages
English (en)
Other versions
KR19990052138A (ko
Inventor
전동석
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970071585A priority Critical patent/KR100253383B1/ko
Publication of KR19990052138A publication Critical patent/KR19990052138A/ko
Application granted granted Critical
Publication of KR100253383B1 publication Critical patent/KR100253383B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 마이크로 비지에이 패키지 및 그 제조방법에 관한 것으로, 본 발명은 외부와 전기적인 절연이 가능한 플레이트의 상면에 열전도성이 있는 접착제를 도포하여 칩을 부착하고, 상기 칩의 상면에 탄성재와 폴리이미드 테이프를 부착한 후 폴리이미드 테이프의 인너 리드를 칩의 칩패드에 부착하며, 상기 플레이트의 상면에 캡을 밀봉시키고, 상기 폴리이미드 테이프에 솔더 볼을 위치시켜 리플로우시키는 단계를 진행하게 된다.
따라서, 마이크로 비지에이 패키지의 제조시 절연 처리가 되어 있는 플레이트와 캡을 밀봉하므로 인하여 몰딩 공정을 생략할 수 있음에 따른 제조 시간의 단축에 의한 생산성을 증대시킬 수 있으며, 패키지 레벨에서의 방열 특성을 향상시킬 수 있게 된다.

Description

마이크로 비지에이 패키지 및 그 제조방법
본 발명은 마이크로 비지에이 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 마이크로 비지에이 패키지의 제조시 몰딩 공정을 생략할 수 있으며, 패키지 레벨에서의 방열 특성을 향상시킬 수 있도록 한 것이다.
일반적으로, 비지에이 패키지(Ball Grid Array Package)는 주어진 면적에서 다핀을 실현할 수 있기 때문에 널리 사용되고 있는데, 이와 같은 비지에이 패키지는 외부 단자의 길이가 짧아서 외부 충격으로부터 휨 발생이 방지되고, 전기적인 신호의 전달이 용이하며, 아울러 마더 보드(Mother Board)에 패키지를 실장시 노(Furnace)에서 일시에 리플로우(Reflow)시켜서 실장하므로써 실장시 시간이 절감되는 장점이 있다.
한편, 마이크로 비지에이 패키지는 칩패드와 연결되는 패키지의 전기적 연결 단자로 솔더 볼을 패키지의 실장면에 배열, 부착한 패키지인 비지에이 패키지의 일종이나, 실장 면적을 줄이기 위해 칩과 비슷한 크기로 패키지가 제작된다는 점에서 패키지의 크기가 칩 보다 훨씬 크게 만들어지는 일반적인 비지에이 패키지와 차이점이 있으며, 이에 따라 제조하는 과정도 일반적인 비지에이 패키지와는 차이가 있게 된다.
도1은 종래의 마이크로 비지에이 패키지를 나타낸 종단면도로서, 이에 도시된 바와 같이, 종래의 마이크로 비지에이 패키지는 칩(3)의 상면에 탄성재(4)가 부착되고, 상기 탄성재(4)의 상측으로는 폴리이미드 테이프(Polyimide Type)(5a)가 부착되는데, 상기 탄성재(4)는 칩(3)의 상부에 폴리이미드 테이프(5a)를 바로 결합하는 경우 폴리이미드 테이프(5a)와 칩(3)의 열팽창 계수의 차이에 의해 패키지에 균열이 발생하는 것을 방지하는 한편, 칩(3)과 폴리이미드 테이프(5a) 사이의 절연을 유지하도록 한 것이다.
또한, 상기 폴리이미드 테이프(5a)에 일체로 형성된 인너 리드(6)는 상기 칩(3)의 상면에 형성된 칩패드(도시는 생략함)와 연결되고, 폴리이미드 테이프(5a)의 하면에 형성된 메탈 트레이스(11)에는 솔더 볼(10)이 부착되며, 칩(10)의 하면과 폴리이미드 테이프(5a)의 상면을 제외한 주위는 단단하게 굳은 밀봉재(Encapsulant)(12)에 의해 몰딩되도록 구성된다.
상기와 같은 구조로 된 종래 마이크로 비지에이 패키지를 만들기 위한 공정을 첨부 도면 도1 및 도2를 참조하여 설명하면 다음과 같다.
먼저, 탄성재(4)가 부착되어 있는 폴리이미드 테이프(5a)와 칩(3)을 열압착 방식에 의해 접착시킨 후, 상기 폴리이미드 테이프(5a)에 형성되어 있는 인너 리드(6)를 본딩 툴(도시는 생략함)을 이용하여 상기 칩(3)의 칩패드에 초음파 열압착 방식에 의해 부착한다.
그 다음, 상기 인너 리드(6)를 부착한 후, 칩(3)의 하면과 폴리이미드 테이프(5a)의 상면을 제외한 주위는 단단하게 굳은 밀봉재(12)에 의해 몰딩 공정을 진행하게 되는데, 이때 구조에 따라 밀봉재(12)의 누설을 방지하기 위하여 포토 레지스트 또는 커버레이 필름(Coverlay Film)을 부착한 후, 몰딩 공정이 완료된 다음 제거할 수 있으며, 몰딩 공정이 완료된 후에는 솔더 볼(10)을 폴리이미드 테이프(5a)의 메탈 트레이스(11)에 위치시켜 리플로우시킨 다음, 최종 소정의 모양으로 펀칭이나 블레이딩에 의해 개개의 패키지를 분리(Singulation)하게 된다.
그러나, 이와 같은 종래의 마이크로 비지에이 패키지는 특성상 고열을 방출하는 하이 엔드 패키지(High End Package)로서 적용하기가 어려웠으며, 특히 마이크로 비지에이 패키지를 제작하기 위한 몰딩 공정시 밀봉재(12)의 누설을 방지하기 위하여 포토 레지스트 또는 커버레이 필름을 부착한 후, 몰딩 공정이 완료된 다음 제거해야 하므로 인해 제작 시간이 많이 소요되어 생산성이 떨어지게 되는 등의 많은 문제점이 있었다.
따라서, 본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 마이크로 비지에이 패키지의 제조시 몰딩 공정을 생략할 수 있도록 하여 제조 시간의 단축에 의한 생산성을 증대시킬 수 있을 뿐만 아니라 패키지 레벨에서의 방열 특성을 향상시킬 수 있어서 경쟁력을 높일수 있는 마이크로 비지에이 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
도1은 종래의 마이크로 비지에이 패키지를 나타낸 종단면도.
도2는 도1의 마이크로 비지에이 패키지를 제조시의 작업 공정을 나타낸 흐름도.
도3은 본 발명에 따른 마이크로 비지에이 패키지를 나타낸 종단면도.
도4a 내지 도4e는 도3의 마이크로 비지에이 패키지를 제조시의 작업 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 플레이트 2,9 : 접착제
3 : 칩 4 : 탄성재
5 : 폴리이미드 테이프 6 : 인너 리드
7 : 실링 에폭시 8 : 캡
10 : 솔더 볼
상기한 목적을 달성하기 위한 본 발명의 형태에 따르면, 외부와 전기적인 절연이 가능하도록 된 플레이트와, 상기 플레이트의 상면에 부착도는 칩과, 상기 칩의 칩패드를 제외한 중앙부에 부착되는 탄성재와, 상기 탄성재의 상면에 부착되어 칩패드와 연결되는 인너 리드가 일체로 형성되어 솔더 볼이 부착되는 폴리이미드 테이프와, 상기 플레이트의 상부와 결합되어 패키지 내부를 밀봉시키기 위한 캡을 포함하여 구성된 것을 특징으로 하는 마이크로 비지에이 패키지가 제공되므로써 달성된다.
여기서, 상기 플레이트는 아노다이징된 알루미늄 합금 또는 옥시다이징된 구리 합금으로 제작되고, 상기 플레이트의 상면과 칩의 사이에는 열전도성이 구비된 접착제가 도포되며, 상기 폴리이미드 테이프는 유니트 형태로 스플릿되거나, 스트립 형태로 된 것을 사용하고, 상기 캡은 절연된 메탈로 제작된 것을 특징으로 한다.
또한, 상기 캡의 하단면에는 플레이트의 상단면에 밀봉시키기 위한 실링 에폭시가 도포되거나, 상기 플레이트의 상단면에는 캡의 하단면에 밀봉시키기 위한 실링 에폭시가 도포되며, 상기 폴리이미드 테이프의 상면에는 캡을 눌러줌에 따라 캡과 폴리이미드 테이프 사이의 접착을 하기 위한 접착제가 도포된 것을 특징으로 한다.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 외부와 전기적인 절연이 가능한 플레이트의 상면에 열전도성이 있는 접착제를 도포하여 칩을 부착하는 단계와, 상기 칩의 상면에 탄성재와 폴리이미드 테이프를 부착한 후 폴리이미드 테이프의 인너 리드를 칩의 칩패드에 부착하는 단계와, 상기 플레이트의 상면에 캡을 밀봉시키는 단계와, 상기 폴리이미드 테이프에 솔더 볼을 위치시켜 리플로우시키는 단계를 진행하도록 된 것을 특징으로 하는 마이크로 비지에이 패키지의 제조방법이 제공되므로써 달성된다.
이때, 상기 플레이트와 캡의 밀봉 작업시 패키지 내부의 공기를 외부로 뽑아내기 위하여 진공 상태에서 작업을 진행하게 된다.
따라서, 본 발명에 의하면, 마이크로 비지에이 패키지의 제조시 절연 처리가 되어 있는 플레이트와 캡을 밀봉하므로 인하여 몰딩 공정을 생략할 수 있음에 따른 제조 시간의 단축에 의한 생산성을 증대시킬 수 있으며, 패키지 레벨에서의 방열 특성을 향상시킬 수 있게 된다.
이하, 상기한 목적을 달성하기 위한 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 따른 마이크로 비지에이 패키지를 나타낸 종단면도이고, 도4a 내지 도4e는 도3의 마이크로 비지에이 패키지를 제조시의 작업 공정도로서, 종래의 기술과 동일한 부분에 대해서는 동일 부호를 부여하여 본 발명을 설명한다.
본 발명에 따른 마이크로 비지에이 패키지는 외부와 전기적인 절연이 가능한 아노다이징(Anodizing)된 알루미늄 합금 또는 옥시다이징(Oxidizing)된 구리 합금으로된 플레이트(1)의 상면에 열전도성이 있는 접착제(2)가 도포되고, 접착제(2)의 상부에는 칩(3)이 부착된다.
또한, 상기 칩(3)의 상면에는 탄성재(4)가 부착되며, 탄성재(4)의 상면에는 유니트 형태로 스플릿(Spilit) 되거나, 스트립(Strip) 형태로 된 폴리이미드 테이프(5)가 부착되고, 폴리이미드 테이프(5)에 일체로 형성된 인너 리드(6)는 상기 칩(3)의 칩패드와 연결되며, 상기 플레이트(1)의 상단면에는 하단면에 도포된 실링 에폭시(7)에 의해 절연된 메탈로 된 캡(8)이 밀봉되는데, 이때 상기 실링 에폭시(7)를 상기 플레이트(1)의 상단면에 도포할수도 있다.
그리고, 상기 폴리이미드 테이프(5)의 상면에는 캡(8)을 눌러줌에 따라 캡(8)과 폴리이미드 테이프(5) 사이의 접착을 하기 위한 접착제(9)가 도포되며, 상기 폴리이미드 테이프(5)의 상면에는 솔더 볼(10)이 부착되어 구성된다.
상기와 같은 구조를 갖는 본 발명에 의한 마이크로 비지에이 패키지를 제조하기 위한 공정을 첨부된 도면 도3 내지 도4e를 참조하여 설명하면 다음과 같다.
우선, 도4a와 같이 외부와 전기적인 절연이 가능한 아노다이징된 알루미늄 합금 또는 옥시다이징된 구리 합금으로 된 플레이트(1)의 상면에 열전도성이 있는 접착제(2)를 도포시킨 후, 접착제(2)의 상면에 도4b와 같이 칩(3)을 부착한 다음, 도4c와 같이 칩(3)의 상면에 순차적으로 탄성재(4)와 폴리이미드 테이프(5)를 부착한 후, 폴리이미드 테이프(5)에 일체로 형성된 인너 리드(6)는 상기 칩(3)의 칩 패드에 본딩 툴을 이용하여 초음파 열압착 방식에 의해 부착시킨다.
이때, 사용되는 상기 폴리이미드 테이프(5)는 유니트 형태로 스플릿(Spilit) 되거나, 스트립(Strip) 형태로 된 것을 모두 사용할 수 있다.
그 다음, 인너 리드(6)를 부착시킨 후에는 도4d와 같이 하단면에 실링 에폭시(7)가 도포되어 절연된 메탈로 된 캡(8)을 상기 플레이트(1)의 상면에 접착시켜 밀봉시키게 되는데, 이때 상기 실링 에폭시(7)를 상기 플레이트(1)의 상단면에 도포하여 작업할수도 있다.
또한, 상기 플레이트(1)와 캡(8)의 밀봉시 폴리이미드 테이프(5)의 상면에는 접착제(9)가 도포되어 있으므로 캡(8)을 눌러줌에 따라 상기 캡(8)과 폴리이미드 테이프(5) 사이를 접착시킬 수 있게 되며, 상기 플레이트(1)와 캡(8)의 밀봉, 즉 실링 작업시 패키지 내부의 공기를 외부로 뽑아내기 위하여 진공 상태에서 작업을 진행하게 된다.
그후, 도4d와 같이 밀봉이 완료된 다음, 도4e와 같이 상기 폴리이미드 테이프(5)의 상면에는 솔더 볼(10)을 위치시켜 리플로우시킨 후, 최종 소정의 모양으로 펀칭이나 블레이딩에 의해 개개의 마이크로 비지에이 패키지를 분리하므로써 마이크로 비지에이 패키지의 제작을 완료할 수 있게 된다.
이상에서와 같이, 본 발명은 마이크로 비지에이 패키지의 제조시 절연 처리가 되어 있는 플레이트와 캡을 밀봉하므로 인하여 몰딩 공정을 생략할 수 있으므로써 제조 시간의 단축에 의한 생산성을 증대시킬 수 있으며, 패키지 레벨에서의 방열 특성을 향상시킬 수 있어서 경쟁력을 높일수 있는 등의 많은 장점이 구비된 매우 유용한 발명이다.
이상에서 본 발명의 바람직한 실시예를 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (13)

  1. 외부와 전기적인 절연이 가능하도록 된 플레이트와, 상기 플레이트의 상면에 부착되는 칩과, 상기 칩의 칩패드를 제외한 중앙부에 부착되는 탄성재와, 상기 탄성재의 상면에 부착되어 칩패드와 연결되는 인너 리드가 일체로 형성되어 솔더 볼이 부착되는 폴리이미드 테이프와, 상기 플레이트의 상부와 결합되어 패키지 내부를 밀봉시키기 위한 캡을 포함하여 구성된 것을 특징으로 하는 마이크로 비지에이 패키지.
  2. 제1항에 있어서, 상기 플레이트가 아노다이징된 알루미늄 합금으로 된 것을 특징으로 하는 마이크로 비지에이 패키지.
  3. 제1항에 있어서, 상기 플레이트가 옥시다이징된 구리 합금으로 된 것을 특징으로 하는 마이크로 비지에이 패키지.
  4. 제1항에 있어서, 상기 플레이트의 상면과 칩의 사이에는 접착제가 도포된 것을 특징으로 하는 마이크로 비지에이 패키지.
  5. 제4항에 있어서, 상기 접착제가 열전도성이 구비된 것을 특징으로 하는 마이크로 비지에이 패키지.
  6. 제1항에 있어서, 상기 폴리이미드 테이프가 유니트 형태로 된 것을 특징으로 하는 마이크로 비지에이 패키지.
  7. 제1항에 있어서, 상기 폴리이미드 테이프가 스트립 형태로 스플릿된 것을 특징으로 하는 마이크로 비지에이 패키지.
  8. 제1항에 있어서, 상기 캡이 절연된 메탈로 된 것을 특징으로 하는 마이크로 비지에이 패키지.
  9. 제1항에 있어서, 상기 캡의 하단면에는 플레이트의 상단면에 밀봉시키기 위한 실링 에폭시가 도포된 것을 특징으로 하는 마이크로 비지에이 패키지.
  10. 제1항에 있어서, 상기 플레이트의 상단면에는 캡의 하단면에 밀봉시키기 위한 실링 에폭시가 도포된 것을 특징으로 하는 마이크로 비지에이 패키지.
  11. 제1항에 있어서, 상기 폴리이미드 테이프의 상면에는 캡을 눌러줌에 따라 캡과 폴리이미드 테이프 사이의 접착을 하기 위한 접착제가 도포된 것을 특징으로 하는 마이크로 비지에이 패키지.
  12. 외부와 전기적인 절연이 가능한 플레이트의 상면에 열전도성이 있는 접착제를 도포하여 칩을 부착하는 단계와, 상기 칩의 상면에 탄성재와 폴리이미드 테이프를 부착한 후 폴리이미드 테이프의 인너 리드를 칩의 칩패드에 부착하는 단계와, 상기 플레이트의 상면에 캡을 밀봉시키는 단계와, 상기 폴리이미드 테이프에 솔더 볼을 위치시켜 리플로우시키는 단계를 진행하도록 된 것을 특징으로 하는 마이크로 비지에이 패키지의 제조방법.
  13. 제12항에 있어서, 상기 플레이트와 캡의 밀봉 작업시 패키지 내부의 공기를 외부로 뽑아내기 위하여 진공 상태에서 작업을 진행하도록 된 것을 특징으로 하는 마이크로 비지에이 패키지의 제조방법.
KR1019970071585A 1997-12-22 1997-12-22 마이크로 비지에이 패키지 및 그 제조방법 KR100253383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071585A KR100253383B1 (ko) 1997-12-22 1997-12-22 마이크로 비지에이 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071585A KR100253383B1 (ko) 1997-12-22 1997-12-22 마이크로 비지에이 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990052138A KR19990052138A (ko) 1999-07-05
KR100253383B1 true KR100253383B1 (ko) 2000-04-15

Family

ID=19528057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071585A KR100253383B1 (ko) 1997-12-22 1997-12-22 마이크로 비지에이 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100253383B1 (ko)

Also Published As

Publication number Publication date
KR19990052138A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US5864174A (en) Semiconductor device having a die pad structure for preventing cracks in a molding resin
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
KR20050077866A (ko) 열방출형 반도체 패키지 및 그 제조방법
KR100274854B1 (ko) 반도체장치 및 반도체장치용 리이드프레임
US6879030B2 (en) Strengthened window-type semiconductor package
KR100253383B1 (ko) 마이크로 비지에이 패키지 및 그 제조방법
JP4038021B2 (ja) 半導体装置の製造方法
WO2008114094A1 (en) Thin profile packaging with exposed die attach adhesive
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100285663B1 (ko) 패키지화된집적회로소자및그제조방법
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
KR100393100B1 (ko) 반도체패키지 및 그 제조 방법
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR100328835B1 (ko) 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법
KR20000006787U (ko) 멀티 칩 패키지
KR19990025039U (ko) 적층형 볼 그리드 어레이 패키지
KR20020044274A (ko) 칩 스케일 패키지 및 그 제조방법
KR20020044988A (ko) 칩스케일 패키지 및 웨이퍼 레벨에서의 칩스케일 패키지제조방법
KR20020067100A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20020065046A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee