JPS6224646A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6224646A
JPS6224646A JP16195685A JP16195685A JPS6224646A JP S6224646 A JPS6224646 A JP S6224646A JP 16195685 A JP16195685 A JP 16195685A JP 16195685 A JP16195685 A JP 16195685A JP S6224646 A JPS6224646 A JP S6224646A
Authority
JP
Japan
Prior art keywords
melting point
sealing
low melting
air
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16195685A
Other languages
English (en)
Inventor
Keiichi Sato
敬一 佐藤
Toshihiro Tsuboi
敏宏 坪井
Atsushi Honda
厚 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP16195685A priority Critical patent/JPS6224646A/ja
Publication of JPS6224646A publication Critical patent/JPS6224646A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54Providing fillings in containers, e.g. gas fillings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は、半導体装置、特に低融点ガラス等でキャビテ
ィ空間を気密封止してなる気密封止型半導体装置に適用
して有効な技術に関する。
[背景技術] 低融点ガラス等を封止材として用いる、いわゆる気密封
止型の半導体装置では、パッケージ基板の封止代に被着
された低融点ガラスの溶着により前記パンケージ基板と
蓋体の接合を行い、キャビティ空間の気密封止を達成す
ることが知られている。
ここで、温度の上昇に伴い、低融点ガラスは軟化を開始
するが、キャビティ内部の空気圧も温度の上昇により増
大する。このため、キャビティ内部の気圧により前記封
止代の低融点ガラスは徐々に外部方向に押し出されて、
遂には封止代のガラスの一部にブローホールと呼ばれる
空気の吹き抜は穴が開いてしまうことが本発明者によっ
て見い出された。
さらに、ペレットの表面にはα線もしくは電子線対策と
してポリイミド樹脂等の耐α線層を形成することが知ら
れているが、前記ポリイミド樹脂等は加熱によりガスを
発生するため、キャビティ内部の空気圧の増大をさらに
促進し、よりブローホールの開きやすい状態となること
も合わせて本発明者により明らかにされた。
なお、半導体装置の気密封止の技術として詳しく述べで
ある例としては、株式会社工業調査会、1980年1月
15日発行rIc化実装技術」 (日本マイクロエレク
トロニクス協会編)、P148〜P149がある。
[発明の目的] 本発明の目的はパッケージの封止代におけるブローホー
ルの発生を防止して信頬性の高い半導体装置を提供する
ことにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージ部材にキャビティ内部と外部とを
貫通する空気抜き穴が開設されており、かつ前記空気抜
き穴にろう材が充填されて流体の流通を遮断してなる半
導体装置構造とすることにより、加熱条件下ではキャビ
ティ空間の空気を効率良(外部に排気し、パッケージ部
材取付は後は前記空気抜き穴にろう材を充填してキャビ
ティ内部の気密封止を達成することにより、加熱時にお
けるブローホールの発生を防止して信顛性の高い半導体
装置を提供することができる。
[実施例1] 第1図は本発明の一実施例である半導体装置を示す断面
図、第2図はこの半導体装置の蓋体における空気抜き穴
を示す拡大部分断面図である。
本実施例1の半導体装置1はペレット2が取付けられた
キャビティ空間3が気密封止されてなるリードレスチッ
プキャリア(LCC)型の半導体装置であって、複数層
のセラミック部材の組合せによりキャビティ空間3が形
成されたパッケージ基板4を有している。
このパッケージ基板4は、たとえば四角形の平板状のグ
リーンシートからなる底基板4aに、同じくグリーンシ
ートからなる中央部分がくりぬかれた形状の第−枠部材
4bを載置し、さらにその上に第二枠部材4Cおよび第
三枠部材4dを積層して所定の温度で同時焼結すること
により得ることができるものである。第−枠部材4bの
表面にはタングステン等の導体材料により所定形状の配
線層5が形成されており、この配線層5は第−枠部材4
bの表面を水平方向にパンケージ基板4の内部を貫通し
て、パッケージ外側面を経てパッケージ底面の一部にま
で延設されている。このような配線層5は、前述のパッ
ケージ基板4の製造工程に於いて、底基板4a上に第−
枠部材4bを載置した後にタングステンペーストを所定
形状にあらかしめ印刷しておくことにより形成すること
が可能である。なお、前記配!la層5はキャビティ空
間3に露出した部分はペレット2との電気的接続を行う
内部電極5aとして、またパッケージ基板4の外部に露
出した部分は実装基板等との電気的接続を行う外部型1
i5bとして機能するものであり、内部電極5aの表面
にはポンディングを良好に行うために金鍍金等を施して
もよい。
上記キャビティ空間3の底部にはシリコン半導体からな
るペレット2が金−シリコン共晶法により取付けられて
おり、このペレット2の表面に形成されたパッド6と前
記内部電極5aとは金、銅もしくはアルミニウム等から
なるワイヤ7により電気的導通が達成されている。この
ワイヤ7の張設は、たとえばワイヤ7の一端を加熱して
ペレット2上のパッド6に押圧した後、他端側を前記内
部電極5a上に超音波振動を印加しながら押圧して行う
ことができる。
ペレット2の表面にはポリイミド樹脂層8が形成されて
いる。このポリイミド樹脂層8は、α線等の影響により
ペレットの回路が誤動作するのを防止するためであり、
粘性を有する流動状のポリイミド樹脂8をペレット2の
表面にポツティングして加熱処理することにより形成可
能である。
パッケージ基板4の第二枠部材4Cの露出部分にはアル
ミナ等からなるキャンプ9が低融点ガラス10により取
付けられている。キャップ9の一部にはキャップ9の表
裏面方向に貫通する空気抜き穴11が開設されており、
その空気抜き穴11のキャップ表面側は裏面側よりも大
口径となっており、ろう材溜り部12を形成している。
このろう材溜り部12には低融点ガラス13が充填され
ており、通常はキャビティ空間3と外部との空気の流通
を妨げている。なお、前記空気抜き穴11はろう材溜り
部12の低融点ガラス13が溶融してもペレット2の表
面に滴下しないように、その口径りは0.1 ml−0
,5mm程度とすること、また、前記空気抜き穴をペレ
ット2とずれた位置に設置することが考えられる。
上記キャップ9のパンケージ基板4への取付けは以下の
ようにして行われる。
まず、パッケージ基板4の封止代、すなわち前記第二枠
部材4cの露出部分に低融点ガラス10を塗布した後に
キャップ9を載置する。ここで、融点温度が450℃に
設定された低融点ガラス10を封止材として用いる場合
、前記空気抜き穴11に充填するろう材としての低融点
ガラス13の融点温度は430℃程度の低温のものを用
いてもよい。以下、空気抜き穴11には低温の低融点ガ
ラス13を充填した場合に沿って説明する。
上記のように、キャップ9が封止代に載置された状態で
前記パッケージ基板4が封止炉(図示せず)に投入され
て封止工程が行われる。ここで、封止炉の加熱によりキ
ャビティ空間3は空気の熱膨張および、ポリイミド樹脂
から発生するガスの相乗効果により高圧状態となるが、
400℃程度の温度条件となったときに、まず充填材と
しての低融点カラス13が軟化し始めるため、キャビテ
ィ空間3のガスもしくは空気は空気抜き穴11からろう
材溜り部12の低融点ガラス13を押圧して低融点ガラ
ス13に貫通孔を形成してパッケージ外部に流出する。
その後、430℃程度で今度は封止材としての低融点ガ
ラス10が軟化を開始する。しかし、このときには既に
キャビティ空間3は常圧となっているため封止代の低融
点ガラスIOにブローホールが生じることはない。この
ようにして450℃程度まで加熱され、低融点ガラス1
0の溶着によりパッケージ基板4にキャップ9が接合さ
れると、封止炉からパンケージ基板4が取り出されて冷
却される。このとき、ろう材溜り部12の低融点ガラス
13は空気抜き穴11を塞ぐ状態で固化するため、キャ
ビティ空間3の気密封止が達成される。
[実施例2] 第3図は本発明の他の実施例である半導体装置のキャッ
プを示す拡大部分断面図である。
本実施例の半導体装置は実施例1で説明したものと略同
様のリードレスチップキャリア型半導体装置であるが、
空気抜き穴21のろう材溜り部22に充填されるろう材
として半田23を用いた点が異なる。すなわち、本実施
例2では、ろう材としての半田23の充填は封止炉工程
の後に行うものである。すなわち、封止炉によってパッ
ケージ基板にキャップ24が固定された後に前記空気抜
き穴21に半田23を充填することにより、封止時には
キャビティ内圧の上昇を防止でき、信転性の高い気密封
止を達成することができる。
なお、半田23の濡れ性を良好に保つために、ろう材溜
り部22の内側面に金属鍍金25を施してもよい。
[効果] (1)、パッケージ部材にキャビティ内部と外部とを貫
通する空気抜き穴を開設し、かつ前記空気抜き穴にろう
材を充填して流体の流通を遮断した半導体装置構造とす
ることにより、加熱条件下ではキャビティ空間の空気を
効率良く外部に排気し、パッケージ部材取付は後は前記
空気抜き穴にろう材を充填してキャビティ内部の気密封
止を達成できるため、封止代の封止材部分にブローホー
ルの発生を防止することができ、気密性の高い半導体装
置を提供することができる。
(2)、空気抜き穴にろう材溜り部を形成することによ
って、加熱によりキャビティ内圧が上昇したときにはキ
ャビティ内の空気を外部に流出させることができ、常圧
状態となったときにはろう材により空気抜き穴が塞がれ
るため、封止後にろう材の充填作業を行うことなく、気
密性の高い半導体装置を提供することができる。
(3)、ろう材としての低融点ガラスを封止材としての
低融点ガラスよりも融点温度を低く設定することにより
、ろう材の方が早く軟化して空気抜き穴を開口するため
、封止代側の低融点ガラスにブローホールを生じること
を防止できる。
(4)、前記(1)〜(3)により、キャビティ内圧の
増大を防止することができるため、ガスの発生し易いポ
リイミド樹脂を被着したペレットを用いた半導体装置で
あっても、信鎖性の高い気密封止を達成することができ
る。
(5)、前記+11〜(3)により、封止の際に封止代
の封止材が内圧により押圧されることを防止できるため
、ペレットが大形化して封止代に十分な面積を確保でき
ない半導体装置であっても、信転性の高い気密封止を達
成することができる。
(6ン、前記(5)により、大形ペレットを搭載した気
密信鎖性の高い半導体装置を提供することができる。
以上本発明者によってな□された発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、実施例ではいずれも空気抜き穴をキャンプに
開設した場合について説明したが、パッケージ基板側面
もしくは底部に開設したものであってもよい。半田23
の充填方法は、パッケージ全体を加熱する方法の他、レ
ーザービーム等を用いた局所加熱、溶融させた半田をボ
ッティングする、機械的に圧入するなど、様々な方法を
とることができる。
また、ろう材についても実施例で説明した低融点ガラス
および半田の他、銀ペースト等地のいかなる種類のもの
であってもよい。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるリードレスチップキャ
リア型の半導体装置に適用した場合について説明したが
、これに限定されるものではな(、キャビティ内のペレ
ットが気密封止されてなる半導体装置であれば、例えば
デュアルインラインパッケージ型、ピングリッドアレイ
パッケージ型もしくはフラットパッケージ型等の半導体
装置に適用しても有効な技術である。
【図面の簡単な説明】
第1図は本発明の実施例!である半導体装置を示す断面
図、 第2図は実施例1の半導体装置の蓋体における空気抜き
穴を示す拡大部分断面図、 第3図は本発明の実施例2の半導体装置の蓋体における
空気抜き穴を示す拡大部分断面図である。 1・・・半導体装置、2・・・ペレット、3・・・キャ
ビティ空間、4・・・パッケージ基板、4a・・・底基
板、4b〜4d・・・枠部材、5・・・配線層、5a・
・・内部電極、5b・・・外部電極、6・・・パッド、
7・・・ワイヤ、8・・・ポリイミド樹脂層、9・・・
キャップ、10・・・低融点ガラス、11・・・空気抜
き穴、12・・・ろう材溜り部、13・・・低融点ガラ
ス、21・・・空気抜き穴、22・・・ろう材溜り部、
23・・・半田、24・・・キャップ、25・・・金属
鍍金。

Claims (1)

  1. 【特許請求の範囲】 1、ペレットが取付けられたキャビティ空間を気密封止
    してなる半導体装置であって、パッケージ部材にキャビ
    ティ内部と外部とを貫通する空気抜き穴が開設されてお
    り、かつ前記空気抜き穴にろう材が充填されてなること
    を特徴とする半導体装置。 2、ろう材が低融点ガラスであることを特徴とする特許
    請求の範囲第1項記載の半導体装置。 3、ろう材としての低融点ガラスが封止材としての低融
    点ガラスよりも融点温度を低く設定してあることを特徴
    とする特許請求の範囲第2項記載の半導体装置。 4、空気抜き穴の外部側近傍に径大のろう材溜り部を有
    していることを特徴とする特許請求の範囲第1項記載の
    半導体装置。
JP16195685A 1985-07-24 1985-07-24 半導体装置 Pending JPS6224646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16195685A JPS6224646A (ja) 1985-07-24 1985-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16195685A JPS6224646A (ja) 1985-07-24 1985-07-24 半導体装置

Publications (1)

Publication Number Publication Date
JPS6224646A true JPS6224646A (ja) 1987-02-02

Family

ID=15745254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16195685A Pending JPS6224646A (ja) 1985-07-24 1985-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JPS6224646A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2660487A1 (fr) * 1990-03-28 1991-10-04 Cabot Ceramics Inc Systeme et procede de scellement pour modules hermetiques de microplaquettes.
JP2010004044A (ja) * 2008-06-18 2010-01-07 Qinghua Univ 真空素子の密封方法
JP2013182042A (ja) * 2012-02-29 2013-09-12 Nippon Telegr & Teleph Corp <Ntt> 光入出力装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2660487A1 (fr) * 1990-03-28 1991-10-04 Cabot Ceramics Inc Systeme et procede de scellement pour modules hermetiques de microplaquettes.
JP2010004044A (ja) * 2008-06-18 2010-01-07 Qinghua Univ 真空素子の密封方法
JP2013182042A (ja) * 2012-02-29 2013-09-12 Nippon Telegr & Teleph Corp <Ntt> 光入出力装置

Similar Documents

Publication Publication Date Title
US6157080A (en) Semiconductor device using a chip scale package
JPH11260985A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
US5314842A (en) Resin-sealed type semiconductor device and method for manufacturing the same
JP3427874B2 (ja) 樹脂封止型半導体装置とその製造方法
JPS6224646A (ja) 半導体装置
JP3857574B2 (ja) 半導体装置及びその製造方法
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JPH09219470A (ja) 半導体装置
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP3446695B2 (ja) 半導体装置
JPH1032300A (ja) リードフレーム,半導体装置及び半導体装置の製造方法
JPH01225140A (ja) 半導体装置の製造方法
JPH0629427A (ja) 半導体搭載用基板
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JP2000100868A (ja) 半導体装置およびその製造方法
JPH10189792A (ja) 半導体パッケージ
JPH07273250A (ja) 半導体装置
JPS60223142A (ja) 半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPS60165742A (ja) 半導体装置
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
JPH0240940A (ja) 混成集積回路パッケージ