JPH11233659A - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JPH11233659A JPH11233659A JP10032819A JP3281998A JPH11233659A JP H11233659 A JPH11233659 A JP H11233659A JP 10032819 A JP10032819 A JP 10032819A JP 3281998 A JP3281998 A JP 3281998A JP H11233659 A JPH11233659 A JP H11233659A
- Authority
- JP
- Japan
- Prior art keywords
- ground line
- electronic component
- lid
- base
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1616—Cavity shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】ノイズによって内部に収容する電子部品に誤動
作が起こる。 【解決手段】表面に電子部品４が搭載される搭載部Ａを
有し、表面及び／又は内部に前記電子部品４の信号電
極、グランド電極、電源電極が電気的に接続される信号
線５ａ、グランド線５ｂ、電源線５ｃを有する基体２
と、前記搭載部Ａに搭載される電子部品４を内部に収容
するための凹部Ｂを有する蓋体３とから成り、基体２と
蓋体３とを封止材８を介し取着することによって内部に
電子部品４を気密に収容するようになした電子部品収納
用パッケージであって、前記グランド線５ｂは少なくと
も一つの補助グランド線５ｄが分岐しており、該グラン
ド線５ｂと補助グランド線５ｄとで前記信号線５ａを挟
み込むとともにグランド線５ｂ、補助グランド線５ｄの
少なくとも一部に磁性粉末を含有させ、かつ蓋体３の凹
部Ｂ内壁に三角柱形状の突起１０が複数個配列された金
属層９を被着させるとともに該金属層９を前記基体２の
グランド線５ｂもしくは補助グランド線５ｄに電気的に
接続させた。
作が起こる。 【解決手段】表面に電子部品４が搭載される搭載部Ａを
有し、表面及び／又は内部に前記電子部品４の信号電
極、グランド電極、電源電極が電気的に接続される信号
線５ａ、グランド線５ｂ、電源線５ｃを有する基体２
と、前記搭載部Ａに搭載される電子部品４を内部に収容
するための凹部Ｂを有する蓋体３とから成り、基体２と
蓋体３とを封止材８を介し取着することによって内部に
電子部品４を気密に収容するようになした電子部品収納
用パッケージであって、前記グランド線５ｂは少なくと
も一つの補助グランド線５ｄが分岐しており、該グラン
ド線５ｂと補助グランド線５ｄとで前記信号線５ａを挟
み込むとともにグランド線５ｂ、補助グランド線５ｄの
少なくとも一部に磁性粉末を含有させ、かつ蓋体３の凹
部Ｂ内壁に三角柱形状の突起１０が複数個配列された金
属層９を被着させるとともに該金属層９を前記基体２の
グランド線５ｂもしくは補助グランド線５ｄに電気的に
接続させた。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品を収納する
ための電子部品収納用パッケージに関するものである。
ための電子部品収納用パッケージに関するものである。
【０００２】
【従来の技術】従来の電子部品収納用パッケージは、内
部にタングステンやモリブデン等で形成された電源線、
グランド線、信号線を有し、且つ上面に電子部品を搭載
するための搭載部を有するアルミナセラミックス等の電
気絶縁材料より成る基体と、同じくアルミナセラミック
ス等の電気絶縁材料より成り、前記基体の搭載部に搭載
される半導体素子等の電子部品を収容する空所を形成す
るための凹部を有する蓋体とから構成されており、基体
の搭載部に半導体素子等の電子部品を搭載固定するとと
もに該電子部品の各端子を基体に設けた電源線、グラン
ド線、信号線にボンディングワイヤを介し電気的に接続
し、しかる後、基体上に蓋体を内部に電子部品を収容す
るようにしてガラス等の封止材により接合させ、これに
よって最終製品としての電子装置が完成する。
部にタングステンやモリブデン等で形成された電源線、
グランド線、信号線を有し、且つ上面に電子部品を搭載
するための搭載部を有するアルミナセラミックス等の電
気絶縁材料より成る基体と、同じくアルミナセラミック
ス等の電気絶縁材料より成り、前記基体の搭載部に搭載
される半導体素子等の電子部品を収容する空所を形成す
るための凹部を有する蓋体とから構成されており、基体
の搭載部に半導体素子等の電子部品を搭載固定するとと
もに該電子部品の各端子を基体に設けた電源線、グラン
ド線、信号線にボンディングワイヤを介し電気的に接続
し、しかる後、基体上に蓋体を内部に電子部品を収容す
るようにしてガラス等の封止材により接合させ、これに
よって最終製品としての電子装置が完成する。
【０００３】しかしながら、従来、基体や蓋体に使用さ
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、タングステンやモリブデン等からな
る信号線は高調波のノイズを伝搬させ易いこと、及び近
時、半導体素子等の電子部品は高速駆動が行われるよう
になってきており、ノイズの影響を極めて受け易いもの
となってきていること等から外部近接位置にノイズ発生
源があると内部に収容する半導体素子等の電子部品や基
体に設けた信号線にノイズが極めて容易に入り込み、そ
の結果、前記入り込んだノイズによって半導体素子等の
電子部品に誤動作を発生させてしまうという欠点を有し
ていた。
れているアルミナセラミックスはノイズに対するシール
ド効果が低いこと、タングステンやモリブデン等からな
る信号線は高調波のノイズを伝搬させ易いこと、及び近
時、半導体素子等の電子部品は高速駆動が行われるよう
になってきており、ノイズの影響を極めて受け易いもの
となってきていること等から外部近接位置にノイズ発生
源があると内部に収容する半導体素子等の電子部品や基
体に設けた信号線にノイズが極めて容易に入り込み、そ
の結果、前記入り込んだノイズによって半導体素子等の
電子部品に誤動作を発生させてしまうという欠点を有し
ていた。
【０００４】また高速駆動を行う電子部品はそれ自体が
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
ノイズを発生し易く、電子部品が発生したノイズは他の
装置に入り込んで誤動作等の悪影響を与えるという問題
も有していた。
【０００５】そこで上記欠点を解消するために、本願出
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した（特願平４ー２０
３６４６号参照）。
願人は先に、基体に形成されている信号線をグランド線
で挟み、かつ蓋体の凹部内壁に金属層を被着させるとと
もに該金属層を基体のグランド線に電気的に接続させた
電子部品収納用パッケージを提案した（特願平４ー２０
３６４６号参照）。
【０００６】かかる電子部品収納用パッケージによれ
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
ば、基体の信号線をグランド線で挟み、かつ蓋体の凹部
内壁に金属層を被着させるとともに該金属層を前記基体
のグランド線に電気的に接続させたことから基体に形成
した信号線及びパッケージの内部に収容する電子部品の
両方はグランド線で完全にシールドされることとなって
基体に形成した信号線及びパッケージの内部に収容する
電子部品に外部ノイズが入り込むことはなく、その結
果、内部に収容する電子部品を正常、且つ安定に作動さ
せることが可能となる。
【０００７】また同時に内部に収容する電子部品等が発
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
生するノイズはパッケージの外部に漏れることは無く、
その結果、近接して配置される他の装置に誤動作等の悪
影響を与えることもない。
【０００８】
【発明が解決しようとする課題】しかしながら、この電
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
こと、及び搭載する電子部品の作動に伴う電源電圧の変
動によって電源線とグランド線間に発生するノイズの信
号線への入り込みは防止できず、これらノイズは依然と
して信号線を介して半導体素子等の電子部品に入り込
み、電子部品を誤動作させてしまうという解決すべき課
題を有していた。
子部品収納用パッケージにおいては、パッケージ内部に
収容する電子部品への外部ノイズの影響及びパッケージ
内部に収容する電子部品が発したノイズの外部装置への
影響は有効に防止し得るもののパッケージ内部に収容す
る電子部品が発したノイズはその一部が蓋体の凹部内壁
に被着させた金属層で反射して元の電子部品に入り込む
こと、及び搭載する電子部品の作動に伴う電源電圧の変
動によって電源線とグランド線間に発生するノイズの信
号線への入り込みは防止できず、これらノイズは依然と
して信号線を介して半導体素子等の電子部品に入り込
み、電子部品を誤動作させてしまうという解決すべき課
題を有していた。
【０００９】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する電子部品にノイズが入り
込むのを有効に防止し、電子部品を長期間にわたり正
常、かつ安定に作動させることができる電子部品収納用
パッケージを提供することにある。
で、その目的は内部に収容する電子部品にノイズが入り
込むのを有効に防止し、電子部品を長期間にわたり正
常、かつ安定に作動させることができる電子部品収納用
パッケージを提供することにある。
【００１０】
【課題を解決するための手段】本発明は、表面に電子部
品が搭載される搭載部を有し、表面及び／又は内部に前
記電子部品の信号電極、グランド電極、電源電極が電気
的に接続される信号線、グランド線、電源線を有する基
体と、前記搭載部に搭載される電子部品を内部に収容す
るための凹部を有する蓋体とから成り、基体と蓋体とを
封止材を介し取着することによって内部に電子部品を気
密に収容するようになした電子部品収納用パッケージで
あって、前記グランド線は少なくとも一つの補助グラン
ド線が分岐しており、該グランド線と補助グランド線と
で前記信号線を挟み込むとともにグランド線、補助グラ
ンド線の少なくとも一部に磁性粉末を含有させ、かつ蓋
体の凹部内壁に三角柱形状の突起が複数個配列された金
属層を被着させるとともに該金属層を前記基体のグラン
ド線もしくは補助グランド線に電気的に接続させたこと
を特徴とするものである。
品が搭載される搭載部を有し、表面及び／又は内部に前
記電子部品の信号電極、グランド電極、電源電極が電気
的に接続される信号線、グランド線、電源線を有する基
体と、前記搭載部に搭載される電子部品を内部に収容す
るための凹部を有する蓋体とから成り、基体と蓋体とを
封止材を介し取着することによって内部に電子部品を気
密に収容するようになした電子部品収納用パッケージで
あって、前記グランド線は少なくとも一つの補助グラン
ド線が分岐しており、該グランド線と補助グランド線と
で前記信号線を挟み込むとともにグランド線、補助グラ
ンド線の少なくとも一部に磁性粉末を含有させ、かつ蓋
体の凹部内壁に三角柱形状の突起が複数個配列された金
属層を被着させるとともに該金属層を前記基体のグラン
ド線もしくは補助グランド線に電気的に接続させたこと
を特徴とするものである。
【００１１】また本発明は、前記金属層の三角柱形状の
突起は底辺の長さが０．２乃至１．０ｍｍ、幅が０．２
乃至１．０ｍｍ、高さが０．３乃至１．０ｍｍであるこ
とを特徴とするものである。
突起は底辺の長さが０．２乃至１．０ｍｍ、幅が０．２
乃至１．０ｍｍ、高さが０．３乃至１．０ｍｍであるこ
とを特徴とするものである。
【００１２】本発明の電子部品収納用パッケージによれ
ば、電子部品の信号電極に接続される信号線をグランド
線と該グランド線より分岐した補助グランド線とで挟み
込むとともにグランド線及び補助グランド線の少なくと
も一部に磁性粉末を含有させたことから信号線に外部か
らノイズが直接作用して入り込むことはなく、また搭載
する電子部品の作動に伴う電源電圧の変動によって電源
線とグランド線間に発生するノイズも電子部品に入り込
む前にグランド層または補助グランド層に含有されてい
る磁性粉末で熱エネルギーに変換されて吸収され、その
結果、電子部品にこれらノイズが入り込むことはなく、
電子部品を常に正常に作動させることができる。
ば、電子部品の信号電極に接続される信号線をグランド
線と該グランド線より分岐した補助グランド線とで挟み
込むとともにグランド線及び補助グランド線の少なくと
も一部に磁性粉末を含有させたことから信号線に外部か
らノイズが直接作用して入り込むことはなく、また搭載
する電子部品の作動に伴う電源電圧の変動によって電源
線とグランド線間に発生するノイズも電子部品に入り込
む前にグランド層または補助グランド層に含有されてい
る磁性粉末で熱エネルギーに変換されて吸収され、その
結果、電子部品にこれらノイズが入り込むことはなく、
電子部品を常に正常に作動させることができる。
【００１３】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に金属層を被着させるとともに
該金属層を基体に形成したグランド線または補助グラン
ド線に電気的に接続させたことからパッケージ内部に収
容する電子部品はグランド線、補助グランド線及び金属
層で完全にシールドされることとなり、その結果、パッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことはなく、内部に収容する電子部品を正常、かつ安
定に作動させることが可能となる。
よれば、蓋体の凹部内壁に金属層を被着させるとともに
該金属層を基体に形成したグランド線または補助グラン
ド線に電気的に接続させたことからパッケージ内部に収
容する電子部品はグランド線、補助グランド線及び金属
層で完全にシールドされることとなり、その結果、パッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことはなく、内部に収容する電子部品を正常、かつ安
定に作動させることが可能となる。
【００１４】更に本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなす突起を複数個配列させたことからパッケー
ジ内部に収容する電子部品が作動時にノイズを発したと
してもそのノイズは突起で放射角度が制御されて元の電
子部品に入り込むことはなく、その結果、電子部品を正
常、かつ安定に作動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなす突起を複数個配列させたことからパッケー
ジ内部に収容する電子部品が作動時にノイズを発したと
してもそのノイズは突起で放射角度が制御されて元の電
子部品に入り込むことはなく、その結果、電子部品を正
常、かつ安定に作動させることが可能となる。
【００１５】
【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図１乃至図３は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ１は、主に、基体２と蓋体３とから構成され
ている。
詳細に説明する。図１乃至図３は本発明の電子部品収納
用パッケージとして半導体素子を収容する半導体素子収
納用パッケージを例に示す図であり、半導体素子収納用
パッケージ１は、主に、基体２と蓋体３とから構成され
ている。
【００１６】前記基体２は、概ね四角形の板状の部材で
あり、電気絶縁材料、具体的には、例えば、ＳｉＯ2 ー
Ａｌ2 Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結晶性ガラス
等のガラスセラミックス焼結体やエポキシ樹脂等の有機
樹脂で構成されている。
あり、電気絶縁材料、具体的には、例えば、ＳｉＯ2 ー
Ａｌ2 Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結晶性ガラス
等のガラスセラミックス焼結体やエポキシ樹脂等の有機
樹脂で構成されている。
【００１７】また前記基体２の上面中央部には半導体素
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定される。
子４を搭載する搭載部Ａが形成されており、該搭載部Ａ
には半導体素子４が接着剤を介して取着固定される。
【００１８】前記基体２は、例えば、ＳｉＯ2 ーＡｌ2
Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結晶性ガラス等のガ
ラスセラミックス焼結体から成る場合、酸化珪素（Ｓｉ
Ｏ2）、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化マグネ
シウム（ＭｇＯ）、酸化亜鉛（ＺｎＯ）、酸化ビスマス
（Ｂ2 Ｏ3 ）に適当な有機溶剤、溶媒、可塑剤等を添加
混合して泥漿状となすとともに、該泥漿物をドクターブ
レード法やカレンダーロール法等によりシート状に成形
して複数枚のグリーンシート（生シート）を得、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともに所定の順に上下に積層し、８００〜１０５０℃の
温度で焼成することによって製作され、またエポキシ樹
脂等の有機樹脂からなる場合には、所定厚みのエポキシ
樹脂前駆体を上下に積層し、しかる後、これを８０〜３
００℃の温度で１０秒〜２４時間、熱処理することによ
って製作される。
Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結晶性ガラス等のガ
ラスセラミックス焼結体から成る場合、酸化珪素（Ｓｉ
Ｏ2）、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化マグネ
シウム（ＭｇＯ）、酸化亜鉛（ＺｎＯ）、酸化ビスマス
（Ｂ2 Ｏ3 ）に適当な有機溶剤、溶媒、可塑剤等を添加
混合して泥漿状となすとともに、該泥漿物をドクターブ
レード法やカレンダーロール法等によりシート状に成形
して複数枚のグリーンシート（生シート）を得、しかる
後、前記グリーンシートに適当な打ち抜き加工を施すと
ともに所定の順に上下に積層し、８００〜１０５０℃の
温度で焼成することによって製作され、またエポキシ樹
脂等の有機樹脂からなる場合には、所定厚みのエポキシ
樹脂前駆体を上下に積層し、しかる後、これを８０〜３
００℃の温度で１０秒〜２４時間、熱処理することによ
って製作される。
【００１９】前記基体２はまたその内部及び上下面に信
号線５ａ、グランド線５ｂ、電源線５ｃが被着形成され
ており、該信号線５ａ、グランド線５ｂ及び電源線５ｃ
の基体２上面部に導出する部位には半導体素子４の各電
極がボンディングワイヤ６を介して電気的に接続され、
また基体２の下面部に導出する部位には外部リードピン
７がロウ材を介し取着されている。
号線５ａ、グランド線５ｂ、電源線５ｃが被着形成され
ており、該信号線５ａ、グランド線５ｂ及び電源線５ｃ
の基体２上面部に導出する部位には半導体素子４の各電
極がボンディングワイヤ６を介して電気的に接続され、
また基体２の下面部に導出する部位には外部リードピン
７がロウ材を介し取着されている。
【００２０】前記信号線５ａ、グランド線５ｂ及び電源
線５ｃは半導体素子４の各電極（信号電極、グランド電
極、電源電極等）を外部電気回路と接続される外部リー
ドピン７に電気的に接続させる作用を為し、該信号線５
ａ、グランド線５ｂ及び電源線５ｃは、銅、銀、金等の
金属粉末によって形成されている。
線５ｃは半導体素子４の各電極（信号電極、グランド電
極、電源電極等）を外部電気回路と接続される外部リー
ドピン７に電気的に接続させる作用を為し、該信号線５
ａ、グランド線５ｂ及び電源線５ｃは、銅、銀、金等の
金属粉末によって形成されている。
【００２１】前記信号線５ａ、グランド線５ｂ及び電源
線５ｃは、具体的には銅等の金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体２とな
るグリーンシートの表面に予め従来周知のスクリーン印
刷法等の厚膜手法を採用し印刷塗布しておくことによっ
て基体２の内部及び上下面に被着形成される。
線５ｃは、具体的には銅等の金属粉末に適当な有機溶
剤、溶媒を添加混合して得た金属ペーストを基体２とな
るグリーンシートの表面に予め従来周知のスクリーン印
刷法等の厚膜手法を採用し印刷塗布しておくことによっ
て基体２の内部及び上下面に被着形成される。
【００２２】なお、前記信号線５ａ、グランド線５ｂ及
び電源線５ｃを銅、銀、金等の金属粉末で形成した場
合、該銅、銀、金等はその電気抵抗率が３μΩ・ｃｍ以
下と低いことから信号線５ａを電気信号が伝搬しても電
気信号に大きな減衰を生じることはなく、これによって
半導体素子４に対し電気信号を確実に出し入れすること
ができる。
び電源線５ｃを銅、銀、金等の金属粉末で形成した場
合、該銅、銀、金等はその電気抵抗率が３μΩ・ｃｍ以
下と低いことから信号線５ａを電気信号が伝搬しても電
気信号に大きな減衰を生じることはなく、これによって
半導体素子４に対し電気信号を確実に出し入れすること
ができる。
【００２３】また前記銅、銀、金等の金属粉末はその融
点が９６０〜１０８０℃であるものの基体２を構成する
ＳｉＯ2 ーＡｌ2 Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結
晶性ガラス等のガラスセラミックス焼結体やエポキシ樹
脂等の有機樹脂の焼成温度及び熱処理温度がいずれも低
いことから基体２を焼成や熱処理して形成する際に同時
に信号線５ａ、グランド線５ｂ及び電源線５ｃを形成す
ることが可能となる。
点が９６０〜１０８０℃であるものの基体２を構成する
ＳｉＯ2 ーＡｌ2 Ｏ3 ーＭｇＯーＺｎＯーＢ2 Ｏ3 系結
晶性ガラス等のガラスセラミックス焼結体やエポキシ樹
脂等の有機樹脂の焼成温度及び熱処理温度がいずれも低
いことから基体２を焼成や熱処理して形成する際に同時
に信号線５ａ、グランド線５ｂ及び電源線５ｃを形成す
ることが可能となる。
【００２４】更に前記グランド線５ｂはその一部から少
なくとも一つの補助グランド線５ｄが分岐されていると
ともに該グランド線５ｂと補助グランド線５ｄとの間に
信号線５ａを挟み込ませており、これによって信号線５
ａはその周囲がグランド線５ｂと補助グランド線５ｄに
よって完全にシールドされた状態となっている。そのた
め信号線５ａに外部からノイズが入り込もうとしても該
ノイズはグランド線５ｂ及び補助グランド線５ｄで遮断
され、信号線５ａにノイズが入り込んで半導体素子４を
誤動作させることはない。
なくとも一つの補助グランド線５ｄが分岐されていると
ともに該グランド線５ｂと補助グランド線５ｄとの間に
信号線５ａを挟み込ませており、これによって信号線５
ａはその周囲がグランド線５ｂと補助グランド線５ｄに
よって完全にシールドされた状態となっている。そのた
め信号線５ａに外部からノイズが入り込もうとしても該
ノイズはグランド線５ｂ及び補助グランド線５ｄで遮断
され、信号線５ａにノイズが入り込んで半導体素子４を
誤動作させることはない。
【００２５】また更に前記グランド線５ｂ及び補助グラ
ンド線５ｄにはその少なくとも一部に磁性粉末が含有さ
れた磁性領域を有しており、半導体素子４の作動に伴う
電源電圧の変動によって電源線５ｃとグランド線５ｂ及
び補助グランド線５ｄ間に発生するノイズは半導体素子
４に入り込む前にグランド線５ｂ及び補助グランド線５
ｄに含有されている磁性粉末で熱エネルギーに変換され
て吸収され、その結果、半導体素子４にこれらノイズが
入り込むことはなく、半導体素子４を常に正常に作動さ
せることができる。
ンド線５ｄにはその少なくとも一部に磁性粉末が含有さ
れた磁性領域を有しており、半導体素子４の作動に伴う
電源電圧の変動によって電源線５ｃとグランド線５ｂ及
び補助グランド線５ｄ間に発生するノイズは半導体素子
４に入り込む前にグランド線５ｂ及び補助グランド線５
ｄに含有されている磁性粉末で熱エネルギーに変換され
て吸収され、その結果、半導体素子４にこれらノイズが
入り込むことはなく、半導体素子４を常に正常に作動さ
せることができる。
【００２６】前記グランド線５ｂ及び補助グランド線５
ｄの少なくとも一部に含有される磁性粉末としてはＺｎ
Ｆｅ2 Ｏ4 、ＭｎＦｅ2 Ｏ4 、ＦｅＦｅ2 Ｏ4 、ＣｏＦ
ｅ2Ｏ4 、ＮｉＦｅ2 Ｏ4 、ＣｕＦｅ2 Ｏ4 や六方晶フ
ェライト（ＢａーＳｒーＣｏーＺｎーＦｅーＯ）の少な
くとも１種が好適に使用される。
ｄの少なくとも一部に含有される磁性粉末としてはＺｎ
Ｆｅ2 Ｏ4 、ＭｎＦｅ2 Ｏ4 、ＦｅＦｅ2 Ｏ4 、ＣｏＦ
ｅ2Ｏ4 、ＮｉＦｅ2 Ｏ4 、ＣｕＦｅ2 Ｏ4 や六方晶フ
ェライト（ＢａーＳｒーＣｏーＺｎーＦｅーＯ）の少な
くとも１種が好適に使用される。
【００２７】前記ＺｎＦｅ2 Ｏ4 、ＭｎＦｅ2 Ｏ4 等か
ら成る磁性粉末は中性または還元性雰囲気中にて１２０
０℃の温度で磁性を失うが、基体２を形成するＳｉＯ2
ーＡｌ2 Ｏ3 −ＭｇＯ−ＺｎＯ−Ｂ2 Ｏ3 系結晶性ガラ
ス等のガラスセラミックス焼結体やエポキシ樹脂等の有
機樹脂の焼成温度及び熱処理温度はいずれも１０５０℃
以下と低いことから磁性領域を有するグランド線５ｂ及
び補助グランド線５ｄを基体２と同時焼成によって形成
しても磁性粉末が磁性を失うことはなく、これによって
半導体素子４の作動に伴う電源電圧の変動に起因して電
源線５ｃとグランド線５ｂ及び補助グランド線５ｄ間に
発生するノイズは磁性粉末により確実に熱エネルギーに
変換されて吸収することができる。
ら成る磁性粉末は中性または還元性雰囲気中にて１２０
０℃の温度で磁性を失うが、基体２を形成するＳｉＯ2
ーＡｌ2 Ｏ3 −ＭｇＯ−ＺｎＯ−Ｂ2 Ｏ3 系結晶性ガラ
ス等のガラスセラミックス焼結体やエポキシ樹脂等の有
機樹脂の焼成温度及び熱処理温度はいずれも１０５０℃
以下と低いことから磁性領域を有するグランド線５ｂ及
び補助グランド線５ｄを基体２と同時焼成によって形成
しても磁性粉末が磁性を失うことはなく、これによって
半導体素子４の作動に伴う電源電圧の変動に起因して電
源線５ｃとグランド線５ｂ及び補助グランド線５ｄ間に
発生するノイズは磁性粉末により確実に熱エネルギーに
変換されて吸収することができる。
【００２８】前記グランド線５ｂ及び補助グランド線５
ｄの内部に含有される磁性粉末はその量が１０重量％未
満であると磁性粉末の絶対量が少なくなって電源線５ｃ
とグランド線５ｂ及び補助グランド線５ｄとの間に発生
するノイズを良好に吸収するのが困難となり、また７０
重量％を超えるとグランド線５ｂ及び補助グランド線５
ｄの導通抵抗が高くなり、半導体素子４に所定の電力を
供給するのが困難となる危険性がある。従って、前記グ
ランド線５ｂ及び補助グランド線５ｄの内部に含有され
る磁性粉末はその量を１０乃至７０重量％の範囲として
おくことが好ましい。
ｄの内部に含有される磁性粉末はその量が１０重量％未
満であると磁性粉末の絶対量が少なくなって電源線５ｃ
とグランド線５ｂ及び補助グランド線５ｄとの間に発生
するノイズを良好に吸収するのが困難となり、また７０
重量％を超えるとグランド線５ｂ及び補助グランド線５
ｄの導通抵抗が高くなり、半導体素子４に所定の電力を
供給するのが困難となる危険性がある。従って、前記グ
ランド線５ｂ及び補助グランド線５ｄの内部に含有され
る磁性粉末はその量を１０乃至７０重量％の範囲として
おくことが好ましい。
【００２９】更に前記信号線５ａ、グランド線５ｂ、電
源線５ｃ等はその露出する表面にニッケル、金等から成
る耐蝕性に優れ、且つ良導電性の金属を従来周知のメッ
キ法によリ１．０乃至２０．０μｍの厚みに被着させて
おけば信号線５ａ、グランド線５ｂ、電源線５ｃが酸化
腐蝕して断線等をするのを有効に防止することができる
とともに信号線５ａやグランド線５ｂ、電源線５ｃ等へ
のボンディングワイヤ６の接続及び外部リードピンの取
着を確実となすことができる。従って、前記信号線５
ａ、グランド線５ｂ、電源線５ｃ等はその露出する表面
にニッケル、金等から成る耐蝕性に優れ、且つ良導電性
の金属を１．０乃至２０．０μｍの厚みに被着させてお
くことが好ましい。
源線５ｃ等はその露出する表面にニッケル、金等から成
る耐蝕性に優れ、且つ良導電性の金属を従来周知のメッ
キ法によリ１．０乃至２０．０μｍの厚みに被着させて
おけば信号線５ａ、グランド線５ｂ、電源線５ｃが酸化
腐蝕して断線等をするのを有効に防止することができる
とともに信号線５ａやグランド線５ｂ、電源線５ｃ等へ
のボンディングワイヤ６の接続及び外部リードピンの取
着を確実となすことができる。従って、前記信号線５
ａ、グランド線５ｂ、電源線５ｃ等はその露出する表面
にニッケル、金等から成る耐蝕性に優れ、且つ良導電性
の金属を１．０乃至２０．０μｍの厚みに被着させてお
くことが好ましい。
【００３０】また更に前記信号線５ａ、グランド線５
ｂ、電源線５ｃには外部リードピン７が取着されてお
り、該外部リードピン７は内部に収容する半導体素子４
の各電極を外部電気回路に電気的に接続する作用を為
し、コバール金属（ＦｅーＮｉーＣｏ合金）や４２アロ
イ（ＦｅーＮｉ合金）等の金属を板状に加工したものが
使用されている。
ｂ、電源線５ｃには外部リードピン７が取着されてお
り、該外部リードピン７は内部に収容する半導体素子４
の各電極を外部電気回路に電気的に接続する作用を為
し、コバール金属（ＦｅーＮｉーＣｏ合金）や４２アロ
イ（ＦｅーＮｉ合金）等の金属を板状に加工したものが
使用されている。
【００３１】前記外部リードピン７はまたその露出表面
にニッケル、金等を従来周知のメッキ法によリ１．０乃
至２０．０μｍの厚みに被着させておけば外部リードピ
ン７を外部電気回路に確実、且つ強固に接続させること
ができる。従って、外部リードピン７の露出表面にもニ
ッケル、金等を１．０乃至２０．０μｍの厚みに被着さ
せておくことが好ましい。
にニッケル、金等を従来周知のメッキ法によリ１．０乃
至２０．０μｍの厚みに被着させておけば外部リードピ
ン７を外部電気回路に確実、且つ強固に接続させること
ができる。従って、外部リードピン７の露出表面にもニ
ッケル、金等を１．０乃至２０．０μｍの厚みに被着さ
せておくことが好ましい。
【００３２】更に前記基体２はその上面に後述する蓋体
３がガラス等から成る封止材８を介して接合され、これ
によって基体２と蓋体３とから成る容器内部に半導体素
子４が気密に収容される。
３がガラス等から成る封止材８を介して接合され、これ
によって基体２と蓋体３とから成る容器内部に半導体素
子４が気密に収容される。
【００３３】前記蓋体３は、酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その下面中
央部に半導体素子４を収容する空所を形成するための凹
部Ｂが形成された椀状となっている。
【００３４】前記蓋体３は例えば酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化珪素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、
酸化亜鉛カルシウム（ＣａＯ）等に適当な有機溶剤、溶
媒を添加混合して得た原料粉末を所定形状のプレス金型
内に充填するとともに一定圧力を印加して成形し、しか
る後、前記成形品を約１５００℃の温度で焼成すること
によって製作される。
結体から成る場合、酸化アルミニウム（Ａｌ2 Ｏ3 ）、
酸化珪素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、
酸化亜鉛カルシウム（ＣａＯ）等に適当な有機溶剤、溶
媒を添加混合して得た原料粉末を所定形状のプレス金型
内に充填するとともに一定圧力を印加して成形し、しか
る後、前記成形品を約１５００℃の温度で焼成すること
によって製作される。
【００３５】前記蓋体３はまたその凹部Ｂの内壁から下
面の一部にかけて銀、パラジウム等の金属から成る金属
層９が形成されており、該金属層９はその一部を基体２
の上面に形成したグランド線５ｂ上に直接接合させるこ
とによってグランド線５ｂに電気的に接続される。この
場合、内部に収容される半導体素子４は基体２に設けた
グランド線５ｂ（またはグランド線５ｂより分岐する補
助グランド線５ｄ）と該グランド線５ｂと電気的に接続
する蓋体３の金属層９とで完全に囲まれてシールドさ
れ、外部ノイズが蓋体３を介して入り込むことはなく、
内部に収容する半導体素子４を正常、かつ安定に作動さ
せることが可能となる。同時に内部に収容した半導体素
子４が発生するノイズは蓋体３を介して外部に漏れるこ
とも無くなり、外部装置に悪影響を与えることもない。
面の一部にかけて銀、パラジウム等の金属から成る金属
層９が形成されており、該金属層９はその一部を基体２
の上面に形成したグランド線５ｂ上に直接接合させるこ
とによってグランド線５ｂに電気的に接続される。この
場合、内部に収容される半導体素子４は基体２に設けた
グランド線５ｂ（またはグランド線５ｂより分岐する補
助グランド線５ｄ）と該グランド線５ｂと電気的に接続
する蓋体３の金属層９とで完全に囲まれてシールドさ
れ、外部ノイズが蓋体３を介して入り込むことはなく、
内部に収容する半導体素子４を正常、かつ安定に作動さ
せることが可能となる。同時に内部に収容した半導体素
子４が発生するノイズは蓋体３を介して外部に漏れるこ
とも無くなり、外部装置に悪影響を与えることもない。
【００３６】前記金属層９は銀粉末、パラジウム粉末に
適当な有機溶剤、溶媒を添加混合することによって得た
金属ペーストを蓋体３の凹部Ｂ内壁及び下面一部に従来
周知のスクリーン印刷法等により塗布させ、しかる後、
これを９００℃の温度で焼き付けることによって蓋体３
の凹部Ｂ内壁及び下面一部に被着される。
適当な有機溶剤、溶媒を添加混合することによって得た
金属ペーストを蓋体３の凹部Ｂ内壁及び下面一部に従来
周知のスクリーン印刷法等により塗布させ、しかる後、
これを９００℃の温度で焼き付けることによって蓋体３
の凹部Ｂ内壁及び下面一部に被着される。
【００３７】更に前記蓋体３の凹部Ｂ内壁に被着させた
金属層９には図２に示すように三角柱形状の突起１０が
複数個配列されている。
金属層９には図２に示すように三角柱形状の突起１０が
複数個配列されている。
【００３８】前記突起１０は内部に収容する半導体素子
４が作動時に発するノイズの放射方向を制御する作用を
なし、半導体素子４が作動時にノイズを発したとしても
そのノイズは突起１０で放射角度が制御されて元の半導
体素子４に入り込むことはなく、これよって半導体素子
４を常に正常、かつ安定に作動させることが可能とな
る。
４が作動時に発するノイズの放射方向を制御する作用を
なし、半導体素子４が作動時にノイズを発したとしても
そのノイズは突起１０で放射角度が制御されて元の半導
体素子４に入り込むことはなく、これよって半導体素子
４を常に正常、かつ安定に作動させることが可能とな
る。
【００３９】前記突起１０は例えば、フェライト、亜
鉛、アルミニウム等の金属材料からなり、放電加工、プ
レス加工、いこみ加工等によって三角柱形状となしたも
のを金属層９にエポキシ樹脂等の接着材で接着すること
によって蓋体３の凹部Ｂ内壁に被着させた金属層９に形
成される。
鉛、アルミニウム等の金属材料からなり、放電加工、プ
レス加工、いこみ加工等によって三角柱形状となしたも
のを金属層９にエポキシ樹脂等の接着材で接着すること
によって蓋体３の凹部Ｂ内壁に被着させた金属層９に形
成される。
【００４０】また前記突起１０は底辺の長さを０．２乃
至１．０ｍｍ、幅を０．２乃至１．０ｍｍ、高さを０．
３乃至１．０ｍｍの範囲とした三角柱形状を成してお
り、底辺の長さを０．２乃至１．０ｍｍ、幅を０．２乃
至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲とし
ておくと、側面の角度が金属層９の面に対して３０乃至
８５゜となり、突起１０が半導体素子４の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子４に入り込むのを完全に防止
して、半導体素子４をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起１０
はその底辺の長さを０．２乃至１．０ｍｍ、幅を０．２
乃至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲と
しておくことが好ましい。
至１．０ｍｍ、幅を０．２乃至１．０ｍｍ、高さを０．
３乃至１．０ｍｍの範囲とした三角柱形状を成してお
り、底辺の長さを０．２乃至１．０ｍｍ、幅を０．２乃
至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲とし
ておくと、側面の角度が金属層９の面に対して３０乃至
８５゜となり、突起１０が半導体素子４の作動時に発し
たノイズの放射角度を効率よく制御し、ノイズが該ノイ
ズを発した元の半導体素子４に入り込むのを完全に防止
して、半導体素子４をより正常、かつ安定に作動させる
ことができる。従って、前記三角柱形状を成す突起１０
はその底辺の長さを０．２乃至１．０ｍｍ、幅を０．２
乃至１．０ｍｍ、高さを０．３乃至１．０ｍｍの範囲と
しておくことが好ましい。
【００４１】なお、前記蓋体３に被着させた金属層９は
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体２に形成した信号線５ａ、グランド線
５ｂ、電源線５ｃ等に半導体素子４の各電極をボンディ
ングワイヤ６を介して接続する際、ボンディングワイヤ
６の一部が蓋体３に被着させた金属層９に接触して短絡
するのを有効に防止することができる。従って、前記蓋
体３に被着させた金属層９はその露出表面を電気絶縁材
料から成る被覆層で覆っておくほうが好ましい。
その露出表面を酸化アルミニウム、ムライト、窒化アル
ミニウム、炭化珪素等の電気絶縁材料から成る被覆層で
覆っておくと基体２に形成した信号線５ａ、グランド線
５ｂ、電源線５ｃ等に半導体素子４の各電極をボンディ
ングワイヤ６を介して接続する際、ボンディングワイヤ
６の一部が蓋体３に被着させた金属層９に接触して短絡
するのを有効に防止することができる。従って、前記蓋
体３に被着させた金属層９はその露出表面を電気絶縁材
料から成る被覆層で覆っておくほうが好ましい。
【００４２】更に前記被覆層はその材質を蓋体３と実質
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
３に強固に被着させて金属層９を常に被覆することがで
きる。従って、前記被覆層は蓋体３と実質的に同一の材
質で形成しておくことが好ましい。
的に同一材質となしておくと蓋体３と被覆層との間に熱
が印加された際、両者間に両者の熱膨張係数の相違に起
因した熱応力が発生することは殆どなく、被覆層を蓋体
３に強固に被着させて金属層９を常に被覆することがで
きる。従って、前記被覆層は蓋体３と実質的に同一の材
質で形成しておくことが好ましい。
【００４３】また一方、蓋体３を基体２上に接合させる
封止材８はガラス、樹脂等から成り、例えば、ガラスか
ら成る場合、酸化鉛（ＰｂＯ）７５．０重量％、酸化チ
タン（ＴｉＯ2 ）１０．０重量％、酸化ホウ素（Ｂ2 ０
3 ）５．０重量％、フツ素（Ｆ2 ）２．０重量％等を含
む低融点のガラスを準備し、該ガラスから成る封止材８
を基体２と蓋体３との間に配置させるとともにこれを約
３００℃の温度で溶融させることによって基体２と蓋体
３とは強固に接合される。また同時に封止材８がガラス
から成る場合には基体２と蓋体３とから成る容器内部へ
の水分等の入り込みを有効に防止することができる。
封止材８はガラス、樹脂等から成り、例えば、ガラスか
ら成る場合、酸化鉛（ＰｂＯ）７５．０重量％、酸化チ
タン（ＴｉＯ2 ）１０．０重量％、酸化ホウ素（Ｂ2 ０
3 ）５．０重量％、フツ素（Ｆ2 ）２．０重量％等を含
む低融点のガラスを準備し、該ガラスから成る封止材８
を基体２と蓋体３との間に配置させるとともにこれを約
３００℃の温度で溶融させることによって基体２と蓋体
３とは強固に接合される。また同時に封止材８がガラス
から成る場合には基体２と蓋体３とから成る容器内部へ
の水分等の入り込みを有効に防止することができる。
【００４４】なお、前記封止材８は蓋体３を基体２上に
接合させる際の作業性を考慮して予め蓋体３の下面に枠
状に被着されており、封止材８がガラスから成る場合に
はガラス粉末に有機溶剤、溶媒を添加混合することによ
って得たガラスペーストを蓋体３の下面に従来周知のス
クリーン印刷法等により所定厚みに印刷塗布しておくこ
とによって蓋体３の下面に予め枠状に被着される。この
場合、枠状の封止材８はその幅が０．６ｍｍ未満である
と封止材８を介して基体２と蓋体３とを接合させ基体２
と蓋体３とから成る容器内部に半導体素子４を気密に収
容する際、容器の気密封止の信頼性が劣化し、内部に収
容する半導体素子４を長期間にわたり、正常、且つ安定
に作動させるのが困難となる傾向にある。従って、前記
枠状の封止材８はその幅を０．６ｍｍ以上としておくこ
とが好ましい。
接合させる際の作業性を考慮して予め蓋体３の下面に枠
状に被着されており、封止材８がガラスから成る場合に
はガラス粉末に有機溶剤、溶媒を添加混合することによ
って得たガラスペーストを蓋体３の下面に従来周知のス
クリーン印刷法等により所定厚みに印刷塗布しておくこ
とによって蓋体３の下面に予め枠状に被着される。この
場合、枠状の封止材８はその幅が０．６ｍｍ未満である
と封止材８を介して基体２と蓋体３とを接合させ基体２
と蓋体３とから成る容器内部に半導体素子４を気密に収
容する際、容器の気密封止の信頼性が劣化し、内部に収
容する半導体素子４を長期間にわたり、正常、且つ安定
に作動させるのが困難となる傾向にある。従って、前記
枠状の封止材８はその幅を０．６ｍｍ以上としておくこ
とが好ましい。
【００４５】かくして上述のパッケージによれば、基体
２の搭載部Ａに半導体素子４を取着搭載した後、半導体
素子４の各電極を基体２に形成した信号線５ａ及びグラ
ンド線５ｂにボンディングワイヤ６を介して接続し、最
後に基体２の上面に蓋体３を、該蓋体３の凹部内壁に被
着させた金属層９が基体２に形成したグランド線５ｂに
電気的に接続するようにしてガラス等から成る封止材８
を介して接合させ、基体２と蓋体３から成る容器内部に
半導体素子４を気密に封止することによって最終製品と
しての半導体装置となる。
２の搭載部Ａに半導体素子４を取着搭載した後、半導体
素子４の各電極を基体２に形成した信号線５ａ及びグラ
ンド線５ｂにボンディングワイヤ６を介して接続し、最
後に基体２の上面に蓋体３を、該蓋体３の凹部内壁に被
着させた金属層９が基体２に形成したグランド線５ｂに
電気的に接続するようにしてガラス等から成る封止材８
を介して接合させ、基体２と蓋体３から成る容器内部に
半導体素子４を気密に封止することによって最終製品と
しての半導体装置となる。
【００４６】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
３に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば上述の実施例では蓋体
３に被着させた金属層を銀、パラジウムの金属粉末で形
成したが、タングステン、モリブデン等の他の金属粉末
で形成してもよい。
【００４７】また、蓋体３に被着させた金属層９と基体
２に形成したグランド線５ｂとの間に図３に示す如く、
コバール金属（ＦｅーＮｉーＣｏ合金）等の金属部材１
１を介在させ、該金属部材１１を介して金属層９とグラ
ンド線５ｂとを電気的に接続するようにしておけば基体
２と蓋体３との間に前記金属部材１１によって所定の大
きさの間隙が形成され、該間隙内に多量の封止材８が介
入されて基体２と蓋体３とから成る容器の気密封止が完
全となる。従って、前記基体２と蓋体３とから成る容器
の気密封止をより完全なものとするには蓋体３に被着さ
せた金属層９と基体２に形成したグランド線５ｂとの間
にコバール金属（ＦｅーＮｉーＣｏ合金）等の金属部材
１１を介在させておくことが好ましい。
２に形成したグランド線５ｂとの間に図３に示す如く、
コバール金属（ＦｅーＮｉーＣｏ合金）等の金属部材１
１を介在させ、該金属部材１１を介して金属層９とグラ
ンド線５ｂとを電気的に接続するようにしておけば基体
２と蓋体３との間に前記金属部材１１によって所定の大
きさの間隙が形成され、該間隙内に多量の封止材８が介
入されて基体２と蓋体３とから成る容器の気密封止が完
全となる。従って、前記基体２と蓋体３とから成る容器
の気密封止をより完全なものとするには蓋体３に被着さ
せた金属層９と基体２に形成したグランド線５ｂとの間
にコバール金属（ＦｅーＮｉーＣｏ合金）等の金属部材
１１を介在させておくことが好ましい。
【００４８】更に前記実施例では半導体素子収納用パッ
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
ケージを例にとって説明したが、水晶振動子やＳＡＷフ
ィルタ等の他の種類の電子部品を収容するパッケージに
も適用可能である。
【００４９】
【発明の効果】本発明の電子部品収納用パッケージによ
れば、電子部品の信号電極に接続される信号線をグラン
ド線と該グランド線より分岐した補助グランド線とで挟
み込むとともにグランド線及び補助グランド線の少なく
とも一部に磁性粉末を含有させたことから信号線に外部
からノイズが直接作用して入り込むことはなく、また搭
載する電子部品の作動に伴う電源電圧の変動によって電
源線とグランド線間に発生するノイズも電子部品に入り
込む前にグランド層または補助グランド層に含有されて
いる磁性粉末で熱エネルギーに変換されて吸収され、そ
の結果、電子部品にこれらノイズが入り込むことはな
く、電子部品を常に正常に作動させることができる。
れば、電子部品の信号電極に接続される信号線をグラン
ド線と該グランド線より分岐した補助グランド線とで挟
み込むとともにグランド線及び補助グランド線の少なく
とも一部に磁性粉末を含有させたことから信号線に外部
からノイズが直接作用して入り込むことはなく、また搭
載する電子部品の作動に伴う電源電圧の変動によって電
源線とグランド線間に発生するノイズも電子部品に入り
込む前にグランド層または補助グランド層に含有されて
いる磁性粉末で熱エネルギーに変換されて吸収され、そ
の結果、電子部品にこれらノイズが入り込むことはな
く、電子部品を常に正常に作動させることができる。
【００５０】また本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に金属層を被着させるとともに
該金属層を基体に形成したグランド線または補助グラン
ド線に電気的に接続させたことからパッケージ内部に収
容する電子部品はグランド線、補助グランド線及び金属
層で完全にシールドされることとなり、その結果、パッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことはなく、内部に収容する電子部品を正常、かつ安
定に作動させることが可能となる。
よれば、蓋体の凹部内壁に金属層を被着させるとともに
該金属層を基体に形成したグランド線または補助グラン
ド線に電気的に接続させたことからパッケージ内部に収
容する電子部品はグランド線、補助グランド線及び金属
層で完全にシールドされることとなり、その結果、パッ
ケージの内部に収容する電子部品に外部ノイズが入り込
むことはなく、内部に収容する電子部品を正常、かつ安
定に作動させることが可能となる。
【００５１】更に本発明の電子部品収納用パッケージに
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなす突起を複数個配列させたことからパッケー
ジ内部に収容する電子部品が作動時にノイズを発したと
してもそのノイズは突起で放射角度が制御されて元の電
子部品に入り込むことはなく、その結果、電子部品を正
常、かつ安定に作動させることが可能となる。
よれば、蓋体の凹部内壁に被着させた金属層に、例え
ば、底辺の長さが０．２乃至１．０ｍｍ、幅が０．２乃
至１．０ｍｍ、高さが０．３乃至１．０ｍｍである三角
柱形状をなす突起を複数個配列させたことからパッケー
ジ内部に収容する電子部品が作動時にノイズを発したと
してもそのノイズは突起で放射角度が制御されて元の電
子部品に入り込むことはなく、その結果、電子部品を正
常、かつ安定に作動させることが可能となる。
【図１】本発明の電子部品収納用パッケージを半導体素
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
子を収容する半導体素子収納用パッケージを例にとって
説明するための断面図である。
【図２】図１に示す半導体素子収納用パッケージに使用
される突起を説明するための斜視図である。
される突起を説明するための斜視図である。
【図３】図１に示す半導体素子収納用パッケージの部分
拡大断面図である。
拡大断面図である。
１・・・半導体素子収納用パッケージ ２・・・基体 ３・・・蓋体 ４・・・半導体素子 ５ａ・・信号線 ５ｂ・・グランド線 ５ｃ・・電源線 ５ｄ・・補助グランド線 ８・・・封止材 ９・・・金属層 １０・・・突起
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 9/00 Ｈ０１Ｌ 23/14 Ｘ
Claims (2)
- 【請求項１】表面に電子部品が搭載される搭載部を有
し、表面及び／又は内部に前記電子部品の信号電極、グ
ランド電極、電源電極が電気的に接続される信号線、グ
ランド線、電源線を有する基体と、前記搭載部に搭載さ
れる電子部品を内部に収容するための凹部を有する蓋体
とから成り、基体と蓋体とを封止材を介し取着すること
によって内部に電子部品を気密に収容するようになした
電子部品収納用パッケージであって、前記グランド線は
少なくとも一つの補助グランド線が分岐しており、該グ
ランド線と補助グランド線とで前記信号線を挟み込むと
ともにグランド線、補助グランド線の少なくとも一部に
磁性粉末を含有させ、かつ蓋体の凹部内壁に三角柱形状
の突起が複数個配列された金属層を被着させるとともに
該金属層を前記基体のグランド線もしくは補助グランド
線に電気的に接続させたことを特徴とする電子部品収納
用パッケージ。 - 【請求項２】前記金属層の三角柱形状の突起は底辺の長
さが０．２乃至１．０ｍｍ、幅が０．２乃至１．０ｍ
ｍ、高さが０．３乃至１．０ｍｍであることを特徴とす
る請求項１記載の電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281998A JP3495245B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03281998A JP3495245B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233659A true JPH11233659A (ja) | 1999-08-27 |
| JP3495245B2 JP3495245B2 (ja) | 2004-02-09 |
Family
ID=12369452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03281998A Expired - Fee Related JP3495245B2 (ja) | 1998-02-16 | 1998-02-16 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495245B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344902A (ja) * | 2005-06-10 | 2006-12-21 | Fujifilm Holdings Corp | 半導体モジュール |
| JP2010161271A (ja) * | 2009-01-09 | 2010-07-22 | Panasonic Corp | 半導体パッケージ |
-
1998
- 1998-02-16 JP JP03281998A patent/JP3495245B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344902A (ja) * | 2005-06-10 | 2006-12-21 | Fujifilm Holdings Corp | 半導体モジュール |
| JP2010161271A (ja) * | 2009-01-09 | 2010-07-22 | Panasonic Corp | 半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3495245B2 (ja) | 2004-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JPH11233660A (ja) | 電子部品収納用パッケージ | |
| JPH0653355A (ja) | 電子部品収納用パッケージ | |
| JP3495245B2 (ja) | 電子部品収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JPH11233661A (ja) | 電子部品収納用パッケージ | |
| JP3495244B2 (ja) | 電子部品収納用パッケージ | |
| JP3464138B2 (ja) | 電子部品収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JPH11150201A (ja) | 電子部品収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP3716111B2 (ja) | 電子部品収納用容器 | |
| JPH11150202A (ja) | 電子部品収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JPH0538897U (ja) | 電子部品収納用パツケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP3716112B2 (ja) | 電子部品収納用容器 | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |