JPH0669364A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0669364A
JPH0669364A JP4222557A JP22255792A JPH0669364A JP H0669364 A JPH0669364 A JP H0669364A JP 4222557 A JP4222557 A JP 4222557A JP 22255792 A JP22255792 A JP 22255792A JP H0669364 A JPH0669364 A JP H0669364A
Authority
JP
Japan
Prior art keywords
semiconductor element
lid
metal layer
package
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4222557A
Other languages
English (en)
Inventor
Kouji Igari
弘二 井苅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4222557A priority Critical patent/JPH0669364A/ja
Publication of JPH0669364A publication Critical patent/JPH0669364A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】基体と蓋体とから成る容器内部に半導体素子
を、該半導体素子に熱破壊や特性に変化をきたすことな
く気密に封止することが可能な半導体素子収納用パッケ
ージを提供することにある。 【構成】電気絶縁性の基体1と蓋体2とから成り、基体
1に被着させた金属層8と蓋体2に被着させた金属層9
とを半田から成る封止材Aを介し接合させることによっ
て内部に半導体素子4を気密に封止するようになした半
導体素子収納用パッケージであって、前記蓋体2はその
内部で、封止材Aが接合される金属層9と対向する領域
にヒーター部材10が埋設されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
【0002】
【従来の技術】従来、LSI(大規模集積回路素子)等
の半導体素子を収容するための半導体素子収納用パッケ
ージはアルミナセラミックス等の電気絶縁材料から成
り、その上面の略中央部に半導体素子を収容するための
凹部を有し、且つ該凹部周辺から外部にかけて導出され
たタングステン、モリブデン、マンガン等の高融点金属
粉末から成るメタライズ配線層を有する基体と、半導体
素子を外部電気回路に電気的に接続するために前記メタ
ライズ配線層に銀ロウ等のロウ材を介し取着されたコバ
ール金属や42アロイ等の金属から成る外部リード端子
と、アルミナセラミックス等の電気絶縁材料から成る蓋
体とから構成されており、基体の凹部底面に半導体素子
を接着剤を介して接着固定し、半導体素子の各電極とメ
タライズ配線層とをボンディングワイヤを介して電気的
に接続するとともに基体の上面に蓋体を半田から成る封
止材により接合させ、基体と蓋体とから成る容器の内部
に半導体素子を気密に封止することによって最終製品と
しての半導体装置となる。
【0003】尚、かかる従来の半導体素子収納用パッケ
ージは基体への蓋体の接合が基体及び蓋体の相対向する
主面に予めタングステン、モリブデン、マンガン、銀ー
パラジウム等の金属から成る金属層を被着させておき、
基体と蓋体の各々に被着させておいた金属層を半田を介
し接合することによって行われている。
【0004】また前記基体と蓋体との接合はその作業性
を向上させるために予め蓋体に被着させた金属層に封止
材としての半田を接合させておき、基体の金属層上に蓋
体を、間に半田が挟まるようにして載置させ、次に前記
蓋体を基体側に一定圧力で押圧するとともに約300〜
350℃の温度を印加し、半田を加熱溶融させることに
よって行われる。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、基体に被
着させた金属層と蓋体に被着させた金属層とを半田から
成る封止材を介し接合させることによって内部に半導体
素子を気密に封止する際、封止材としての半田を溶融さ
せる熱が内部に収容される半導体素子に印加され、半導
体素子に熱破壊を起こさせたり、特性に変化を生じ、誤
動作させるという欠点を有していた。
【0006】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は基体と蓋体とから成る容器内部に半導体
素子を、該半導体素子に熱破壊や特性に変化をきたすこ
となく気密に封止することが可能な半導体素子収納用パ
ッケージを提供することにある。
【0007】
【課題を解決するための手段】本発明は電気絶縁性の基
体と蓋体とから成り、基体に被着させた金属層と蓋体に
被着させた金属層とを半田から成る封止材を介し接合さ
せることによって内部に半導体素子を気密に封止するよ
うになした半導体素子収納用パッケージであって、前記
蓋体はその内部で、封止材が接合される金属層と対向す
る領域にヒーター部材が埋設されていることを特徴とす
るものである。
【0008】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1及び図2は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は電気絶縁材料から成る基体、
2 は同じく電気絶縁材料から成る蓋体である。この基体
1 と蓋体2 とで半導体素子4 を収容するための容器3 が
構成される。
【0009】前記基体1 はその上面中央部に半導体素子
4 を収容するための空所を形成する凹部1aが設けてあ
り、該凹部1a底面には半導体素子4 がガラス、樹脂、ロ
ウ材等の接着剤を介し取着固定される。
【0010】また前記基体1 には凹部1a周辺より外部に
かけて導出する複数個のメタライズ配線層5 が形成され
ており、該メタライズ配線層5 の凹部1a周辺部には半導
体素子4 の各電極がボンディングワイヤ6 を介して電気
的に接続され、また容器3 の外部に導出された部位には
外部電気回路と接続される外部リード端子7 が銀ロウ等
のロウ材を介し取着される。
【0011】前記基体1 は酸化アルミニウム質焼結体、
ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪
素質焼結体等の電気絶縁材料から成り、例えば、酸化ア
ルミニウム質焼結体から成る場合には、アルミナ(Al 2
O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等の原料粉末に適当な有機溶剤、溶媒を添加混合
して泥漿状となすとともにこれを従来周知のドクターブ
レード法やカレンダーロール法等を採用し、シート状に
成形することによってセラミックグリーンシート( セラ
ミック生シート) を得、次に前記セラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1600℃) で焼成することによって製作され
る。
【0012】また前記メタライズ配線層5 はタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成
り、該高融点金属粉末に適当な有機溶剤、溶媒を添加混
合することによって得た金属ペーストを従来周知のスク
リーン印刷法等の厚膜手法を採用し、基体1 と成るセラ
ミックグリーンシートに予め所定パターンに印刷塗布し
ておくことによって基体1 の凹部1a周辺から容器3 の外
部に導出するように被着形成される。
【0013】尚、前記メタライズ配線層5 はその露出す
る表面にニッケル、金等の良導電性が、且つ耐蝕性に優
れた金属をメッキ法により1.0 乃至20.0μm の厚みに層
着させておくとメタライズ配線層5 の酸化腐食を有効に
防止することができるとともにメタライズ配線層5 とボ
ンディングワイヤ6 との接続及びメタライズ配線層5と
外部リード端子7 とのロウ付けが極めて強固なものとな
る。従って、前記メタライズ配線層5 の酸化腐食を防止
し、メタライズ配線層5 とボンディングワイヤ6 との接
続及びメタライズ配線層5 と外部リード端子7 とのロウ
付けを強固なものとするにはメタライズ配線層5 の表面
にニッケル、金等を1.0 乃至20.0μm の厚みに層着させ
ておくことが好ましい。
【0014】更に前記メタライズ配線層5 にロウ付けさ
れる外部リード端子7 は内部に収容する半導体素子4 を
外部電気回路に接続する作用を為し、外部リード端子7
を外部電気回路に接続することによって内部に収容され
る半導体素子4 はメタライズ配線層5 及び外部リード端
子7 を介し外部電気回路と電気的に接続されることとな
る。
【0015】前記外部リード端子7 はコバール金属(Fe-
Ni-Co 合金) や42アロイ(Fe-Ni合金) 等の金属から成
り、コバール金属等のインゴット( 塊) を圧延加工法や
打ち抜き加工法等、従来周知の金属加工法を採用するこ
とによって所定の板状に形成される。
【0016】尚、前記外部リード端子7 はその外表面に
ニッケル、金等から成る良導電性で、且つ耐蝕性に優れ
た金属をメッキ法により1.0 乃至20.0μm の厚みに層着
させておくと外部リード端子7 の酸化腐食を有効に防止
するとともに外部リード端子7 と外部電気回路との電気
的接続を良好となすことができる。そのため外部リード
端子7 はその外表面にニッケル、金等をメッキ法により
1.0 乃至20.0μm の厚みに層着させておくことが好まし
い。
【0017】前記基体1 はまたその上面に金属層8 が被
着されており、該金属層8 には蓋体2 が封止材A を介し
て接合され、これによって容器3 の内部に半導体素子4
が気密に封入される。
【0018】前記基体1 の上面に被着させた金属層8
は、例えばタングステン、モリブデン、マンガン等の金
属から成り、該タングステン等の粉末に有機溶剤、溶媒
を添加混合して得た金属ペーストを基体1 となるセラミ
ックグリーンシートに従来周知のスクリーン印刷法等を
採用することによって印刷塗布しておき、セラミックグ
リーンシートを高温で焼成し基体1 となす際に同時に基
体1 の上面に被着される。
【0019】尚、前記金属層8 はその表面に半田との濡
れ性が良いニッケルをメッキ法等により層着させておく
と金属層8 と封止材A との接合強度が大幅に向上し基体
1 に蓋体2 を封止材A を介し極めて強固に接合させるこ
とができる。従って、前記金属層8 の表面には封止材A
と濡れ性が良いニッケル等の金属を所定厚みに層着させ
ておくことが好ましい。
【0020】また前記基体1 の上面に接合される蓋体2
は酸化アルミニウム質焼結体、ムライト質焼結体、窒化
アルミニウム質焼結体、炭化珪素質焼結体等の電気絶縁
材料から成り、その下面外周部に予め金属層9 を被着さ
せておき、該金属層9 を基体1 上面の金属層8 に封止材
A を介し接合させることによって蓋体2 は基体1 に接合
されることとなる。
【0021】前記蓋体2 は、例えば酸化アルミニウム質
焼結体から成る場合、上述の基体1と同様の方法、即
ち、アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア
(CaO)、マグネシア(MgO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともにこれを従
来周知のドクターブレード法やカレンダーロール法等に
よりシート状に成形してセラミックグリーンシート( セ
ラミック生シート) を得、次に前記セラミックグリーン
シートに適当な打ち抜き加工を施すとともに複数枚積層
し、高温( 約1600℃) で焼成することによって製作され
る。
【0022】また前記蓋体2 の下面に被着される金属層
9 は例えば、銀70.0乃至95.0重量%、パラジウム5.0 乃
至30.0重量%の銀ーパラジウム合金から成り、銀とパラ
ジウムの粉末に有機溶剤、溶媒を添加混合して得た金属
ペーストを蓋体2 の下面外周部に従来周知のスクリーン
印刷法等により印刷塗布し、しかる後、これを高温で焼
き付けることによって蓋体2 の下面に厚み15.0μm 以上
に被着される。
【0023】前記蓋体2 の下面に被着させた金属層9 は
更に表面に封止材A としての半田が予め接合されてお
り、基体1 の金属層8 と蓋体2 の金属層9 とを封止材A
を介し接合する際、その接合の作業性を良好なものとな
している。
【0024】尚、前記半田から成る封止材A は蓋体2 の
金属層9 に半田メッキを施すか、半田の粉末等を金属層
9 上に載置させ、しかる後、これを加熱溶融させること
によって金属層9 の表面に予め接合される。
【0025】また前記金属層9 を被着させた蓋体2 は図
2に示す如く、その内部で金属層9と対向する領域にヒ
ーター部材10が埋設されており、該ヒーター部材10は基
体1の金属層8 と蓋体2 の金属層9 とを半田から成る封
止材A を介して接合する際、蓋体2 の金属層9 上に予め
接合させておいた半田から成る封止材A を加熱溶融させ
る作用を為す。この場合、封止材A としての半田の溶融
は、該封止材A の近傍で蓋体2 の内部に埋設されたヒー
ター部材10の発熱による局部的な加熱によって行われる
ことからヒーター部材10の熱が基体1 の凹部1a底面に接
着固定した半導体素子4 に長時間にわたって印加される
ことはなく、その結果、半導体素子4 に熱破壊を起こさ
せたり、特性に熱変化を招来させたりすることはない。
【0026】前記蓋体2 の内部に埋設したヒーター部材
10はタングステン、モリブデン、マンガン等の高融点金
属粉末から成り、該タングステン等の高融点金属粉末に
適当な有機溶剤、溶媒を添加混合して得た金属ペースト
を蓋体2 となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法等を採用し、所定パターンに印刷
塗布しておくことによって蓋体2 の内部で金属層9 と対
向する領域に形成される。
【0027】前記タングステン等から成るヒーター部材
10はそれ自体が有する電気抵抗によって所定の電力を印
加すると封止材A を構成する半田を溶融させるに必要な
所定温度(300〜350 ℃) にジュール発熱する。
【0028】尚、前記ヒーター部材10は封止材A が接合
されている金属層9 との距離tが10mm以下であるとヒー
ター部材10の発する熱が蓋体2 の金属層9 に効率良く伝
達され、金属層9 に接合されている半田から成る封止材
A を極めて短時間で加熱溶融させることができる。従っ
て、前記ヒーター部材10は封止材A が接合されている金
属層9 との距離tを10mm以下となるようにして蓋体2 の
内部に埋設しておくことが好ましい。
【0029】かくして本発明の半導体素子収納用パッケ
ージによれば、基体1 の凹部1a底面に半導体素子4 を接
着剤を介して接着固定するとともに半導体素子4 の各電
極をメタライズ配線層5 にボンディングワイヤ6 を介し
て電気的に接続し、次に前記基体1 の上面に蓋体2 を、
該蓋体2 の下面に予め接合させておいた封止材A を間に
挟んで載置させ、最後に蓋体2 内に埋設したヒーター部
材10に電力を印加し、ヒーター部材10を発熱させて封止
材A を加熱溶融させ、基体1 と蓋体2 とを接合させるこ
とによって製品としての半導体装置が完成する。
【0030】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0031】
【発明の効果】本発明によれば、半導体素子収納用パッ
ケージの蓋体内部に封止材を加熱溶融させるためのヒー
ター部材を埋設させたことから基体に被着させた金属層
と蓋体に被着させた金属層とを半田から成る封止材を介
して接合させる際、半田から成る封止材の加熱溶融はヒ
ーター部材の発熱による局部的な加熱によって行われる
ためヒーター部材の熱が基体の凹部底面に接着固定した
半導体素子に長時間印加されることは殆どなく、その結
果、半導体素子に熱破壊を起こさせたり、特性に熱変化
を招来させたりすることが皆無となって、半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1・・・・基体 2・・・・蓋体 4・・・・半導体素子 5・・・・メタライズ配線層 7・・・・外部リード端子 8・・・・基体に被着させた金属層 9・・・・蓋体に被着させた金属層 10・・・ヒーター部材 A・・・・半田から成る封止材

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電気絶縁性の基体と蓋体とから成り、基体
    に被着させた金属層と蓋体に被着させた金属層とを半田
    から成る封止材を介し接合させることによって内部に半
    導体素子を気密に封止するようになした半導体素子収納
    用パッケージであって、前記蓋体はその内部で、封止材
    が接合される金属層と対向する領域にヒーター部材が埋
    設されていることを特徴とする半導体素子収納用パッケ
    ージ。
JP4222557A 1992-08-21 1992-08-21 半導体素子収納用パッケージ Pending JPH0669364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4222557A JPH0669364A (ja) 1992-08-21 1992-08-21 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4222557A JPH0669364A (ja) 1992-08-21 1992-08-21 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH0669364A true JPH0669364A (ja) 1994-03-11

Family

ID=16784319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4222557A Pending JPH0669364A (ja) 1992-08-21 1992-08-21 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH0669364A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284451B1 (en) 1999-08-25 2001-09-04 Toyo Boseki Kabushiki Kaisha Cell culture module having sinusoid-like structure
JP2006278809A (ja) * 2005-03-30 2006-10-12 Kyocera Corp 電子部品収納用パッケージ
JP2006332316A (ja) * 2005-05-26 2006-12-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284451B1 (en) 1999-08-25 2001-09-04 Toyo Boseki Kabushiki Kaisha Cell culture module having sinusoid-like structure
JP2006278809A (ja) * 2005-03-30 2006-10-12 Kyocera Corp 電子部品収納用パッケージ
JP4545029B2 (ja) * 2005-03-30 2010-09-15 京セラ株式会社 電子部品収納用パッケージ
JP2006332316A (ja) * 2005-05-26 2006-12-07 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP4637647B2 (ja) * 2005-05-26 2011-02-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JPH11126847A (ja) 電子部品収納用パッケージ
JPH0669364A (ja) 半導体素子収納用パッケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JPH03196664A (ja) 半導体素子収納用パッケージ
JP2851732B2 (ja) 電子部品収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP3297577B2 (ja) 半導体素子収納用パッケージ
JPH11126836A (ja) 圧電振動子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2004179361A (ja) 蓋部材およびそれを用いた電子部品収納用容器
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH08115990A (ja) 半導体素子収納用パッケージ
JPH06169025A (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JPH11233661A (ja) 電子部品収納用パッケージ