JP4768952B2 - シリコンガスケットを含むウエハレベルパッケージおよびその製造方法 - Google Patents

シリコンガスケットを含むウエハレベルパッケージおよびその製造方法 Download PDF

Info

Publication number
JP4768952B2
JP4768952B2 JP2002366119A JP2002366119A JP4768952B2 JP 4768952 B2 JP4768952 B2 JP 4768952B2 JP 2002366119 A JP2002366119 A JP 2002366119A JP 2002366119 A JP2002366119 A JP 2002366119A JP 4768952 B2 JP4768952 B2 JP 4768952B2
Authority
JP
Japan
Prior art keywords
wafer
gasket
level package
bonding material
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002366119A
Other languages
English (en)
Other versions
JP2003204005A (ja
JP2003204005A5 (ja
Inventor
フランク・エス・ジーフェイ
チン・ガン
アン・マットス
ドミンゴ・エー・フィゲレド
Original Assignee
アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド
Publication of JP2003204005A publication Critical patent/JP2003204005A/ja
Publication of JP2003204005A5 publication Critical patent/JP2003204005A5/ja
Application granted granted Critical
Publication of JP4768952B2 publication Critical patent/JP4768952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0077Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Description

【0001】
【発明の属する技術分野】
本発明は半導体パッケージング技術に関するものであり、より具体的にはウエハレベルパッケージの製造に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
多くの半導体デバイスは汚染、湿気及びその他の同様の環境的要因に敏感なものである。デバイスを損傷から守る為には、デバイスを気密封止パッケージに封入しなければならない。過去においては、デバイスはパッケージングする前に、まず、ウエハから切断又は分割されていなければならなかった。ウエハレベルパッケージ処理においては、デバイスがウエハ上にあるうちにパッケージングが実施される。このように、数百或いは数千ものパッケージを同時に製造し、その後に切断部材や他の手段によって分割することが出来るようになった。
【0003】
図1はウエハレベルパッケージ101の一例を描いたものである。第一のウエハ102は第二のウエハ107に接合されたガスケット103を含み、気密封止環境109が2枚のウエハ間に作られており、これによりデバイス111が保護されている。図においてはウエハ102及びウエハ107の一部分だけが示されているが、このようなウエハレベルパッケージは2枚のウエハ間に数百個或いは数千個という単位で同時に作ることが出来る。ガスケット103は、金属又はポリイミドなどの材料をウエハ102上に所望のガスケット形状に形成することにより作ることが出来る。その後2枚のウエハをガスケットにおいて接合する。この方法は気密封止環境109を作成する上では有効である。しかしながら、形成した材料はあまり硬いとは言えず、接合処理中に圧力が加えられると変形しやすい。加えられた圧力の多くはガスケットの変形により消費されてしまう為、実際にボンディング接合部自体にかかる圧力は非常に小さいものとなる。従って、接合を行う為にはより多くの圧力をより長い時間にわたって加圧しなければならないのである。更に、材料の形成処理において形成されるガスケット接合面は不規則となってしまう為、接合時に問題を生じる。最後に、形成材料は形成処理時に縮みやすい、或いは形状の変化を生じやすく、ガスケットの外形を精密に制御することは困難である。
【0004】
【発明の概要】
記載した本発明の推奨される実施例によれば、ウエハレベルパッケージ用のガスケットは、ウエハ材料そのものから彫り出されるものである。ウエハシリコン製である。シリコンは非常に硬く、従ってガスケット材料としては理想的である。接合中に圧力が加えられてもシリコンガスケットが変形することはなく、加圧力はボンディング接合部に集中することになる。この結果、ウエハレベルパッケージを接合する為に要する力及び/又は時間はより少なくて済むのである。更に、ウエハ表面はそもそも非常に平坦に製作されている。このガスケット面はもともとウエハ表面である為、ガスケットは非常に平坦な表面を持つことになり、均一な、しっかりとした接合の形成が容易なのである。
【0005】
本発明は更に、所要の形状を彫り出す際に高度なエッチング深度及びガスケット幅制御を可能とする既存のシリコンエッチング技術を利用している。これにより、気密封止空洞部の寸法のより高度な制御が可能となっている。更に、シリコンの高い強度によりガスケットを以前よりも薄く作ることが可能である(通常は10μm以下)。ガスケットの表面積は所定の接合力による接合の際にボンディング接合部にかけるべき圧力を決定するものである。より薄いガスケットは表面積も小さい為、ボンディング接合部へと加圧接合力が集中しやすく、強い封止を作ることが出来るのである。
【0006】
本発明の更なる特徴及び利点は、本発明の推奨される実施例の構造及び作用と共に、以下の詳細説明及び添付図に説明されている。図中、同一或いは機能的に類似した要素には同様の符号を付した。
【0007】
【発明の実施の形態】
図2Aは本発明の教示に従った推奨される実施例の断面図を示す。キャップウエハ203上のガスケット201は、基部ウエハ207上に作成されたデバイス205を取り囲み、封止している。デバイス205はマイクロエレクトロメカニカルシステム(MEMS)構造或いは電子回路等、いずれのマイクロエレクトロニクスデバイスでも良い。通常、ウエハはシリコン製である。
【0008】
図2Bは、図2Aにおける線B−B’に沿って切断した場合の平面図である。図2Bにおいてより明らかにわかるように、ガスケット201は完全にデバイス205を囲み、封止している。ガスゲット201は長方形に描かれているが、正方形、円形、楕円形、長方形、或いはデバイス205を封止する他の如何なる形状でも良い。
【0009】
ここで図2Aに戻るが、ガスケット201はキャップウエハ203から彫り出され、即ちエッチングされており、ベースウエハ207へと接合材料209により接合されている。接合材料209は許容し得る接着性、封止力、密封性、及び外部環境からデバイス205がダメージを受けないことを保証する他の特性を提供する1つ以上の物質とすることが出来る。接合材料209は導電性でも非導電性でも良い。気密封止環境211はデバイス205を保護する為にキャップウエハ203及びベースウエハ207の間に形成される。気密封止環境211は完全な真空であっても、不活性気体又は他の物質に満たされたものであっても良い。
【0010】
図3A〜図3Eは、ガスケットが導電性接合材料により接合されたウエハレベルパッケージの製造工程を示す図である。
【0011】
図3Aは、キャップウエハ203を示している。キャップウエハ203は通常、デバイス205(図示せず)とのRF結合問題を回避する為に非常に高い抵抗を持つフローティングゾーンシリコンである。導電性接合材料301がキャップウエハ203の表面に供給される。使用可能な導電性接合材料としては、金、金−錫合金、パラジウム−錫合金、錫−鉛合金、及び他の金属である。
【0012】
図3Bにおいては、導電性接合材料301はフォトレジスト303を用いてパターニングされ、その後従来のフォトリソグラフィー処理により露出・現像されて導電性接合材料301の選択部分を除去したものである。
【0013】
図3Cにおいては、既存のフォトレジスト303をマスクとして使用し、キャップウエハ203をエッチングしている。キャップウエハ材料のうちの選択部分が除去され、ガスケット201が生成される。反応性イオンエッチング(RIE)又はディープ反応性イオンエッチング(DRIE)といった従来のエッチング処理法を採用することが出来る。ガスケット201はキャップウエハ203と同じ材料で形成することが出来る。通常、この材料は良好な硬度と密封性を持つシリコンである。実用的な実施形態においては、ガスケット201は3μmから12μmの幅と4μmから10μmの深さである。同じ目的の為に異なるガスケット幅及び深さを使用することも可能である。フォトレジスト303はガスケット201の形成後に除去される。
【0014】
図4Aはガスケット201とベースウエハ207上の対応パッド305とのアライメントを示す図である。対応パッド305は導電性接合材料301と接合するものであれば、いずれの材料から成るものでも良い。例えば、導電性接合材料301が金である場合、対応パッド305は金、金−錫合金、錫−鉛合金等とすることが出来る。
【0015】
図4Bにおいては、キャップウエハ203及びベースウエハ207は接合され、気密封止環境211が作られる。接合においてはシステムとガスケット領域に適正な力と温度が加えられる。実用的な実施形態においては、導電性接合材料301および対応パッド305はいずれも金であり、20キロニュートンの力が330℃にて5〜10分間加圧され、有効な接合が形成される。これらの値は例示目的に限って開示したものである。これらの値が異なっていても、同じ接合結果を得ることが出来ることは言うまでもない。たとえば、加圧力を8キロニュートンに減じた場合、有効な接合を得る為には330℃で20〜40分かかる。減圧環境下、或いは窒素等の不活性気体中で接合を実施した場合、最良の結果を得ることが出来る。接合されたウエハは、必要であれば従来の手段により薄く加工することが出来る。
【0016】
はウエハレベルパッケージ501における他のガスケット構成を示す図である。気密環境中にあるデバイス503を外部環境と接続しなければならない場合、複数レベルのガスケットを使用することが出来る。主要外部ガスケット505がキャップウエハ507とベースウエハ509との間に気密封止環境506を作っている。キャップウエハ507にある穴515が接触パッド513へのアクセスを可能としている。二次内部ガスケット511は気密封止環境506から穴515を封じており、デバイス503の保護を維持している。
【0017】
本発明を特定の推奨される実施例に基づいて詳細にわたり説明してきたが、請求項の精神及び範囲から離れることなく、様々な変更や強化が可能であることは当業者には明らかである。例えば、デバイスをキャップウエハ自体に製作することも可能である。更に、複数のキャップ層を積み重ねることも可能である。
【図面の簡単な説明】
【図1】 従来技術に基づくウエハレベルパッケージの断面図を示す。
【図2】 Aは、本発明のウエハレベルパッケージの断面図を示し、Bは図2のAにおける線B−B’に沿って切断した本発明の上面図を示す。
【図3】 A〜Cは、ガスケットが導電性接合材料を用いて接合されるウエハレベルパッケージの製造工程におけるキャップウエハの断面図を示す。
【図4】 A及びBは、ガスケットが導電性接合材料を用いて接合されるウエハレベルパッケージの製造工程におけるキャップウエハとベースウエハの断面図を示す。
【図5】 ウエハレベルパッケージの他のガスケット構成を示す図である。
【符号の説明】
201 ガスケット
203 第一のウエハ
207 第二のウエハ
209 接合材料
211 気密封止環境
301 導電性接合材料
305 パッド

Claims (8)

  1. シリコンからなる第一のウエハであって、その一部を除去することにより、残余の平坦面を接合面とするガスケットが一体に形成されているような第一のウエハと、
    少なくとも一つのデバイスが配設された第二のウエハと、
    前記第二のウエハ上にあり、前記ガスケットの前記接合面と実質的に整合するパッドの層と、
    前記ガスケットの前記接合面に配設された接合材料の層と、を備え、
    前記ガスケットの幅が20μm以下であり、前記接合材料の層および前記パッドの層が、同種の金属または該金属を主成分とする合金からなりかつ相互に固相接合され、前記第一及び第二のウエハ間に前記デバイスを覆う気密封止環境が形成されている、ウエハレベルパッケージ。
  2. 前記接合材料が金であり、前記パッドが、金または金−錫合金である、請求項1に記載のウエハレベルパッケージ。
  3. 前記ガスケットの幅が10μm以下である、請求項1または2に記載のウエハレベルパッケージ。
  4. ウエハレベルパッケージを製造する方法であって、
    シリコンからなる第一のウエハ、及び、少なくとも一つのデバイスが配設された第二のウエハを提供するステップと、
    前記第一のウエハの一部を除去することにより、残余の平坦面を接合面とするガスケットを形成するステップと、
    前記第二のウエハに、前記ガスケットと実質的に整合するパッドを配設するステップと、
    前記ガスケットに接合材料を配設するステップと、
    前記ガスケットの前記接合材料を前記パッドに接合し、前記第一及び第二のウエハ間に前記デバイスを覆う気密封止環境を形成するステップと、を含むものにおいて、
    前記ガスケットの幅を20μm以下とし、前記接合材料および前記パッドに同種の金属または該金属を主成分とする合金を用い、所定温度に加熱しつつ加圧することにより、前記接合材料と前記パッドを溶融させずに接合することを特徴とするウエハレベルパッケージ製造方法。
  5. ウエハレベルパッケージを製造する方法であって、
    シリコンからなる第一のウエハ、及び、少なくとも一つのデバイスが配設された第二のウエハを提供するステップと、
    前記第一のウエハに、金属からなる接合材料を所定の封止パターンで配設した後、前記封止パターンで囲まれた領域で前記ウエハの一部を除去することにより、前記封止パターンに対応した幅20μm以下のガスケットを形成するステップと、
    前記第二のウエハに、前記接合材料と同種の金属または合金からなりかつ前記ガスケットと実質的に整合するパッドを配設するステップと、
    前記ガスケットを前記パッドに位置決めし、所定温度に加熱しつつ加圧することにより、前記接合材料と前記パッドを溶融させずに接合し、前記第一及び第二のウエハ間に前記デバイスを覆う気密封止環境を形成するステップと、を含む、ウエハレベルパッケージ製造方法。
  6. 前記ガスケットを形成するステップが、フォトレジストを用いたパターニングにより前記接合材料を配設し、前記フォトレジストをマスクとしたエッチングにより前記ウエハの一部を除去した後、前記フォトレジストを除去することを含む、請求項5に記載のウエハレベルパッケージ製造方法。
  7. 前記接合材料に金を、前記パッドに、金または金−錫合金を用いることを特徴とする請求項4〜6のいずれか一項に記載のウエハレベルパッケージ製造方法。
  8. 前記ガスケットの幅が、10μm以下であることを特徴とする請求項4〜7のいずれか一項に記載のウエハレベルパッケージ製造方法。
JP2002366119A 2001-12-20 2002-12-18 シリコンガスケットを含むウエハレベルパッケージおよびその製造方法 Expired - Fee Related JP4768952B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/028,058 US6787897B2 (en) 2001-12-20 2001-12-20 Wafer-level package with silicon gasket
US10/028058 2001-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006002842A Division JP4567607B2 (ja) 2001-12-20 2006-01-10 ウエハレベルパッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2003204005A JP2003204005A (ja) 2003-07-18
JP2003204005A5 JP2003204005A5 (ja) 2006-02-23
JP4768952B2 true JP4768952B2 (ja) 2011-09-07

Family

ID=21841336

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002366119A Expired - Fee Related JP4768952B2 (ja) 2001-12-20 2002-12-18 シリコンガスケットを含むウエハレベルパッケージおよびその製造方法
JP2006002842A Expired - Fee Related JP4567607B2 (ja) 2001-12-20 2006-01-10 ウエハレベルパッケージの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006002842A Expired - Fee Related JP4567607B2 (ja) 2001-12-20 2006-01-10 ウエハレベルパッケージの製造方法

Country Status (3)

Country Link
US (2) US6787897B2 (ja)
JP (2) JP4768952B2 (ja)
DE (1) DE10241344B4 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911727B1 (en) 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US7343535B2 (en) * 2002-02-06 2008-03-11 Avago Technologies General Ip Dte Ltd Embedded testing capability for integrated serializer/deserializers
US20030183916A1 (en) * 2002-03-27 2003-10-02 John Heck Packaging microelectromechanical systems
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
WO2004099066A1 (en) * 2003-03-05 2004-11-18 Rensselaer Polytechnic Institute Wafer bonding compatible with bulk micro-machining
US6900509B2 (en) 2003-09-19 2005-05-31 Agilent Technologies, Inc. Optical receiver package
US7520679B2 (en) * 2003-09-19 2009-04-21 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Optical device package with turning mirror and alignment post
US6953990B2 (en) 2003-09-19 2005-10-11 Agilent Technologies, Inc. Wafer-level packaging of optoelectronic devices
US6982437B2 (en) 2003-09-19 2006-01-03 Agilent Technologies, Inc. Surface emitting laser package having integrated optical element and alignment post
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
US20050063648A1 (en) * 2003-09-19 2005-03-24 Wilson Robert Edward Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features
US6998691B2 (en) 2003-09-19 2006-02-14 Agilent Technologies, Inc. Optoelectronic device packaging with hermetically sealed cavity and integrated optical element
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7642642B2 (en) * 2004-03-23 2010-01-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microcap wafer bonding apparatus
US20050213995A1 (en) * 2004-03-26 2005-09-29 Myunghee Lee Low power and low jitter optical receiver for fiber optic communication link
US7091601B2 (en) * 2004-04-30 2006-08-15 Philliber Joel A Method of fabricating an apparatus including a sealed cavity
US7060895B2 (en) * 2004-05-04 2006-06-13 Idc, Llc Modifying the electro-mechanical behavior of devices
US7550912B2 (en) 2004-09-27 2009-06-23 Idc, Llc Method and system for maintaining partial vacuum in display device
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US7781697B2 (en) * 2006-04-10 2010-08-24 Hewlett-Packard Development Company, L.P. Micro-display and methods
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US9034729B2 (en) 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US8653612B2 (en) 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
EP1903000B1 (fr) * 2006-09-25 2019-09-18 Sorin CRM SAS Composant biocompatible implantable incorporant un élément actif intégré tel qu'un capteur de mesure d'un paramètre physiologique, microsystème électromécanique ou circuit électronique
US7667324B2 (en) * 2006-10-31 2010-02-23 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Systems, devices, components and methods for hermetically sealing electronic modules and packages
US20080144863A1 (en) * 2006-12-15 2008-06-19 Fazzio R Shane Microcap packaging of micromachined acoustic devices
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US20080231600A1 (en) 2007-03-23 2008-09-25 Smith George E Near-Normal Incidence Optical Mouse Illumination System with Prism
US20080283944A1 (en) * 2007-05-18 2008-11-20 Geefay Frank S PHOTOSTRUCTURABLE GLASS MICROELECTROMECHANICAL (MEMs) DEVICES AND METHODS OF MANUFACTURE
JP5067030B2 (ja) * 2007-06-15 2012-11-07 三菱電機株式会社 半導体装置及びその製造方法
TW200919593A (en) * 2007-10-18 2009-05-01 Asia Pacific Microsystems Inc Elements and modules with micro caps and wafer level packaging method thereof
US8324728B2 (en) * 2007-11-30 2012-12-04 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
TWI464835B (zh) * 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
US8349635B1 (en) * 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
JP4945516B2 (ja) * 2008-06-26 2012-06-06 新日鐵化学株式会社 中空封止型半導体装置の製造方法
US8410690B2 (en) * 2009-02-13 2013-04-02 Qualcomm Mems Technologies, Inc. Display device with desiccant
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9327316B2 (en) * 2009-06-30 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-frequency acoustic array
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
US8613996B2 (en) * 2009-10-21 2013-12-24 International Business Machines Corporation Polymeric edge seal for bonded substrates
US8287980B2 (en) * 2009-10-29 2012-10-16 International Business Machines Corporation Edge protection seal for bonded substrates
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
JP5605258B2 (ja) 2011-02-16 2014-10-15 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP5640892B2 (ja) 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US9154103B2 (en) 2012-01-30 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator
US9667218B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising feedback circuit
US9667220B2 (en) 2012-01-30 2017-05-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature controlled acoustic resonator comprising heater and sense resistors
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
US8980676B2 (en) * 2012-06-25 2015-03-17 Raytheon Company Fabrication of window cavity cap structures in wafer level packaging
US9018715B2 (en) 2012-11-30 2015-04-28 Silicon Laboratories Inc. Gas-diffusion barriers for MEMS encapsulation
US9196587B2 (en) * 2013-03-14 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having a die and through substrate-via
US9793877B2 (en) 2013-12-17 2017-10-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Encapsulated bulk acoustic wave (BAW) resonator device
US9793874B2 (en) 2014-05-28 2017-10-17 Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. Acoustic resonator with electrical interconnect disposed in underlying dielectric
CN106206624A (zh) * 2015-04-29 2016-12-07 中国科学院微电子研究所 一种晶圆级封装盖帽及其制作方法
US10329142B2 (en) * 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
US10263587B2 (en) 2016-12-23 2019-04-16 Avago Technologies International Sales Pte. Limited Packaged resonator with polymeric air cavity package
US11764117B2 (en) * 2018-04-03 2023-09-19 Corning Incorporated Hermetically sealed optically transparent wafer-level packages and methods for making the same
KR102536832B1 (ko) * 2018-12-07 2023-05-25 엘지이노텍 주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
CN110690868B (zh) * 2019-09-27 2021-02-19 无锡市好达电子股份有限公司 一种滤波器的新型晶圆级封装方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
JPS63104355A (ja) * 1986-10-21 1988-05-09 Kyocera Corp Icセラミツクパツケ−ジのシ−ルリングおよびその製造方法
JPH02278852A (ja) * 1989-04-20 1990-11-15 Sumitomo Metal Mining Co Ltd ハーメチックシールカバー
DE4107658A1 (de) * 1991-03-09 1992-09-17 Bosch Gmbh Robert Montageverfahren fuer mikromechanische sensoren
JPH08259903A (ja) * 1995-03-24 1996-10-08 Hitachi Kasei Polymer Co Ltd 接着工法
JPH08271426A (ja) * 1995-03-29 1996-10-18 Mitsubishi Materials Corp 赤外線式ガス分析装置
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
JP3448865B2 (ja) * 1998-12-17 2003-09-22 株式会社大真空 電子部品用パッケージおよび圧電振動デバイス
EP1041628A3 (en) * 1999-03-29 2008-05-28 Interuniversitair Microelektronica Centrum Vzw An image sensor ball grid array package and the fabrication thereof
JP2000286353A (ja) * 1999-03-30 2000-10-13 Kyocera Corp 半導体素子収納用パッケージ
JP2001015000A (ja) * 1999-04-26 2001-01-19 Sanyo Electric Co Ltd 電子部品の製造方法及び電子部品
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6452238B1 (en) * 1999-10-04 2002-09-17 Texas Instruments Incorporated MEMS wafer level package
US6453749B1 (en) * 1999-10-28 2002-09-24 Motorola, Inc. Physical sensor component
US6489679B2 (en) * 1999-12-06 2002-12-03 Sumitomo Metal (Smi) Electronics Devices Inc. High-frequency package
JP3918559B2 (ja) * 2000-04-21 2007-05-23 オムロン株式会社 静電型リレー及び当該リレーを用いた通信用機器
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps

Also Published As

Publication number Publication date
JP2006121109A (ja) 2006-05-11
US20040029360A1 (en) 2004-02-12
JP2003204005A (ja) 2003-07-18
DE10241344B4 (de) 2007-10-25
US6787897B2 (en) 2004-09-07
US20030116825A1 (en) 2003-06-26
JP4567607B2 (ja) 2010-10-20
US6979597B2 (en) 2005-12-27
DE10241344A1 (de) 2003-07-10

Similar Documents

Publication Publication Date Title
JP4768952B2 (ja) シリコンガスケットを含むウエハレベルパッケージおよびその製造方法
US7615406B2 (en) Electronic device package manufacturing method and electronic device package
US7015074B2 (en) Vacuum package fabrication of integrated circuit components
JP2001185635A (ja) Memsデバイスを有能するキャビティを具備するパッケージ
KR100757695B1 (ko) 부품 및 이의 제조 방법
US20020132391A1 (en) Microelectromechanical system device package and packaging method
TWI667190B (zh) 封裝方法及相關的封裝結構
US20070114620A1 (en) Package and electronic apparatus using the same
JP2004146808A (ja) 半導体デバイスを封止する為の方法及びその方法を実現する為の装置
US20040166662A1 (en) MEMS wafer level chip scale package
US6928718B2 (en) Method for array processing of surface acoustic wave devices
US8530260B2 (en) Method for attaching a first carrier device to a second carrier device and micromechanical components
US7911043B2 (en) Wafer level device package with sealing line having electroconductive pattern and method of packaging the same
US8592285B2 (en) Method of bonding semiconductor substrate and MEMS device
JP2011228754A (ja) ウエハレベルパッケージ及びその製造方法
JP2001168139A (ja) 半導体装置およびそれを用いた接合構造
JP2001223288A (ja) 集積回路装置とその製法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
US20020074081A1 (en) Microelectronic packaging methods and components
JP2003174046A (ja) 半導体パッケージおよびその製造方法
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JPS63143851A (ja) 半導体装置
KR100668809B1 (ko) 웨이퍼 레벨 패키지
JP3580244B2 (ja) 半導体装置および半導体装置の製造方法
JP2000150556A (ja) バンプ電極形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110617

R150 Certificate of patent or registration of utility model

Ref document number: 4768952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees