KR20090031360A - 전자 소자 및 집적회로 패키징 방법 - Google Patents

전자 소자 및 집적회로 패키징 방법 Download PDF

Info

Publication number
KR20090031360A
KR20090031360A KR1020087030560A KR20087030560A KR20090031360A KR 20090031360 A KR20090031360 A KR 20090031360A KR 1020087030560 A KR1020087030560 A KR 1020087030560A KR 20087030560 A KR20087030560 A KR 20087030560A KR 20090031360 A KR20090031360 A KR 20090031360A
Authority
KR
South Korea
Prior art keywords
electronic
electronic element
support substrate
recess
cover
Prior art date
Application number
KR1020087030560A
Other languages
English (en)
Inventor
유르겐 라이프
히데후니 야마모토
Original Assignee
쇼오트 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼오트 아게 filed Critical 쇼오트 아게
Publication of KR20090031360A publication Critical patent/KR20090031360A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명은 전자 소자 및 이와 관련된 드라이버 및/또는 컨트롤러 집적회로의 분야에 관한 것으로, 특히 전자 소자의 기계적 패키징과, 전자 소자와 관련 드라이버 및/또는 컨트롤러 집적회로의 패키징에 관한 것이다.

Description

전자 소자 및 집적회로 패키징 방법{METHOD FOR ENCASING ELECTRONIC COMPONENTS AND INTEGRATED CIRCUITS}
본 발명은 전자 소자 및 이와 관련된 드라이버(driver) 및/또는 컨트롤러(controller) 집적회로의 분야에 관한 것으로, 보다 구체적으로는 전자 소자의 기계적 패키징과, 전자 소자와 관련 드라이버 및/또는 컨트롤러 집적회로의 패키징에 관한 것이다.
마이크로-전기기계 시스템(MEMS) 소자와 같은 전자 소자 또는 전자 부품은 중요성이 증가하고 있다. 많은 유형의 시스템은, 물리 시스템의 물성의 값을 검출하고 검출치를 나타내는 대응 전기 신호를 생성하기 위한 센서를 이용한다.
가속도계 센서는 예를 들면 가속도 의존성 진동 질량체(oscillating mass)와 같은 기계적 능동 부품을 포함하고, 회전 또는 선형 가속도와 같은 특정 유형의 가속도를 대응 전기 신호로 변환하는 전기기계 센서에 의존한다.
그러한 전자 소자는 상당히 민감하므로, 일종의 패키지 내에 전자 소자를 조립하여 전자 소자를 보호할 필요가 있다. 마이크로 시스템용 전자 소자 또는 기타 소자의 제조에 있어서는, 구조화된 봉입부(encapsulation) 또는 보호 층(passivation layer)의 정밀 성형을 가능하게 하는 많은 기술들이 개발되어 왔 다.
전형적인 패키징 또는 하우징(housing) 개념, 예를 들면 플라스틱 내의 몰딩은, 상기 민감성 부품의 기계적 물성이 교란되거나 손상되기도 하므로 바람직하지 못하다. 예를 들어 SAW-필터-소자(SAW-filter-device)의 경우에, 표면의 물질은 상기 필터 소자의 특성에 영향을 미치기도 한다.
그러한 교란을 방지하고 민감성 전자 소자를 보호하기 위하여, 해당 민감성 전자 소자를 구비한 웨이퍼는 제2 웨이퍼 또는 덮개 웨이퍼(lid wafer)와 접합된다. 상기 제2 웨이퍼는 상기 전자 소자의 영역 또는 위치에 구멍 또는 트렌치를 포함한다. 상기 제2 웨이퍼의 이러한 구멍과 트렌치는, 상기 제2 웨이퍼가 제1 웨이퍼에 접합된 후에, 민감성 구조체 상방에 공동(cavity)을 형성하도록 제조된다.
독일 공개특허공보 제101 47 648 Al호에는, 예를 들면 MEMS 소자의 패키징을 위해 사용되는 글라스 덮개용 포켓형 구조체의 제조에 관한 개념이 개시되어 있다.
대안적으로, 민감성 부품의 보호를 위하여 고가의 세라믹 패키지가 사용될 수도 있다.
독일 공개특허공보 제102 06 919 Al에는, 상기 전자 소자를 제1 웨이퍼 상에 배치하는 단계, 각 전자 소자 주위에 프레임 구조체를 제조하는 단계, 및 희생 층(victim layer) 상에 배치된 덮개 구조체로 상기 프레임 구조체를 덮는 단계를 갖춘 공정을 이용하여 전자 소자를 패키징하는 방법이 기재되어 있다. 각 전자 소자 주위의 프레임 구조체와 커버는 전자 소자를 수용하고 보호하는 공동을 형성한다.
이미 전술한 바와 같이, 많은 유형의 시스템은 물리 시스템의 물성 값을 검출하고 검출치를 나타내는 대응 전기 신호를 생성하는 센서와 같은 전자 소자를 사용한다. 이러한 전기 신호는 일반적으로, 예를 들면 증폭, 식별 및/또는 신호 변환과 같은 원하는 기능이 실행될 수 있도록, 칩의 외부(off-chip)에 위치하거나 칩 상의 인접 위치에 있는 집적회로에 제공된다.
전자 소자와 관련 드라이버 및/또는 컨트롤러 집적회로의 개별적인 패키징의 경우에, 패키징된 전자 소자는 유사하게 패키징된 드라이버 및/또는 컨트롤러 집적회로와 함께 인쇄 회로 보드에 장착된다. 이들은 함께 예를 들면 감지 기능과 같은 원하는 기능을 발휘한다.
일반적으로 전자 소자의 패키지와 집적회로의 패키지는 대응하는 전자 소자와 집적회로 각각보다 상당히 크므로, 패키징은 치수와 인쇄 회로 보드 상의 조립 비용에 상당한 영향을 미친다.
또한, 패키지 내의 전자 소자의 장착은, 전자 소자가 컨트롤러 및/또는 드라이버 기능을 하는 집적회로에 대하여 얼마나 가까이 배치될 수 있는지를 제한한다. 또한, 이는 전자 시스템의 전기 성능을 불필요하게 제한하거나 노이즈의 발생 가능성을 증가시킨다.
국제 공개특허공보 제01/29529호에는 마이크로-기계 센서와 관련 제어 회로의 패키징이 개시되어 있다. 마이크로-기계 센서는 반도체 웨이퍼 상에 제조되고, 제어 회로는 또 다른 반도체 상에 제조된다. 제어 회로 웨이퍼의 배면 상에는 공동이 식각되며, 공동을 형성함에 있어서는, 웨이퍼들이 서로 인접하는 관계가 되도록 서로 결속되면 공동 내로 다른 웨이퍼 상의 센서가 삽입되도록 한다.
따라서, 본 발명의 목적은, 전자 소자 또는 전자 소자와 관련 드라이버 및/또는 컨트롤러 집적회로를 패키징하거나 수용하기 위하여, 특히 종래의 집적회로 제조 기술과 종래의 패키징 기술을 이용하여, 용이하고 크기와 비용이 감소하고 안전한 패키징 개념을 제공하는 것이다.
본 발명의 목적에 대한 본 발명의 해결책은 경이롭게도 첨부된 청구범위의 각 독립항의 발명에 의해 달성된다. 첨부된 청구범위의 종속항의 발명은 바람직하고 그리고/또는 유리한 실시 형태와 구체적인 실시 형태이다.
따라서, 본 발명은 적어도 하나의 지지 기판을 제공하는 단계; 상기 지지 기판의 상면에 적어도 하나의 계단부(stair)를 포함하는 적어도 하나의 오목부(recess)를 제조하는 단계; 상기 계단부 상에 적어도 부분적으로 적어도 하나의 제1 전자 소자를 배치하여, 특히 상기 제1 전자 소자를 지지하고 그리고/또는 상기 제1 전자 소자를 상기 오목부의 바닥부로부터 이격시키는 단계; 및 상기 지지 기판의 상기 상면을 적어도 부분적으로 덮개로 덮는 단계를 포함하는 전자 부품 패키징 방법을 제안한다.
상기 지지 기판의 상기 상면을 덮개로 덮는 단계에 의하여, 상기 오목부와 상기 덮개에 의해 구성된 공동이 형성된다. 따라서, 상기 제1 전자 소자는 상기 공동 내에 또는 안에 수용된다. 한 실시 형태에서, 제1 전자 소자 이외에, 적어도 하나의 제2 전자 소자가 상기 지지 기판의 상기 상면 상에 배치된다. 바람직하게는, 상기 제2 전자 소자는 상기 오목부에 근접하게 배치된다.
또한, 본 발명은 적어도 하나의 지지 기판을 제공하는 단계, 상기 지지 기판의 상면에 적어도 하의 오목부를 제조하는 단계, 상기 오목부 내에 적어도 하나의 제1 전자 소자를 배치하는 단계, 상기 지지 기판의 상면에 또는 상면 상에 특히 상기 오목부에 근접하게 적어도 하나의 제2 전자 소자를 배치하는 단계, 및 상기 지지 기판의 상기 상면을 적어도 부분적으로 덮개로 덮는 단계를 포함하는 전자 부품 패키징 방법을 제안한다.
이에 따라, 상기 지지 기판의 상기 상면을 덮개 또는 커버로 덮는 단계에 의하여, 상기 오목부와 상기 덮개에 의해 구성된 공동이 또한 형성된다. 따라서, 상기 제1 전자 소자는 상기 오목부 내에 또는 안에 수용되고 그와 동시에 상기 제2 전자 소자는 봉입된다. 상기 제1 전자 소자의 수용과 상기 제2 전자 소자의 봉입은 단지 하나의 단계로 실행된다. 이 실시 형태의 한 대안적 실시 형태에서, 상기 오목부는, 상기 제1 전자 소자를 지지하고 상기 제1 전자 소자를 상기 오목부의 바닥부로부터 이격시키는 적어도 하나의 계단부를 구비하도록 제조된다.
또한, 본 발명은 적어도 하나의 계단부를 포함하는 적어도 하나의 오목부를 상면에 구비하는 적어도 하나의 지지 기판, 상기 계단부에 적어도 부분적으로 배치되어 상기 오목부의 바닥부로부터 이격된 적어도 하나의 제1 전자 소자, 및 상기 지지 기판의 상기 상면을 적어도 부분적으로 덮는 덮개를 포함하는 전자 패키지를 제안한다. 위에서 제안된 전자 패키지는 특히 본 발명에 따른 방법에 의해 제조 가능하거나 제조된다.
상기 전자 패키지는, 상기 제1 전자 소자를 수용하고 상기 오목부를 상기 덮개로 덮음으로써 형성된 공동을 포함한다. 한 실시 형태에서, 전자 패키지는 상기 지지 기판의 상기 상면에 특히 상기 오목부에 근접하게 배치된 적어도 하나의 제2 전자 소자를 또한 포함한다.
또한, 본 발명은 상면에 적어도 하나의 오목부를 구비하는 적어도 하나의 지지 기판, 상기 오목부 내에 배치된 적어도 하나의 제1 전자 소자, 상기 지지 기판의 상기 상면에 특히 상기 오목부에 근접하게 배치된 제2 전자 소자, 및 상기 지지 기판의 상기 상면을 적어도 부분적으로 덮는 덮개를 포함하는 전자 패키지를 제안한다. 위에서 제안된 전자 패키지는 특히 본 발명에 따른 방법으로 제조 가능하거나 제조된다.
따라서, 상기 전자 패키지는 상기 제1 전자 소자를 수용하는 공동과 상기 제2 전자 소자의 봉입부를 포함하며, 공동과 봉입부 모두는 상기 지지 기판을 덮개로 덮음으로써 형성된다. 바람직한 실시 형태에서, 상기 오목부는 적어도 하나의 계단부를 포함하며, 계단부 상에는 제1 전자 소자가 적어도 부분적으로 배치되고 계단부는 상기 제1 전자 소자를 상기 오목부의 바닥부로부터 이격시킨다.
전자 패키지의 여러 실시 형태가 명시되어 있다. 그러나, 상기 전자 패키지는 특히 본 발명의 방법에 의해 제조 가능하거나 제조되므로, 전술되고 후술될 본 발명에 따른 방법의 특징은 상기 방법의 특징에 의해 제조되는 전자 패키지의 부품 또는 수단에 대응한다.
상기 제1 전자 소자는 SAW 필터 소자, 석영 소자(quartz device), 열 센서(thermo sensor), 압력 센서 및/또는 자이로스코프와 같은 MEMS 소자를 포함한다. 다른 실시 형태에서, 상기 제1 전자 소자는 지각 기능(sensorial function) 요소, 반도체 기능 요소, 열 기능 요소, 기계적 기능 요소 및/또는 광학 기능 요소를 포함한다. 본 발명에 따른 제1 전자 소자는 두께 또는 높이가 1㎛ 내지 1000㎛ 정도, 바람직하게는 수십 ㎛ 또는 50㎛ 내지 수백 ㎛ 또는 200㎛ 정도이고, 직경이 1㎛ 내지 수십 mm, 바람직하게는 10㎛ 내지 10mm 정도이다.
상기 지지 기판은 반도체 기판으로서 제공될 수 있다. 한 실시 형태에서, 실리콘 반도체가 상기 반도체 기판으로서 제공된다. 또 다른 실시 형태에서, GaAs, InP 및/또는 SiGe 소재를 포함하는 화합물 반도체가 상기 반도체 기판으로서 제공된다.
또 다른 실시 형태는 상기 반도체로서 넓은 에너지 갭을 특징으로 하는 반도체를 사용한다. 에너지 갭은 2.5ev 내지 10.0ev 정도, 바람직하게는 3.0ev 내지 6.0ev 정도이다. 이 경우에, 사파이어가 바람직한 반도체 기판이다.
상기 지지 기판의 상기 상면의 상기 오목부 제조는 식각, 래핑(lapping) 및/또는 샌드 블래스팅(sand blasting)과 같은 서브트랙티브 공정(subtractive process)에 의해 실시된다. 상기 오목부의 치수는 수용될 제1 전자 소자의 치수에 적합하게 구성된다. 오목부의 치수는 상기 제1 전자 소자가 특히 본질적으로 상기 오목부 내에 완전히 들어가도록 선정될 필요가 있다. 따라서, 상기 오목부는 깊이가 1㎛ 내지 1000㎛ 정도, 바람직하게는 50㎛ 내지 200㎛ 정도이고, 직경이 1㎛ 내지 수십 mm 정도, 바람직하게는 10㎛ 내지 10mm 정도이다.
몇몇 실시 형태는, 전술한 바와 같이, 상기 제1 전자 소자를 지지하고 오목부의 바닥부로부터 이격시키는 적어도 하나의 계단부를 구비한 오목부의 특징을 포함한다. 상기 계단부의 치수는 오목부의 크기에 따라 달라진다. 따라서, 계단부 높이는 오목부 깊이보다 작고 계단부 길이는 오목부 직경보다 작다. 상기 계단부는 높이가 1㎛ 내지 400㎛ 정도, 바람직하게는 50㎛ 내지 200㎛ 정도이고, 길이가 1㎛ 내지 수십 mm 정도, 바람직하게는 10㎛ 내지 10mm 정도이다. 전체 계단부 높이 또는 평균 계단부 높이는 전체 오목부 높이 또는 평균 오목부 높이의 대략 1% 내지 80%, 바람직하게는 10% 내지 60%이다. 특히 바람직한 실시 형태에서, 상기 계단부 높이는 전체 오목부 높이 또는 평균 오목부 높이의 대략 20% 내지 50%에 해당한다. 계단부 길이는 전체 오목부 길이 또는 평균 오목부 길이의 대략 1% 내지 80%, 바람직하게는 3% 내지 40%에 해당한다. 특히 바람직한 실시 형태에서, 상기 계단부 길이는 전체 오목부 길이 또는 평균 오목부 길이의 대략 5% 내지 30%에 해당한다.
상기 제1 전자 소자는 접착(gluing), 땜납(soldering), 저온 글라스 몰딩(lowe temperature glass molding) 및/또는 페이스팅(pasting), 특히 Ag 페이스팅에 의해 상기 계단부에 장착된다. 이에 따라, 상기 제1 전자 소자는 움직일 수 있게 장착될 수 있다. 특정 실시 형태에서, 이러한 유형의 장착은 제1 전자 소자가 진동할 수 있게 한다. 상기 오목부의 제조는, 오목부를 제조하는 전술한 서브트랙티브 공정의 변수들을 변화시킴으로써 실시된다.
본 발명에 따른 오목부가 계단부를 포함하면, 상기 계단부는 단일 공정(one-step-process) 또는 다단계 공정으로 제조될 수 있다. 예를 들어, 단일 공정은 오목부와 계단부의 음각 형상(negative shape)에 적어도 본질적으로 대응하는 형상을 가진 일종의 래핑 공구(lapping tool) 또는 래핑 스탬프(lapping stamp)에 의해 구현될 수 있다. 다단계 공정의 일례는 크기 및/또는 형상이 다른 여러 래핑 공구를 적용하는 것이다. 상기 여러 래핑 공구의 적용 조합은 오목부와 해당 계단부의 형성을 가능하게 한다. 다단계 공정의 또 다른 예는 포토-리소그래프 구조화(photo-lithographic structuring)를 이용한 식각 공정에 해당한다.
한 실시 형태에서, 상기 제2 전자 소자는 집적회로로서 제공되다. 상기 집적회로는 고체 또는 모놀리식 집적회로, 필름 집적회로 및/또는 하이브리드 집적회로로서 제공되거나 제조될 수 있다. 또 다른 실시 형태에서, 상기 집적회로는 상기 제1 집적회로용의 드라이버 또는 컨트롤러 집적회로로서 제공된다. 또 다른 실시 형태에서, 상기 집적회로는 제1 집적회로용의 드라이버 및 컨트롤러 집적회로의 두 기능을 모두 포함한다.
전자 노이즈를 방지하거나 감소시키기 위하여, 예들 들면 상기 제1 전자 소자로부터 상기 제2 전자 소자로의 전기 신호 전송 중에 또는 그 반대 방향으로의 전송 중에, 상기 제2 전자 소자는 가급적 상기 제1 전자 소자에 근접하게 배치된다. 예를 들면, 상기 제2 전자 소자는 상기 오목부의 상측 가장자리에 바로 인접한다. 바람직하게는, 상기 제1 전자 소자와 제2 전자 소자는 전기적으로 접속된다. 이러한 접속은 와이어 본딩, 땜납 및/또는 Au, Al, PbSn, SnAgCu 및/또는 Ag 재료를 포함하는 금속 페이스팅(metal pasting)에 의해 실시된다.
제2 집적회로 또는 집적회로의 치수 및 장착 또는 제조 방법은 실시 형태에 따라 변경된다. 상기 제2 전자 소자는 접착, 경납접(brazing), 땜납, 저온 글라스 몰딩 및/또는 페이스팅, 특히 Ag 페이스팅에 의해 상기 상면에 장착되고, 증착(evaporation), CVD, 스퍼터링, 에피택시 성장(epitaxial growth) 및/또는 도핑(dotation)에 의해 제조되다.
적어도 하나의 제1 전기 접촉 패드가 상기 지지 기판의 상기 상면에, 특히 상기 제1 전자 소자를 수용하는 상기 오목부에 근접하게 부착된다. 상기 제1 전기 접촉 패드는 예를 들면 PVD, 특히 증착 및/또는 스퍼터링, 및/또는 CVD를 사용하여 포토-리소그래프 기술에 의해 제조되다. 상기 제1 전기 접촉 패드를 형성하는 재료는 Au, Al, TiCu, AlSiCu, AlSiTi, W, Cu 및/또는 AlCu를 포함한다. 상기 제1 접촉 패드는 두께가 1nm 내지 수십 ㎛ 정도, 바람직하게는 100nm 내지 1㎛ 정도이고, 직경이 1㎛ 내지 수백 ㎛ 정도, 바람직하게는 10㎛ 내지 500㎛ 정도이다. 상기 제1 전기 접촉 패드는 특히 상기 제1 전자 소자와 전기적으로 접속된다. 이러한 접속은 와이어 본딩, 땜납 및/또는 Au, Al, PbSn, SnAgCu 및/또는 Ag 재료를 포함하는 금속 페이스팅에 의해 실시된다.
대응 실시 형태에 따르면, 적어도 하나의 제2 전기 접촉 패드가 상기 지지 기판의 상면에, 특히 상기 제2 전자 소자에 근접하게 배치되어 상기 제2 전자에 접속된다. 상기 제2 전기 접촉 패드는 상기 제1 전기 접촉 패드에 대하여 전술한 바와 동일한 기술과 재료를 사용하여 제조될 수 있다. 바람직하게는, 제1 및 제2 전기 접촉 패드는 단일 단계에서 동시에 제조된다. 상기 제2 전기 접촉 패드는 상기 제2 전자 소자에 전기적으로 접속된다. 이러한 접속은 전술한 상기 제1 전자 소자와 상기 제1 전기 접촉 패드 사이의 접속에 따라 실시될 수 있다.
상기 지지 기판은 상기 덮개 또는 커버에 의해 인접하는 관계가 되도록 덮인다. 이와 같이 덮음으로써, 상기 제1 전자 소자를 수용하는 상기 오목부에 의해 공동이 형성된다. 상기 오목부 내의 상기 제1 전자 소자와 상기 지지 기판의 상기 상면의 제2 전자 소자를 구비하는 본 발명의 또 다른 실시 형태에 따르면, 지지 기판을 상기 덮개로 덮음으로써, 상기 제1 전자 소자를 수용하는 공동과 상기 제2 전자 소자를 위한 봉입부가 동시에 형성된다. 본 발명의 방법은 전자 소자와 그에 대응하는 집적회로의 개별적인 패키징의 필요성을 제거한다. 개시된 패키징 방법은 패키징 작업 중에 노출된 센서의 처리를 제거하므로 바람직하고, 전자 소자 및 그와 관련된 집적회로가 더욱 근접하게 배치될 수 있고, 따라서 종래의 패키징 기술의 사용에 의해 비용이 감소하고 더욱 향상된 시스템 성능이 달성될 수 있다.
상기 덮개용의 바람직한 재료는 글라스, 금속, 세라믹, 반도체 및/또는 플라스틱을 포함하고 필름으로서 제공될 수 있다. 덮개의 재료에 따라서, 상기 덮개는 두께가 10㎛ 내지 수 mm 정도, 바람직하게는 100㎛ 내지 1mm 정도이다. 상기 덮개는 상기 지지 기판을 적어도 부분적으로 덮는다. 다른 실시 형태에서, 상기 덮개의 직경은 본질적으로 덮이는 상기 지지 기판의 직경에 상응한다.
상기 지지 기판의 상기 상면과 적어도 부분적으로 접촉하는 상기 덮개의 접촉면은 평탄하게 즉 비구조화된 상태로 제공되고, 따라서 상기 덮개의 상기 접촉면은 상기 지지 기판의 상기 상면과 전체적으로 접촉한다. 또 다른 실시 형태에서, 상기 지지 기판의 상기 상면과 접촉하는 상기 덮개의 상기 접촉면은 구조화되어 제공되는데, 다시 말하자면 상기 제1 전자 소자의 영역에 제1 오목부를 포함한다. 이러한 특별한 실시 형태에서, 상기 제1 전자 소자를 수용하는 공동은 상기 지지 기판 내의 상기 오목부와 상기 덮개 내의 상기 오목부에 의해 형성된다. 또 다른 실시 형태에서, 상기 덮개의 상기 접촉면은 상기 제1 전자 소자의 영역에 제1 오목부 또는 상기 제2 전자 소자의 영역에 제2 오목부를 포함하도록 구조화되어 제공된다. 다른 실시 형태에서, 상기 덮개의 상기 접촉면은 상기 제1 전자 소자의 영역에 제1 오목부와 상기 제2 전자 소자의 영역에 제2 오목부를 포함하도록 구조화되어 제공된다. 따라서, 상기 덮개의 접촉면은 구조화되어 제공되어 상기 덮개 접촉면 내에 적어도 하나의 오목부를 포함한다. 이러한 특별한 실시 형태에서, 상기 제1 전자 소자를 수용하고 상기 제1 오목부에 의해 형성된 공동 이외에도, 상기 제2 오목부에 의해 상기 제2 전자 소자를 수용하는 공동이 형성된다.
상기 지지 기판의 상면과 상기 상면을 덮는 상기 덮개의 상기 접촉면은 서로 접합된다. 상기 지지 기판의 상기 상면과 상기 덮개의 상기 접촉면을 서로 접합하기 위한 가능한 기술은 양극 접합(anodic bonding), 저온 접합(low-temperature-bonding), 경납접, 접착, 땜납 및/또는 글라스 용융(glass melting), 특히 저온 글라스 용융이다. 한 실시 형태에 따르면, 상기 덮개의 상기 접촉면 및/또는 상기 덮개의 상기 상면은 각각 적어도 하나의 접착 층으로 적어도 부분적으로 덮이고, 상기 지지 기판과 상기 덮개는 상기 적어도 하나의 접착 층에 의해 서로 접합된다. 상기 접착 층은 두께가 100nm 내지 수십 ㎛ 정도, 바람직하게는 1㎛ 내지 10㎛ 정도이고, 직경이 특히 본질적으로 상기 지지 기판 또는 상기 지지 기판을 덮는 상기 덮개에 상응한다. 또 다른 실시 형태에서, 상기 덮개의 상기 접촉면과 상기 지지 기판의 상기 상면 모두는 적어도 하나의 접착 층으로 덮이고, 상기 지지 기판과 상기 덮개는 상기 접착 층에 의해 접합된다. 접착 층은 부착이 용이하므로, 바람직한 실시 형태에서, 접착 층은 상기 덮개의 상기 접촉면을 전체적으로 덮는다.
또 다른 실시 형태에서, 상기 접착 층은 적어도 하나의 간극 또는 오목부를 포함한다. 한 실시 형태에서, 상기 접착 층은 상기 제1 전자 소자 또는 상기 오목부의 영역에 적어도 하나의 제1 간극 또는 제1 오목부, 및/또는 상기 제2 전자 소자의 영역에 제2 간극 또는 제2 오목부를 포함한다. 따라서, 상기 제1 전자 소자 및/또는 제2 전자 소자를 수용하는 해당 오목부는 각각 상기 접착 층에 의해 덮이지 않고, 상기 접착 층에 민감한 전자 소자의 사용을 가능하게 한다. 상기 접착 층은 예를 들면 접착, 경납접, 땜납 및/또는 글라스 층 용융에 의해 구현된다. 전술한 방법에 따라 상기 접착 층을 형성하는 가능한 재료는 수지, 바람직하게는 에폭시 수지 및/또는 아크릴 수지, AuSn, PbSn, SnAgCu 및/또는 저온 용융 글라스이다. 상기 접착 층은 스핀 코팅, 분무 코팅, PVD, 특히 스퍼터링 및/또는 증착, 스크린 인쇄 및/또는 필름 성막(filming)에 의해 부착된다. 본 발명의 바람직한 실시 형태에서, 제1 전자 소자를 수용하는 공동은 상기 제1 전자 소자 및/또는 상기 제2 전자 소자가 각각 밀폐 상태로 밀봉되도록 형성된다. 특히, 상기 제1 전자 소자 및/또는 상기 제2 전자 소자는 각각 덮개의 접촉면과 지지 기판의 상면 사이에 상기 공동 내에 밀폐 상태로 밀봉된다.
수용된 제1 전자 소자로의 전기 접속을 제공하기 위하여, 적어도 하나의 제1 관통공(via-hole)이 상기 지지 기판의 저면 및/또는 상기 덮개의 배면에 제조되어, 상기 제1 전기 접촉 패드로의 접근을 가능하게 하거나 상기 지지 기판의 상면과 저면을 연결한다. 상기 제1 관통공을 제조하기 위한 가능한 기술은 식각, 래핑 및/또는 샌드 블래스팅이다. 적절한 경우에, 포토-리소그래프 기술이 적용될 수 있다. 관통공 즉 상기 제1 관통공은 상기 제1 전기 접촉 패드로의 직접 접근이 가능할 정도로 깊게 제조된다. 따라서, 상기 제1 관통공은 상기 지지 기판의 두께에 따른 깊이를 가지며, 직경은 1㎛ 내지 수백 ㎛ 정도, 바람직하게는 50㎛ 내지 200㎛ 정도이다.
상기 지지 기판의 상기 저면 또는 상기 덮개의 상기 배면으로부터 상기 제1 관통공을 통해 상기 제1 전기 접촉 패드와 상기 전자 소자까지의 전기 접속을 형성하기 위하여, 특히 적어도 하나의 제1 전기 접속 라인과 같은 전기 접속부가 제조된다. 상기 제1 전기 접속 라인을 제조하기 위한 가능한 기술은 PVD, 예를 들면 증착 및/또는 스퍼터링, 및/또는 Au, Al, Cu, AlSi 및/또는 AlCu 재료를 포함하는 CVD이다. 적절한 경우에, 포토-리소그래프 기술이 적용될 수 있다.
얻어진 전자 패키지의 용이한 후속 공정, 예를 들면 인쇄 회로 보드 상에 전자 패키지의 장착을 가능하게 하기 위하여, 적어도 하나의 제1 땜납 볼이 상기 제1 전기 접속 라인 상에 배치된다. 상기 제1 땜납 볼의 장착을 위한 바람직한 기술은 리플로(reflow) 공정, 레이저 장착, Au/Au 플로팅(floating) 공정, 전도성 필름 상호접속 공정 및/또는 Ag 땜납이다. 따라서, 바람직한 공정은 상기 제1 전기 접속 라인 상에 미리 제조된 땜납 볼의 용융을 수반한다. 상기 제1 땜납 볼은 직경이 10㎛ 내지 수백 ㎛ 정도, 바람직하게는 100㎛ 내지 500㎛ 정도이고, PbSn, SnAgCu 및/또는 ZnSn을 포함한다.
전술한 본 발명의 특히 바람직한 실시 형태에 따르면, 적어도 하나의 제2 관통공이 상기 지지 기판의 상기 저면 또는 상기 덮개의 상기 배면 내로 제조되어, 상기 제2 전기 접속 패드로의 접근을 가능하게 한다. 상기 제2 전기 관통공은 상기 제1 관통공에 대해 전술한 바와 동일한 기술과 동일한 재료의 사용에 의하여 제조될 수 있다. 바람직하게는, 상기 제1 및 제2 관통공은 단일 공정에서 동시에 제조된다. 상기 제2 관통공은 상기 제2 전기 접촉 패드로의 접근을 가능하게 한다.
또한, 이 실시 형태에 따르면, 전기 접속부 특히 적어도 하나의 제2 전기 접속 라인이 상기 제2 관통공을 통해 상기 제2 전기 접촉 패드로부터 상기 지지 기판의 상기 저면까지 또는 상기 덮개의 상기 배면까지 제조된다. 또한, 적어도 하나의 제2 땜납 볼이 상기 제2 전기 접속 라인 상에 배치된다. 상기 제2 전기 접속 라인 및/또는 상기 제2 땜납 볼은 대응하는 상기 제1 전기 접속 라인과 상기 제1 땜납 볼에 대하여 전술한 바와 동일한 기술과 동일한 재료의 사용에 의해 형성될 수 있고, 이들은 동시에 장착된다.
상기 제1 접촉 패드와 상기 제1 전기 소자 사이, 제2 접촉 패드와 제2 전기 소자 사이, 및/또는 제1 전기 소자와 제2 전자 소자 사이의 전기 접속부 또는 전기 접속 라인은 전술한 제1 전기 접속 라인이 경우와 동일한 기술과 동일한 재료의 사용에 의해 제조될 수 있다.
예를 들면 PVD로서 부착 공정을 위한 전술한 포토-리소그래프 기술은 지지 기판을 감광성 레지스트 층으로 코팅하는 단계, 도포된 레지스트 층의 포토-리소그래프 구조화 단계, 미리 구조화된 기판을 대응 재료가 포함된 대응하는 층으로 코팅하는 단계, 및 레지스트 층을 박리하여 제거(lifting off)하는 단계를 포함한다. 포토-리소그래프 구조화 단계는 마스크 노광 및 그 후의 현상을 포함한다. 코팅하는 단계는 적어도 하나의 감광성 레지스트 막(foil)의 스핀 코팅, 분무, 전착(electrodeposition) 및/또는 부착에 의해 실시될 수 있다. 레지스트 층의 제거 단계는 레지스트 층에 도포된 적어도 하나의 층이 또한 제거되도록 실시될 수 있다. 포토-리소그래프 기술에 의한 관통공 또는 오목부의 제조는 그에 따라 적용된다.
상기 전자 패키지를 형성하기 위한 전술한 부품의 장착, 즉 단일 칩으로서 전자 패키지의 장착 이외에, 장착은 바람직한 실시 형태에서 웨이퍼 어셈블리(wafer assembly) 내에 실시될 수 있다. 따라서, 동일한 유형의 다수의 칩이 동시에 제조된다. 상기 다수의 전자 패키지를 포함하는 상기 웨이퍼 어셈블리는 소잉(sawing), 래핑, 샌드 블래스팅, 레이저 절단, 다이아몬드 스크라이빙(scribing) 및/또는 스내핑(sanpping)에 의하여 단일 칩들로 절단된다. 제1 실시 형태에서, 각 칩은 상기 제1 전자 소자, 상기 공동, 상기 제1 전기 접촉 패드, 상기 제1 관통공, 상기 제1 전기 접속 라인 및 상기 제1 땜납 볼을 포함한다. 상기 전자 패키지는 두께가 10㎛ 내지 5mm 정도, 바람직하게는 100㎛ 내지 1mm 정도이고, 직경이 1㎛ 내지 200㎛ 정도, 바람직하게는 10㎛ 내지 100㎛ 정도이다. 또 다른 실시 형태에서, 각 칩은 상기 제1 전자 소자, 상기 공동, 상기 제2 전자 소자, 상기 제1 전기 접촉 패드, 상기 제2 전기 접촉 패드, 상기 제1 관통공, 상기 제2 관통공, 상기 제1 전기 접속 라인, 상기 제2 전기 접속 라인, 상기 제1 땜납 볼 및 상기 제2 땜납 볼을 포함한다. 상기 전자 패키지는 두께가 50㎛ 내지 2mm 정도, 바람직하게는 100㎛ 내지 1mm 정도이고, 직경이 500㎛ 내지 20mm 정도, 바람직하게는 1mm 내지 10mm 정도이다.
본 발명에 따른 방법은 패키징된 전자 소자의 효율적인 제조와 패키징된 전자 소자와 관련 컨트롤러 및/또는 드라이버 집적회로의 효율적인 제조를 가능하게 한다.
첨부 도면을 참조하고 바람직한 실시예에 기초하여 이하에서 본 발명을 더욱 상세히 설명하기로 한다. 여러 실시 형태의 특징은 서로 결합될 수 있다. 도면 내의 동일 도면부호는 동일하거나 유사한 부분을 나타낸다.
도 1은 움직일 수 있게 장착된 제1 전자 소자와 제2 전자 소자를 포함하는 전자 패키지의 개략적 측면도이다.
도 2는 제1 전자 소자와 제2 전자 소자를 포함하는 다른 전자 패키지의 개략적 측면도이다.
도 3a 내지 도 3w는 본 발명에 따라 제1 전자 소자를 포함하는 전자 패키지를 제조하는 공정 단계들의 측면도를 개략적으로 나타낸다.
도 4는 도 3a 내지 도 3w에 도시된 방법에 따라 제조되는 전자 패키지를 개략적으로 나타낸다.
도 5a 내지 도 5l은 본 발명에 따라 제1 전자 소자를 포함하는 전자 패키지를 제조하는 공정 단계들의 측면도를 개략적으로 나타낸다.
도 6은 도 3a 내지 도 3w에 도시된 방법에 따라 제조되는 전자 패키지를 개략적으로 나타낸다.
<도면의 주요 부분에 대한 부호 설명>
1: 지지 기판 1a: 지지 기판의 상면
1b: 지지 기판의 저면 2: 레지스트 층
2a: 레지스트 층(2) 내의 오목부 4: 덮개 또는 커버
4a: 덮개(4)의 접촉면 5: 접착 층
7: 오목부 9: 전도성 물질 층
11: 계단부 20: 전자 패키지 또는 칩
21: 제1 땜납 볼 22: 제2 땜납 볼
31: 제1 전기 접속 라인 32: 제2 전기 접속 라인
61: 제1 전자 소자 62: 제2 전자 소자
71: 오목부의 바닥부 72: 오목부(7)의 제1 구역
73: 오목부(7)의 제2 구역 75: 공동
81: 제1 접촉 패드(91)와 제1 전자 소자(61) 사이의 접속부
82: 제2 접촉 패드(92)와 제2 전자 소자(62) 사이의 접속부
83: 제1 전자 소자(61)와 제2 전자 소자(62) 사이의 접속부
91: 제1 전기 접촉 패드 92: 제2 전기 접촉 패드
101: 제1 관통공 102: 제2 관통공
105: 전도성 물질 충진부 110: 제1 랩-다이
111: 제2 랩-다이 120: 레지스트 층
120a: 레지스트 층(120) 내의 오목부
200: 리프트-오프 방향 Z: 확대 영역
S: 횡단선 C: 절단선
이하에서, 도면을 참조하여 본 발명의 바람직한 예시적 실시 형태를 더욱 상세히 설명한다.
도면들은 배면-접촉(backside-contact)의 특징을 나타낸다. 전자 부품, 특히 제1 및 제2 전자 소자는 상기 지지 기판의 배면(1b)을 통해 전기적으로 접촉한다.
도 1과 도 2는 본 발명에 따른 방법으로 제조 가능하거나 제조된 제1 전자 소자(61)와 제2 전자 소자(62)를 포함하는 전자 패키지(20)의 개략적인 측면도를 나타낸다. 전자 패키지(20)는, 상면(1a)에 적어도 하나의 오목부(recess)(7)를 구비하는 지지 기판(1)을 포함한다. 상기 지지 기판(1)은 덮개(lid)(4)에 접합되며, 덮개는 제1 전자 소자(61)를 수용하는 공동(75)과 상기 상면(1a)에 상기 오목부(7)에 인접하게 배치된 제2 전자 소자(62)의 봉입부(encapsulation)를 동시에 형성한다. 상기 제1 전자 소자(61)는 제1 전기 접촉 패드(91)에 접속된다. 상기 제1 전기 접촉 패드(91)는 제1 관통공(via-hole)(101)과 제1 관통공에 배치된 제1 전기 접속 라인(31)을 통해 저면(1b)에 접속되고, 제1 땜납 볼(21)에 의해 예를 들면 인쇄 회 로 보드에 접속 가능하다. 상기 제2 전자 소자(62)는 제2 전기접촉 패드(92)에 접속된다. 상기 제2 전기 접촉 패드(92)는 제2 관통공(102)과 제2 관통공에 배치된 제2 전기 접속 라인(32)을 통해 상기 지지 기판(1)의 저면(1b)에 접속되고, 제2 땜납 볼(22)에 의해 예를 들면 인쇄 회로 보드에 접속된다. 도 1에서, 상기 제1 전자 소자(61)는 계단부(stair)에 장착된다. 특히, 상기 제1 전자 소자(61)는 상기 계단부(11)에 움직일 수 있게 장착된다. 도 2에서는, 도 1과는 대조적으로, 상기 제1 전자 소자(61)는 오목부(7)의 바닥부(71) 상에 직접 장착되거나 배치되고 상기 제1 전자 소자(61)는 요동할 수 없다.
이어서, 도 3a 내지 도 3w에 제조 방법의 한 실시 형태가 더욱 상세히 설명되어 있다. 예시된 방법은 웨이퍼 레벨(wafer level) 상의 전자 부품의 패키징을 나타낸다. 도 3a 내지 도 3d에 따라 전자 부품을 패키징하는 방법은 웨이퍼 또는 지지 기판(1)을 제공하는 제1 단계를 포함한다. 상기 지지 기판(1)은 반도체 기판이다. 상기 지지 기판(1)은 두께가 50㎛ 내지 500㎛ 정도이고 직경이 4"(10cm) 내지 12"(30cm) 정도이다. 도 3a는 지지 기판(1)의 상면(1a)의 도면을 나타낸다. 도 3b는 도 3a 내에 도시된 영역(Z)의 확대도를 나타낸다. 도면은 영역(1c) 내의 웨이퍼의 구획을 예시한다. 전자 부품 또는, 예를 들어 제1 및/또는 제2 전자 소자(각각, 61, 62)의 제조 또는 장착은 상기 영역(1c) 내에서 이루어진다. 도 3c와 도 3d는 도 3b에 도시된 확대도의 개략적인 측면도 또는 횡단선(S)을 따른 개략적인 단면도를 나타낸다. 도시된 지지 기판(1)은 상면(1a)과 저면(1b)을 구비한다.
도 3d 내지 도 3i는 포토-리소그래프 기술의 사용에 의한 접촉 패드의 제조, 예를 들면 제1 및 제2 접촉 패드(각각, 91, 92)의 제조를 나타낸다. 이는 지지 기판(1)의 상면(1a)을 감광성 레지스트 층(2)으로 코팅하는 단계(도 3e)와 도포된 층(2)의 포토-리소그래프 구조화에 의해 오목부(2a)를 형성하는 단계(도 3f)를 포함한다. 다음 단계에서, 기판(1)의 상면(1a)은 스퍼터링 또는 전자 빔 증착과 같은 PVD 공정에 의해 전도성 물질, 예를 들면 Au과 같은 금속의 층으로 코팅된다. 제1 전기 접촉 패드(91)는 상기 오목부(2a) 내에 지지 기판의 상면(1a)에 형성된다(도 3g). 다음 단계(도 3i)에서 레지스트 층(2)은 박리되어 제거되고 제1 전기 접촉 패드(91)는 상면(1a)에 부착되어 유지된다(도 3i). 상기 제1 전기 접촉 패드(91)들 사이의 거리는 장착될 상기 제1 전자 소자(61)의 치수 또는 구획된 영역(1c)에 의하여 결정된다.
전자 부품을 패키징하는 방법은 도 3j와 도 3k에 도시된 서브트랙티브 공정(subtractive process)에 의해 상기 지지 기판(1)의 상면(1a)에 적어도 하나의 오목부(7)를 형성하는 단계를 또한 포함한다. 상기 오목부(7)의 치수는 수용할 상기 제1 전자 소자(61)의 치수에 적합하도록 구성된다. 상기 오목부(7)의 치수는 상기 제1 전자 소자(61)가 상기 오목부(7) 내에 완전히 들어가도록 선정된다. 상기 오목부(7)의 제조는 초음파 래핑(ultrasonic lapping)에 의해 수행된다. 랩-공구(lap-tool) 또는 랩-다이의 치수는 생성된 오목부(7) 내에 수용되는 제1 전자 소자(61)에 의해 결정된다. 본 발명의 한 실시 형태에서, 상기 오목부(7)는 상기 오목부(7)의 바닥부(71)에 하나의 계단부(11)를 포함한다. 상기 계단부(11)의 치수는 상기 제1 전자 소자(61)를 상기 오목부(7)의 상기 바닥부(71)로부터 이격시키고 지 지하도록 제1 전자 소자(61)의 치수에 의해 결정된다.
상기 오목부(7) 내에 상기 계단부(11)의 제조 또는 상기 오목부(7)와 상기 계단부(11)의 제조는, 생성할 상기 오목부(7)의 치수와 상기 계단부(11)의 치수에 따라, 치수가 다른 2개의 랩-다이 특히 제1 랩-다이(110)와 제2 랩-다이(111)를 사용하여 2-단계 공정으로 래핑함으로써 실시된다. 제1 래핑 공정에서, 상기 계단부(11)의 길이만큼 감소된 전체 오목부(7)의 직경에 상응하는 제1 오목부 구역(72)을 제조하기 위하여, 제1 랩-다이(110)가 사용된다. 래핑 공정은 오목부(7) 또는 오목부 구역(72)의 목표 깊이까지 실시된다. 제2 래핑 공정에서, 오목부(7) 직경을 목표 오목부(7) 직경까지 제2 오목부 구역(73)만큼 증가시키기 위하여, 제2 랩-다이(111)가 사용된다. 또 다른 선택적인 방안은 1-단계 공정의 래핑에 기초하여, 상기 오목부(7)와 상기 계단부(11)의 목표 형상 또는 상기 제1 랩-다이(110)와 상기 제2 랩-다이(111)의 조합 형상에 대응하는 형상을 가진 랩 다이를 이용한다.
전자 부품을 패키징하는 방법은 추가 단계로서 제1 전자 소자(61)를 상기 오목부(7) 내에 장착하거나 배치하는 단계를 포함한다(도 3l). 예를 들어, 상기 제1 전자 소자(61)는 가속 센서에 해당한다. 따라서, 상기 제1 전자 소자(61)는 접착(gluing)에 의해 상기 계단부(11)에 움직일 수 있게 장착된다. 상기 계단부(11)는 상기 제1 전자 소자(61)를 지지하고 오목부(7)의 바닥부(71)로부터 이격시킨다. 상기 제1 전자 소자(61)는 적어도 일측만이 장착되므로, 상기 계단부(11)는 가속 영향을 검출하도록 상기 제1 전자 소자(61)가 요동할 수 있게 한다.
상기 제1 전자 소자(61)는 Au 재료를 포함하는 와이어 본딩에 의해 상기 제1 전기 접촉 패드(91)에 전기적으로 접속된다(도 3m). 본 발명의 방법은 상기 지지 기판(1)의 상면(1a)을 덮개(4)로 덮는 단계를 또한 포함한다(도 3n). 상기 지지 기판(1)은 상기 덮개(4)에 의해 덮이고, 상기 지지 기판(1)의 저면(1b)에 배치된 접착 층(5) 특히 접착제 층(glue layer)에 의해 인접하는 관계에 있게 된다. 본 실시 형태에 따르면, 상기 덮개(4)로 덮으면 상기 제1 전자 소자(61)를 수용하는 공동(cavity)(75)이 형성된다. 바람직한 덮개는, 10㎛ 내지 수 mm 정도의 두께와, 덮이는 상기 지지 기판(1)의 직경에 본질적으로 해당하는 직경을 가진 유리 판을 포함한다. 따라서, 상기 지지 기판(1)의 상기 상면(1a)과 상기 덮개(4)의 접촉면(4a)은 접착에 의해 서로 접합된다. 접착 층(5)의 경화는 조사(irradiation)에 의해 이루어질 수 있다. 접착 층(5)은 스핀 코팅에 의해 부착될 수 있고, 상기 덮개(4)의 상기 접촉면(4a) 전체를 덮을 수 있다. 상기 접착 층(5)은 두께가 100nm 내지 수십 ㎛이고 직경이 실질적으로 상기 덮개(4)의 직경에 상당한다.
상기 공동(75) 내의 상기 제1 전자 소자(61)의 배치는 추후의 공정 단계에서 전자 패키지(61)의 간략화된 처리를 가능하게 하고, 상기 제1 전자 소자(61)의 효율적인 보호, 예를 들면 추후의 공정 단계 중에 생성되는 분진 발생에 대하여 보호를 가능하게 한다.
전자 부품을 패키징하는 방법은 후속 단계로서 수용된 제1 전자 소자(61)에 전기 접촉을 제공하는 단계를 포함한다(도 3q 내지 도 3v). 이를 달성하기 위하여, 제1 전자 소자(61)와 접속하는 제1 접촉 패드(91)로 접근할 수 있는 제1 관통공(101)을 상기 지지 기판(1)의 저면(1b)에 형성한다.
도시된 관통공 형성에는 기판(1)의 저면(1b)에 감광성 레지스트 층(120)으로 코팅하는 단계를 구비하는 포토-리소그래프 기술이 사용된다(도 3p). 도포된 레지스트 층(120)의 포토-리소그래프 구조화에 의해 오목부(120a)가 형성된다(도 3q). 후속 단계에서, 기판(1)의 저면(1b)은 선별적 식각 공정으로 처리되어 상기 오목부(120a)를 따르는 상기 관통공(101)이 형성된다. 상기 관통공(101)은 상기 제1 전기 접촉 패드(91)에 직접 접근이 가능할 정도로 깊게 제조된다. 잔류 레지스트 층(120)은 리프트-오프(lift-off) 공정에서 제거된다(도 3s).
상기 지지 기판(1)의 저면(1b)으로부터 상기 제1 접촉 패드(91)로의 전기 접속을 형성하기 위하여, 관통공(101)은 전도성 물질(105)로 채워진다(도 3t). 제1 접촉 패드(91)의 제조에 대하여 전술한 바와 같이, 포토-리소그래프 구조화를 이용하여 Au를 포함하는 증착 공정에 의해 제1 전기 접속 라인(31)을 제조한다(도 3u).
얻어진 전자 패키지(20)의 용이한 추가 처리가 가능하도록, 상기 제1 전기 접속 라인(31) 상에 제1 땜납 볼(21)이 배치된다(도 3v). 상기 제1 땜납 볼(21)을 제조하기 위한 바람직한 기술은 리플로(reflow) 기술이다. 제1 접촉 패드(91)와 제1 땜납 볼(21)은 서로 측방향으로 이동한다. 제1 접촉 패드(91) 중심과 제1 땜납 볼(21)의 중심의 수직 투영부(vertical projection)는 일치하지 않는다. 수직 방향은 지지 기판(1)의 상면(1a)에 수직한 방향에 해당한다.
도 3w는 제조된 웨이퍼 어셈블리의 절단 또는 개별화를 나타낸다. 어셈블리는 절단선(C)을 따라 절단된다. 상기 절단선은 상기 구역(1c)들 사이에 위치한다. 얻어진 전자 패키지(20)는 도 4에 도시되어 있다. 전자 패키지(20)는 두께가 50㎛ 내지 2mm 정도이고 직경이 500㎛ 내지 20mm 정도이다. 전자 패키지는 예를 들면 사용될 시스템에 의해 필요한 전력 입력을 제공하거나 장비의 출력을 수신하는 인쇄 회로 보드(도시 생략) 또는 또 다른 회로 기판(도시 생략)에 장착될 수 있다. 접속 라인(31)은 본질적으로 저면(1b)과 평행하게 충진 물질(105)의 저면으로부터 해당 공동(75) 투영부의 저면까지 연장되므로, 전자 패키지의 간결하고 공간-절약적인 설계가 가능하게 된다.
도 5a 내지 도 5l은 본 발명의 방법의 다른 실시 형태의 개략도로서, 제1 및 제2 전자 소자(61, 62)의 장착을 포함하는 공정 단계를 나타낸다. 제2 부품의 제조가 명시적으로 설명되지 않은 경우에, 도 3a 내지 도 3w에 도시된 제1 부품의 제조가 상기 제2 부품에도 적용된다. 예를 들면, 제2 전기 접촉 패드의 부착은 제1 전기 접촉 패드(91)의 제조와 동일한 방식으로 또는 적어도 유사한 방식으로 실시된다.
도 5a는 오목부(7)의 제조와 제1 및 제2 전기 접촉 패드(91, 92)의 부착 후의 지지 기판(1)을 나타낸다. 제1 전자 소자(61) 예를 들어 광학 검출기(optical detector)는 상기 오목부(7)의 바닥부(71) 상에 배치된다(도 5b). 제2 전자 소자(62)는 상기 지지 기판(1)의 상면(1a)에, 특히 상기 오목부(7)에 근접하게 배치된다(도 5c). 본 발명의 한 실시 형태에서, 상기 제2 전자 소자(62)는 집적회로이다. 특히, 상기 집적회로는 상기 제1 전자 소자(61)를 위한 컨트롤러 집적회로로서 제공된다.
상기 제1 전자 소자(61)와 상기 제2 전자 소자(62)의 전기 접속부는 도 5d에 도시되어 있다. 상기 제1 전자 소자(61)와 제1 전기 접촉 패드(91)의 전기 접속부(81)는 와이어 본딩에 의해 실시된다. 제2 전자 소자(62)와 제2 전기 접촉 패드(92) 사이의 접속부(82)는 금속 페이스팅(metal pasting)(82)에 의해 구현된다. 제1 전자 소자(61)와 제2 전자 소자(62)는 접속 라인(83)을 통해 전기적으로 접속되며, 접속 라인도 금속 페이스팅에 의해 제조될 수 있다.
전자 부품을 패키징하는 후속 단계는 상기 지지 기판(1)의 상기 상면(1a)을 덮개(4)로 덮는 단계에 해당한다(도 5e와 도 5f). 상기 지지 기판(1)은 상기 덮개(4)에 의해 덮이고 양극 접합을 통해 인접하는 관계가 된다. 바람직한 커버 또는 덮개(4)는 상기 제1 전자 소자(61)에 의해 검출될 복사파(radiation)에 대해 적어도 투광성이 있는 판 또는 유리 판으로서 제공된다. 따라서, 상기 덮개(4)로 덮으면, 상기 제1 전자 소자(61)를 수용하는 공동(75)이 형성되고 그와 동시에 상기 제2 전자 소자(62)가 봉입된다. 상기 공동(75) 내의 상기 제1 전자 소자(61)의 위치와 상기 제2 전자 소자(62)의 봉입은 후속 제조 단계에서 제조될 전자 패키지(20)의 간략화된 처리와 향상된 보호를 가능하게 한다.
도 5g와 도 5j는 수용된 제1 전자 소자(61)와 봉입된 제2 전자 소자(62)에 전기 접속을 제공하는 것을 나타낸다. 제1 및 제2 관통공(101, 102) 각각의 제조가 도 5g 내지 도 5i에 도시되어 있고, 도 3q 내지 도 3s에 도시된 바와 같은 제1 관통공(101)의 제조에 대응한다. 제1 관통공(101)과 제2 관통공(102)은 제1 또는 제2 전기 접촉 패드(91, 92) 각각으로의 접근을 가능하게 한다.
상기 지지 기판(1)의 상기 저면(1b)으로부터 상기 제1 또는 제2 접촉 패 드(91, 92) 각각으로의 전기 접속을 형성하기 위하여, 관통공(101, 102)들 각각에는 제1 또는 제2 전기 접속 라인(31, 32)이 제공되거나 갖추어진다. 상기 제1 및 제2 전기 접속 라인(31, 32)은 전술한 제1 접촉 패드(91)의 제조에 따른 포토-리소그래프 구조화에 의해 제조될 수 있다. 땜납 볼 부착 및 웨이퍼 절단(도 5k 및 도 5l) 각각은 도 3v와 도 3w에 도시된 땜납 볼 부착 및 웨이퍼 절단에 대응한다. 절단 후에 제조된 전자 패키지(20)는 도 6에 도시되어 있다.
제1 전자 소자(61) 및/또는 제2 전자 소자(62)는 상기 공동 내의 수용 또는 덮개의 접촉면(4a)과 기판의 상면(1a) 사이의 봉입에 의해 양호하게 보호되므로, 전자 소자(61, 62)의 교란 또는 손상이 감소되거나 방지될 수 있다.
전자 소자를 패키징하고 전자 소자를 관련 집적회로와 함께 패키징하는 방법을 설명하였다. 본 발명의 사상 또는 핵심적인 특징으로부터 벗어나지 않고 본 발명을 다른 특정 형태로 구현할 수 있다는 점을 이해할 수 있다. 따라서, 설명된 예와 실시 형태 특히 전술한 내용은 모든 면에서 예시적인 것이고 제한적인 것이 아니라는 점을 고려하여야 하고, 여기에 제시된 상세 내용에 의해 본 발명이 제한되는 것은 아니다. 방법의 단계들의 전술한 순서는 합리적으로 변경될 수 있다.

Claims (30)

  1. a) 적어도 하나의 지지 기판(1)을 제공하는 단계,
    b) 상기 지지 기판(1)의 상면(1a)에 적어도 하나의 계단부(1)를 포함하는 적어도 하나의 오목부(7)를 제공하는 단계,
    c) 상기 계단부(11) 상에 적어도 부분적으로 적어도 하나의 제1 전자 소자(61)를 배치하되, 상기 제1 전자 소자(61)가 상기 오목부(7)의 바닥부(71)로부터 이격되도록 배치하는 단계, 및
    d) 상기 지지 기판(1)의 상기 상면(1a)을 덮개(4)로 적어도 부분적으로 덮는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  2. 선행 청구항에 있어서,
    상기 지지 기판(1)의 상기 상면(1a)을 덮개(4)로 덮는 단계는 상기 오목부(7)와 상기 덮개(4)에 의해 상기 제1 전자 소자(61)를 수용하는 공동을 형성하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  3. 선행 청구항들 중 어느 한 항에 있어서,
    상기 지지 가판(1)의 상기 상면(1a)에, 특히 상기 오목부(7)에 근접하게, 적어도 하나의 제2 전자 소자(62)를 배치하는 단계를 또한 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  4. a) 적어도 하나의 기지 기판(1)을 제공하는 단계,
    b) 상기 지지 기판(1)의 상기 상면(1a)에 적어도 하나의 오목부(7)를 제조하는 단계,
    c) 상기 오목부(7) 내에 적어도 하나의 제1 전자 소자(61)를 배치하는 단계,
    d) 상기 지지 기판(1)의 상기 상면(1a)에, 특히 상기 오목부(7)에 근접하게 적어도 하나의 제2 전자 소자(62)를 배치하는 단계, 및
    e) 상기 지지 기판(1)의 상기 상면(1a)을 덮개(4)로 적어도 부분적으로 덮는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  5. 선행 청구항에 있어서,
    상기 지지 기판(1)의 상기 상면(1a)을 덮개(4)로 덮는 단계는 상기 오목부(7)와 덮개(4)에 의해 상기 제1 전자 소자(61)를 수용하는 공동을 형성하고 그와 동시에 상기 제2 전자 소자(62)를 봉입하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  6. 2개의 선행 청구항들 중 어느 한 항에 있어서,
    상기 오목부(7)는, 상기 제1 전자 소자(61)를 지지하고 상기 제1 저자 소자(61)를 상기 오목부(7)의 바닥부(71)로부터 이격시키는 적어도 하나의 계단부(11)를 구비하도록 제조되는 것을 특징으로 하는 전자 부품 패키징 방법.
  7. 선행 청구항들 중 어느 한 항에 있어서,
    상기 오목부는 식각, 래핑, 및/또는 샌드 블래스팅에 의해 형성되는 것을 특징으로 하는 전자 부품 패키징 방법.
  8. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제1 전자 소자(61)는 접착, 경납접, 저온 글라스 몰딩, 및/또는 페이스팅, 특히 Ag 페이스팅에 의해 장착되는 것을 특징으로 하는 전자 부품 패키징 방법.
  9. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제1 전자 소자(61)는 적어도 부분적으로 움직일 수 있게 상기 계단부(11)에 장착되는 것을 특징으로 하는 전자 부품 패키징 방법.
  10. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제2 전자 소자(62)는 집적회로, 특히 상기 제1 전자 소자(61)를 위한 드라이버 및/또는 컨트롤러 집적회로로서 제공되는 것을 특징으로 하는 전자 부품 패키징 방법.
  11. 선행 청구항들 중 어느 한 항에 있어서,
    상기 덮개(4)를 제공하는 단계는 상기 지지 기판(1)의 상기 상면(1a)과 적어도 부분적으로 접촉하는 구조화 또는 비구조화 접촉면(4a)을 가진 덮개를 제공하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  12. 선행 청구항들 중 어느 한 항에 있어서,
    상기 지지 기판(1)의 상기 상면(1)을 덮개(4)로 덮는 단계는 상기 지지 기판(1)의 상기 상면(1a)과 상기 덮개(4)의 상기 접촉면(4a)을 서로 접합하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  13. 선행 청구항에 있어서,
    상기 지지 기판(1)의 상기 상면(1a)과 상기 덮개(4)의 상기 접촉면(4a)은 양극 접합, 저온 접합, 경납접, 땜납, 글라스 용융 및/또는 접착에 의해 서로 접합되는 것을 특징으로 하는 전자 부품 패키징 방법.
  14. 선행 청구항들 중 어느 한 항에 있어서,
    - 상기 덮개(4)의 상기 접촉면(4a) 또는 상기 지지 기판(1)의 상기 상면(1a)을 적어도 하나의 접착 층(5)으로 적어도 부분적으로 덮는 단계와,
    - 상기 지지 기판(1)과 상기 덮개(4)를 상기 적어도 하나의 접착 층(5)에 의해 서로 접합하는 단계를 또한 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  15. 선행 청구항에 있어서,
    상기 접착 층(5)은, 특히 상기 전자 소자(61) 및/또는 상기 제2 전자 소자(8)의 영역 내에 적어도 하나의 오목부를 포함하는 구조화된 접착 층으로서 제공되는 것을 특징으로 하는 전자 부품 패키징 방법.
  16. 선행 청구항들 중 어느 한 항에 있어서,
    적어도 하나의 지지 기판(1)을 제공하는 단계는 상기 지지 기판(1)을 웨이퍼로서 제공하는 단계를 포함하는 것을 특징으로 하는 전자 부품 패키징 방법.
  17. 선행 청구항에 있어서,
    상기 덮개(4)로 덮인 상기 지지 기판(1)은 개별적인 칩들로 절단되는 것을 특징으로 하는 전자 부품 패키징 방법.
  18. 선행 청구항에 있어서,
    절단은 소잉, 래핑, 샌드 플래스팅, 레이저 절단, 다이아몬드 스크라이빙 및/또는 스내핑에 의해 실시되는 것을 특징으로 하는 전자 부품 패키징 방법.
  19. 전자 패키지(20), 특히 선행 청구항들 중 어느 한 항에 기재된 방법으로 제조 가능한 전자 패키지로서,
    a) 적어도 하나의 계단부(11)를 포함하는 적어도 하나의 오목부(7)를 상면(1a)에 구비하는 적어도 하나의 지지 기판(1),
    b) 상기 계단부(11) 상에 적어도 부분적으로 배치되어 상기 계단부에 의해 상기 오목부(7)의 바닥부(71)로부터 이격된 적어도 하나의 제1 전자 소자(61), 및
    c) 상기 지지 기판(1)의 상기 상면(1a)을 적어도 부분적으로 덮는 덮개(4)를 포함하는 것을 특징으로 하는 전자 패키지.
  20. 선행 청구항에 있어서,
    상기 제1 전자 소자(61)를 수용하고 상기 오목부(7)를 상기 덮개(4)로 덮음으로써 형성되는 공동을 포함하는 것을 특징으로 하는 전자 패키지.
  21. 선행 청구항들 중 어느 한 항에 있어서,
    상기 지지 기판(1)의 상기 상면(1a) 상에, 특히 상기 오목부(7)에 근접하게 배치된 적어도 하나의 제2 전자 소자(62)를 또한 포함하는 것을 특징으로 하는 전자 패키지.
  22. 전자 패키지(20), 특히 선행 청구항들 중 어느 한 항에 기재된 방법으로 제조 가능한 전자 패키지로서,
    a) 상면(1a)에 적어도 하나의 오목부(7)를 구비하는 적어도 하나의 지지 기판(1),
    b) 상기 오목부(7) 내에 배치된 적어도 하나의 제1 전자 소자(61),
    c) 상기 지지 기판(1)의 상기 상면(1a)에, 특히 상기 오목부(7)에 근접하게 배치된 적어도 하나의 제1 전자 소자(62), 및
    d) 상기 지지 기판(1)의 상기 상면(1a)을 적어도 부분적으로 덮는 덮개(4)를 포함하는 것을 특징으로 하는 전자 패키지.
  23. 선행 청구항에 있어서,
    상기 오목부(7)는 적어도 하나의 계단부(11)를 포함하며, 상기 계단부 상에 상기 제1 전자 소자(61)가 적어도 부분적으로 배치되고, 상기 계단부는 상기 제1 전자 소자(61)를 상기 오목부(7)의 바닥부(71)로부터 이격시키는 것을 특징으로 하는 전자 패키지.
  24. 2개의 선행 청구항들 중 어느 한 항에 있어서,
    상기 전자 패키지(20)는 상기 제1 전자 소자(61)를 수용하는 공동과 상기 제1 전자 소자(62)의 봉입부를 포함하며, 공동과 봉입부 모두는 상기 지지 기판(1)을 상기 덮개(4)로 덮음으로써 형성된 것을 특징으로 하는 전자 패키지.
  25. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제1 전자 소자(61)는 상기 계단부에 움직일 수 있게 장착된 것을 특징으로 하는 전자 패키지.
  26. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제1 전자 소자(61)는 SAW 필터 소자, 석영 소자 또는 열 센서, 압력 센서 및/또는 자이로스코프와 같은 MEMS 소자, 및/또는 지각 기능 요소, 반도체 기능 요소, 광학 기능 요소, 열 기능 요소 및/또는 기계적 기능 요소를 포함하는 것을 특징으로 하는 전자 패키지.
  27. 선행 청구항들 중 어느 한 항에 있어서,
    상기 제2 전자 소자(62)는 집적회로, 특히 상기 제1 전자 소자(61)를 위한 드라이버 또는 컨트롤러 집적회로인 것을 특징으로 하는 전자 패키지.
  28. 선행 청구항들 중 어느 한 항에 있어서,
    상기 지지 기판(1)과 상기 덮개(4)는, 상기 덮개(4)의 접촉면(4a)과 상기 지지 기판(1)의 상면(1a) 사이에 배치된 접착 층(5)에 의해 서로 접합된 것을 특징으로 하는 전자 패키지.
  29. 선행 청구항에 있어서,
    상기 접착 층(5)은 상기 제1 전자 소자(61)와 상기 제2 전자 소자(62)의 영역에 적어도 하나의 간극을 포함하는 것을 특징으로 하는 전자 패키지.
  30. 선행 청구항들 중 어느 한 항에 있어서,
    상기 덮개(4)는 상기 제1 전자 소자(61) 및/또는 상기 제2 전자 소자(62)를 밀폐 상태로 밀봉하는 것을 특징으로 하는 전자 패키지.
KR1020087030560A 2006-07-15 2007-06-01 전자 소자 및 집적회로 패키징 방법 KR20090031360A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006032925.2 2006-07-15
DE102006032925A DE102006032925B8 (de) 2006-07-15 2006-07-15 Elektronische Baugruppe und Verfahren zur Verkapselung elektronischer Bauelemente und integrierter Schaltungen

Publications (1)

Publication Number Publication Date
KR20090031360A true KR20090031360A (ko) 2009-03-25

Family

ID=38728650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030560A KR20090031360A (ko) 2006-07-15 2007-06-01 전자 소자 및 집적회로 패키징 방법

Country Status (9)

Country Link
US (2) US8017435B2 (ko)
EP (1) EP2041787A1 (ko)
JP (1) JP2009544161A (ko)
KR (1) KR20090031360A (ko)
CN (1) CN101479844A (ko)
AU (1) AU2007276494A1 (ko)
CA (1) CA2653918A1 (ko)
DE (1) DE102006032925B8 (ko)
WO (1) WO2008009328A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003057A2 (en) * 2009-07-02 2011-01-06 Advanced Microfab, LLC Method of forming monolithic cmos-mems hybrid integrated, packaged structures
KR20120106629A (ko) * 2011-03-16 2012-09-26 벌리더티 센서스 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法
US8803326B2 (en) * 2011-11-15 2014-08-12 Xintec Inc. Chip package
DE102012202727B4 (de) * 2012-02-22 2015-07-02 Vectron International Gmbh Verfahren zur Verbindung eines ersten elektronischen Bauelements mit einem zweiten Bauelement
US9282642B2 (en) * 2012-09-28 2016-03-08 KYOCERA Circuit Solutions, Inc. Wiring board
US9173024B2 (en) * 2013-01-31 2015-10-27 Invensense, Inc. Noise mitigating microphone system
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
CN104332452B (zh) * 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
DE102015104410B4 (de) 2015-03-24 2018-09-13 Tdk-Micronas Gmbh Drucksensor
KR101689018B1 (ko) * 2015-04-28 2016-12-22 (주) 씨앤아이테크놀로지 포켓을 이용한 반도체 패키지의 전자파 차폐막 형성 방법
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
KR102507947B1 (ko) * 2015-10-15 2023-03-09 삼성전자주식회사 케이스 및 이를 포함하는 전자 장치
DE102016113347A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Verfahren zum produzieren eines halbleitermoduls
DE102019101325A1 (de) * 2019-01-17 2020-07-23 USound GmbH Herstellungsverfahren für mehrere MEMS-Schallwandler
CN111665640B (zh) * 2019-03-08 2022-07-26 三赢科技（深圳）有限公司 结构光投射模组及其电子装置
DE102020100819A1 (de) * 2020-01-15 2021-07-15 Schott Ag Hermetisch verschlossene transparente Kavität und deren Umhäusung
DE102020117194B4 (de) 2020-06-30 2023-06-22 Schott Ag Hermetisch verschlossene Umhäusung und Verfahren zu deren Herstellung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121985A (ja) 1991-10-25 1993-05-18 Seiko Epson Corp 圧電振動子の製造方法
JP3471111B2 (ja) * 1995-03-20 2003-11-25 三菱電機株式会社 半導体装置
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
JP3345878B2 (ja) * 1997-02-17 2002-11-18 株式会社デンソー 電子回路装置の製造方法
EP0981159A1 (de) * 1998-08-18 2000-02-23 Siemens Building Technologies AG Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung
US6770503B1 (en) * 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP3438709B2 (ja) 2000-08-31 2003-08-18 セイコーエプソン株式会社 圧電デバイス及びその製造方法と圧電発振器の製造方法
JP2002171150A (ja) 2000-11-30 2002-06-14 Seiko Epson Corp 圧電デバイスのパッケージ構造
TW554498B (en) * 2001-08-17 2003-09-21 Citizen Watch Co Ltd Electronic device and production process thereof
DE10147648B4 (de) * 2001-09-27 2007-08-23 Berliner Glas Kgaa Verfahren zur Ausbildung von Durchbrüchen in einer Glasscheibe.
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP3896285B2 (ja) * 2002-01-24 2007-03-22 三菱電機株式会社 半導体装置の製造方法
DE10206919A1 (de) * 2002-02-19 2003-08-28 Infineon Technologies Ag Verfahren zur Erzeugung einer Abdeckung, Verfahren zum Herstellen eines gehäusten Bauelements
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US6929974B2 (en) * 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
JP2004271312A (ja) * 2003-03-07 2004-09-30 Denso Corp 容量型半導体センサ装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011003057A2 (en) * 2009-07-02 2011-01-06 Advanced Microfab, LLC Method of forming monolithic cmos-mems hybrid integrated, packaged structures
WO2011003057A3 (en) * 2009-07-02 2011-04-14 Advanced Microfab, LLC Method of forming monolithic cmos-mems hybrid integrated, packaged structures
US7989248B2 (en) 2009-07-02 2011-08-02 Advanced Microfab, LLC Method of forming monolithic CMOS-MEMS hybrid integrated, packaged structures
KR20120106629A (ko) * 2011-03-16 2012-09-26 벌리더티 센서스 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법
KR20190039043A (ko) * 2011-03-16 2019-04-10 앰코 테크놀로지 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법
USRE47890E1 (en) 2011-03-16 2020-03-03 Amkor Technology, Inc. Packaging for fingerprint sensors and methods of manufacture
US10636717B2 (en) 2011-03-16 2020-04-28 Amkor Technology, Inc. Packaging for fingerprint sensors and methods of manufacture
KR20200105464A (ko) * 2011-03-16 2020-09-07 앰코 테크놀로지 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법
KR20210075951A (ko) * 2011-03-16 2021-06-23 앰코 테크놀로지 인코포레이티드 지문 센서들에 대한 패키징 및 제조 방법
US11545405B2 (en) 2011-03-16 2023-01-03 Amkor Technology Singapore Holding Pte. Ltd. Packaging for fingerprint sensors and methods of manufacture

Also Published As

Publication number Publication date
JP2009544161A (ja) 2009-12-10
AU2007276494A1 (en) 2008-01-24
WO2008009328A1 (de) 2008-01-24
CA2653918A1 (en) 2008-01-24
US20120003791A1 (en) 2012-01-05
DE102006032925B4 (de) 2008-07-31
US8399293B2 (en) 2013-03-19
DE102006032925B8 (de) 2008-11-06
EP2041787A1 (de) 2009-04-01
US20100059877A1 (en) 2010-03-11
US8017435B2 (en) 2011-09-13
CN101479844A (zh) 2009-07-08
DE102006032925A1 (de) 2008-01-24

Similar Documents

Publication Publication Date Title
KR20090031360A (ko) 전자 소자 및 집적회로 패키징 방법
JP4847415B2 (ja) 低アスペクト比のウエハ貫通ホールを使用したウエハレベルのパッケージング方法
JP5574970B2 (ja) Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
KR100636762B1 (ko) 반도체 장치 및 그 제조 방법
JP4977388B2 (ja) 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
US20080296717A1 (en) Packages and assemblies including lidded chips
US7295029B2 (en) Chip-scale package for integrated circuits
EP0828346A2 (en) Lid wafer bond packaging and micromachining
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
JP2012156551A (ja) コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント
CN105460884A (zh) 封装布置、封装以及制造封装布置的方法
EP1898462B1 (en) Semiconductor apparatus
WO2006061792A2 (en) Hermetically sealed integrated circuit package
JP2005019966A (ja) 半導体装置及びその製造方法
US20090315169A1 (en) Frame and method of manufacturing assembly
US20120241937A1 (en) Package structure having micro-electromechanical element
EP4361091A1 (en) Process for manufacturing a device comprising two semiconductor dice and device so obtained
WO2019197166A1 (en) Package for electric device and method of manufacturing the package
KR20080109139A (ko) 에어 캐비티형 웨이퍼 레벨 패키지의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid