DE20208866U1 - Kontaktierte und gehäuste integrierte Schaltung - Google Patents

Kontaktierte und gehäuste integrierte Schaltung

Info

Publication number
DE20208866U1
DE20208866U1 DE20208866U DE20208866U DE20208866U1 DE 20208866 U1 DE20208866 U1 DE 20208866U1 DE 20208866 U DE20208866 U DE 20208866U DE 20208866 U DE20208866 U DE 20208866U DE 20208866 U1 DE20208866 U1 DE 20208866U1
Authority
DE
Germany
Prior art keywords
contact
carrier material
cover
surface region
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE20208866U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott Glaswerke AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Glaswerke AG filed Critical Schott Glaswerke AG
Priority to DE20208866U priority Critical patent/DE20208866U1/de
Publication of DE20208866U1 publication Critical patent/DE20208866U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

•*·«· · * J * ♦ s t*
Schott Glas
Kontaktierte und gehäuste integrierte Schaltung Beschreibung:
Die Erfindung betrifft eine Vorrichtung mit Kontaktverbindungen, welche wenigstens ein in einem Trägermaterial integriertes Bauelement umfasst, nach den Merkmalen gemäß Anspruch 1.
Es sind Verfahren bekannt bei denen Bauelemente oder integrierte Schaltungen auf einem Halbleiterchip oder noch im Verbund einer Halbleiterscheibe bzw. Wafers mit einem Gehäuse und mit elektrischen Anschlusskontakten versehen werden. Findet die Montage des Chips bzw. der integrierten Schaltung und die Verbindung der Kontaktgebiete des Chips mit den nach außen geführten Kontakten des Gehäuses noch im Waferverbund statt, so wird ein solches Montageverfahren im allgemeinen als „Wafer Level Package-Verfahren" bezeichnet.
Dem Stand der Technik sind eine Reihe solcher Verfahren zu entnehmen. Diese Verfahren gehen in der Regel davon aus, dass, wie es problemlos zum Beispiel bei Speicherchips der Fall ist, die Verbindungen zu den Kontaktgebieten auf den Chips bzw. bei den integrierten Schaltungen direkt
• ·
• ·
hergestellt werden können.
Dabei bleibt allerdings unberücksichtigt, dass wie zum Beispiel bei Chips mit einem integrierten sensorischen oder optischen Bauelement, die optisch aktive Fläche im montierten Zustand, zum Beispiel auf einer Leiterplatte, frei liegen muss.
( Aus der WO 99/40624 ist insoweit ein Verfahren bekannt, bei dem versucht wird, die oben dargestellte Problematik dadurch zu beheben, dass die beim aktiven Bauelement liegenden Anschlusskontakte von der aktiven Seite auf die ihr gegenüberliegende Unterseite des Wafers bzw. des Chips geführt werden. Die weitere Kontaktierung der nach unten geführten Anschlusskontakte kann dann auf bekannte Art und Weise erfolgen.
Das erwähnte Verfahren zeichnet sich dadurch aus, dass nach dem Aufbringen einer Glasabdeckung auf die optisch aktive Vorderseite eines Wafers entlang der Unterseite des Wafers Gräben erzeugt werden, die den Wafer in einzelne Chipbereiche unterteilen. Im Rahmen der Erzeugung der Gräben werden die auf der aktiven Seite des Wafers jeweils auf dem Übergangsbereich zwischen zwei Chips befindlichen Anschlusskontaktstellen geteilt und somit in den Gräben freigelegt. Zur vollständigen Gehäusung des Wafers bzw. der Chips wird nach dem Herstellen der Gräben über dieselben eine Glasscheibe geklebt, die in entsprechender Weise so eingeschnitten wird, dass die Gräben im Wafer als auch die Anschlusskontaktstellen wiederum frei zugänglich sind. Daran anschließend erfolgt ein Abscheiden von Kontaktbahnen in die erzeugten Gräben, wodurch ein Kontaktieren der Anschlusskontaktstellen und ein Verlegen der Kontaktstelle auf die Rückseite des genausten Chips erfolgen soll. Das vorgestellte Verfahren führt zwar zu einem sogenannten Durchkontaktieren der Anschlusskontakte von der
: X
aktiven Vorderseite des Chips bzw. des Wafers auf die passive Rückseite, jedoch treten hierbei einige wesentliche Nachteile auf, so dass Chips, die nach dem besprochenen Verfahren hergestellt wurden, unverhältnismäßig teuer sind. Dies begründet sich unter anderem aus der Tatsache, dass die im bekannten Verfahren zu erzeugenden Gräben deutlich breiter sind als sie für gewöhnlich beim normalen Zerteilen bzw.
Dicing eines Wafers anzutreffen wären. Im Ergebnis führt diese dazu, dass die Abstände zwischen den Chips oder den Integriertenschaltungen relativ groß sein müssen, so dass weniger Chips auf einem Wafer Platz haben. Bereits deshalb liefert das bekannte Verfahren nur eine relativ geringe Cip-Ausbeute aus einem Wafer oder Halbleiterscheibe. Darüber hinaus verläuft der Herstellungsprozess nach dem vorgestellten Verfahren auch relativ langsam. Dies hat zum einen insbesondere damit zu tun, dass die Gräben sequentiell eingeschliffen werden müssen und zum anderen dass beim Erzeugen der Gräben die sogenannte Dicing-Säge nur bei einem Vorschub von maximal 3 Millimetern pro Minute arbeiten kann.
Davon abgesehen sind auch die einzusetzenden Dicing-Sägen sehr teuer. Eine wesentliche Problematik des Verfahrens nach der WO 99/40624 ist auch darin zu sehen, dass das Freilegen der Anschlusskontakte beim Aufschleifen der Gräben durch ein Zerteilen derselben erfolgt. Ein solches Zerteilen der Anschlusskontakte bedarf höchster Maßhaltigkeit, da es ansonsten zur Zerstörung von zumindest- eines Teils des Kontakts kommen kann. Aber selbst wenn ein genaues Zerschneiden des Anschlusskontakts gelingt, ist es nicht einfach, mit den so freigelegten Anschlusskontakten eine Kontaktverbindung herzustellen. Die Ursachen hierfür liegen insbesondere darin begründet, dass das Kontaktieren nach dem Stand der Technik über ein Abscheiden von Kontaktbahnen auf den im Wafer schräg liegenden Wandungen der Gräben erfolgen
soll, ein gleichmäßiges und damit zielgerichtetes Abscheiden jedoch nur senkrecht zur Abscheidungsrichtung möglich ist.
Auf diesem Hintergrund liegt der vorliegenden Erfindung die Aufgabe zugrunde, die oben genannten Nachteile des Standes der Technik zu vermeiden, um auf diese Weise die Herstellung von elektrischen Kontaktverbindungen kostengünstiger und einfacher zu machen.
Nach der Erfindung wird eine Vorrichtung nach Anspruch definiert, welche die Aufgabe löst. Die erfindungsgemäße Vorrichtung ist insbesondere auch wie nachstehend beschriebenen herstellbar.
Vorteilhafte Weiterbildungen finden sich insbesondere in den Unteransprüchen.
Nach der Erfindung wird mit Vorteil ein in einem Trägermaterial integriertes Bauelement vorgeschlagen, wobei das Trägermaterial einen ersten Oberflächenbereich aufweist und wobei wenigstens ein Anschlusskontakt wenigstens teilweise im ersten Oberflächenbereich für jedes Bauelement angeordnet ist. Insbesondere wird durch ein Aufbringen einer Abdeckung auf dem ersten Oberflächenbereich und einem Erzeugen wenigstens eines Kontaktkanals, der im Trägermaterial quer zum ersten Oberflächenbereich verläuft, zum Ausbilden wenigstens einer Kontaktstelle in einem bereitzustellenden zweiten Oberflächenbereich über die jeweiligen Kontaktkanäle wenigstens eine elektrische Kontaktverbindung von der Kontaktstelle zu wenigstens einem der Anschlusskontakte hergestellt.
Auf höchst vorteilhafter Weise kann so eine
Kontaktstelle auf der zum Anschlusskontakt und damit auf der der aktiven Oberfläche abgewandten Seite des Trägermaterials eine mit dem Anschlusskontakt in elektrischer Verbindung stehende Kontaktstelle erzeugt werden. Dabei kann sowohl auf
Gräben, die entlang des Trägermaterials verlaufen und auf ( eine seitliche um das Bauelement geführte Kontaktierung nach dem Stand der Technik verzichtet werden.
Nach einer vorteilhaften Weiterbildung der Erfindungwird das Trägermaterial, in welchem die Bauelemente integriert sind, bezogen auf die Anordnung der Bauelemente in zu definierende Chipbereiche aufgeteilt. Die für die Kontaktverbindung vorgesehenen Kontaktkanäle können nach der Erfindung auf verschiedene Art und Weise in das Trägermaterial eingebracht werden. Zum einen ist vorgesehen Kontaktkanäle im Trägermaterial derart anzuordnen, dass sie im wesentlichen in Nachbarschaft zu den Anschlusskontakten in das Trägermaterial eingebracht werden. Zum anderen sieht die Erfindung aber auch vor, die Kontaktkanäle in das Trägermaterial derart einzubringen, dass sie insbesondere vom zweiten Oberflächenbereich ausgehend im wesentlichen unmittelbar an die Anschlusskontakte anschließen. Letztere Variante bietet insbesondere den Vorteil, dass sich einUmverlege der Anschlusskontakte auf dem ersten Oberflächenbereich erübrigt. Umverlegen heißt in diesem Zusammenhang, dass auf dem ersten Oberflächenbereich eine Kontaktbahn erzeugt wird, die eine elektrische Verbindung zwischen dem Anschlusskontakt und dem Kontaktkanal herstellt. Ein Einbringen des Kontaktkanals neben dem Anschlusskontakt kann insbesondere dann von Vorteil sein, wenn sich zum Beispiel unterhalb des Anschlusskontaktes Teile von aktiven Bereichen des im Trägermaterial integrierten Bauelements befinden. ■ ·
«t ·♦ ♦ · ?
Nach einer weiteren vorteilhaften Ausführungsform der Erfindung werden die Kontaktkanäle oder zumindest Teile davon dort in das Trägermaterial eingebracht, wo in einem späteren Schritt das Trägermaterial in verschiedene Chipbereiche zerschnitten wird. Da es nach der Erfindung möglich ist, durch einen Kontaktkanal mehr als nur eine elektrische
t Kontaktverbindung herzustellen, besteht so die Möglichkeit,
auf einfache Art und Weise über die einzelnen Kontaktkanäle eine Kontaktverbindung zu mehreren Anschlusskontakten auf zum Beispiel verschiedenen Chipbereichen bzw. für verschiedene Bauelemente aufzubauen.
Höchst vorteilhaft besteht nach der Erfindung die Möglichkeit die Kontaktkanäle auf unterschiedliche Weise zu erzeugen. Nach einer Ausführungsform der Erfindung wird beispielsweise der Kontaktkanal über ein Dotieren des Trägermaterials bereitgestellt. Hierbei werden vorzugsweise chemische Elemente der dritten und fünften Hauptgruppe des Periodensystems eingesetzt. Zum Dotieren kommt dabei vorzugsweise das Ionenimplantieren oder thermische Defundieren der Elemente in das Trägermaterial zur Erzeugung der Kontaktkanäle zum Einsatz.
Nach einer weiteren bevorzugten Ausführungsform der Erfindung umfasst das Erzeugen der Kontaktkanäle insbesondere das Bereitstellen von Lochöffnungen. Löcher bieten insbesondere den Vorteil, dass durch sie hindurch nicht nur eine Kontaktverbindung verlegt werden kann sondern selbstverständlich in Abhängigkeit von der Größe der Lochöffnung mehrere Kontaktbahnen in der Öffnung verlegbar sind. Mit Vorteil sind die Lochöffnungen bzw. die Kontaktkanäle lateral gegenüber dem Trägermaterial insbesondere elektrisch isoliert.
Im Rahmen der Erfindung können mit Vorteil zur Herstellung der Kontaktkanäle bzw. der Lochöffnungen verschiedenste Verfahren eingesetzt werden. So können die Kanäle zur Durchführung der Kontakte durch das Halbleitermaterial oder Trägermaterial vorzugsweise entweder mit Hilfe eines Trockenätzprozesses und/oder eines
( Nassätzprozesses erzeugt werden.
Der Trockenätzprozess umfasst nach der Erfindung regelmäßig ein fotolithographisches Strukturieren der zu bearbeitenden Oberfläche und ein anisotropes Trockenätzen. Vorzugsweise kommt der auf SF6-radikalen basierende „ASE(Advanced Silicon Etching)-Prozess" bzw. „Bosch-Prozess" zum Einsatz. Als Nassätzverfahren kommt das Ätzen vermittels KOH-Lauge in Betracht. Letzter Prozess bietet insbesondere Kostenvorteile.
Wie ausgeführt können im Rahmen der Erfindung die Kontaktkanäle, die einen kontaktierenden Durchgriff von einem Oberflächenbereich zum anderen Oberflächenbereich des Trägermaterials bzw. des Wafers erzeugen sollen, an unterschiedlichen Stellen im Trägermaterial oder im Chip oder im Wafer angeordnet werden. Dementsprechend kann es nach der Erfindung notwendig werden, dass zum Herstellen der elektrischen Kontaktverbindung bzw. Kontaktverbindungen die im Oberflächenbereich gelegenen Anschlusskontakte zu den jeweils zugeordneten Kontaktkanälen umverlegt werden. Das Umverlegen kann dabei durch übliche fotolithographische Strukturierung und entsprechendes Ätzen und dem Abscheiden von elektrisch leitfähigem Material erfolgen. Mit Vorteil sind nach der Erfindung die verschiedensten bekannten Abscheidungs- bzw. Beschichtungsverfahren einsetzbar. Dies sind z. B. das Sputtern, das CVD- und/oder PVC-Abscheiden und/oder das stromlose Abscheiden von vorzugsweise Aluminium, Kupfer oder Nickel.
Werden die erfindungsgemäßen Kontaktkanäle
beispielsweise durch Lochöffnungen erzeugt, so können diese mit den erwähnten Verfahren auch mit elektrisch leitfähigen Materialien wie z. B. Aluminium und/oder Kupfer und/oder Nickel und/oder vergleichbaren Metallen aufgefüllt werden, um
auf diese Weise eine Kontaktverbindung von dem ersten ( Oberflächenbereich zum zweiten Oberflächenbereich herzustellen. Über das Herstellen von Kontaktkanälen werden gleichzeitig Kontaktstellen im zweiten Oberflächenbereich erzeugt. Zum Herstellen insbesondere von externen, d. h. nach außen gerichteten Kontaktverbindungn auf die Kontaktstelle kann wenigstens eine Lötperle aufgebracht sein. Hierdurch wird auf einfache Art und Weise zum Beispiel ein Anschlusskontakt für eine Leiterplatte hergestellt.
Je nach den Anschlussstellen der besagten Leiterplatte oder ähnlichem kann mit Vorteil auch auf dem zweiten Oberflächenbereich ein Umverlegen der geschaffenen Kontaktstelle vorgesehen werden.
Insbesondere dann, wenn mehrere Leiterbahnen durch nur einen Kontaktkanal verlegt werden, bietet das Verfahren zur Herstellung der erfindungsgemäßen Vorrichtung die Möglichkeit zur gegenseitigen Isolierung der Kontakte den Kontaktkanal oder die mit Leiterbahnen versehenen Lochöffnungen im übrigen mit Isolierstoff auszufüllen. Werden später die so befüllten Lochöffnungen im Rahmen der Zerlegung des Wafers in einzelne Chips geteilt, so kann auf diese Weise- bereits eine laterale Isolierung der vereinzelten Chips sichergestellt werden.
In vorteilhafter Weiterbildung wird die Abdeckung vorzugsweise in Form eines Glases oder eines vergleichbaren Kunststoffes bereitgestellt. Ein Glas oder ein Kunststoff bietet sich insbesondere dann an, wenn optisch aktive
• · · i
Bauelemente abzudecken sind. Die Verbindung zwischen der Abdeckung und dem ersten und/oder zweiten Oberflächenbereich erfolgt nach einer Ausführungsform der Erfindung mit Hilfe eines Haftvermittlers.
Unter Oberflächenbereich ist nach der Erfindung eine im wesentlichen ebene Oberfläche oder ein Bereich des Trägermaterials zu verstehen, die oder der die Anschlusskontakte umfasst, die auf dem Halbleitermaterial des Trägermaterials angeordnet sind oder aus diesem herausragen können und die auf der u.a. eine Passivierungsschicht
zumindest teilweise liegen kann, welche sich an das Substrat oder Halbleitermaterial des Trägermaterials anschließt. Als Haftvermittler können vorzugsweise Epoxidharze und/oder Wachse und/oder SoI Gele verwendet werden. Der Einsatz von Wachs bietet insbesondere den Vorteil, dass die so geschaffene Verbindung ohne Zerstörung des Trägermaterials wieder gelöst werden kann. Das Herstellen einer Verbindung zwischen der Abdeckung aus vorzugsweise Glas und dem Trägermaterial auf der Basis eines SoI Gels erweist sich insbesondere insofern als vorteilhaft, als dass das Gel eine vergleichsweise große Transparenz besitzt und darüber hinaus eine sehr temperaturbeständige Verbindung mit insbesondere Glas eingeht. Da das SoI Gel selbst glasartig, sozusagen selbst Glas ist, hat es insbesondere in bezug auf Glas auch besonders gute Anpassungs- bzw. Übergangseigenschaften.
Eine weitere in diesem Zusammenhang stehende vorteilhafte Ausführungsform der Erfindung besteht auch darin, den Haftvermittler zum Verbinden der Abdeckung mit dem Trägermaterial durch ein sogenanntes Bonden zu ersetzen. Es kommen mit Vorteil vorzugsweise ein anodisches Bonden in Betracht. Im allgemeinen setzt das Bonden eine im wesentliche planare Oberfläche bzw. einen planaren Oberflächenbereich des Trägermaterials voraus. Von daher bietet es sich mit Vorteil
&iacgr;&ogr;
an, falls die topographischen Unterschiede auf dem Trägermaterial oder Wafer zu groß sind, zunächst eine Oxidschicht auf der Waferoberflache oder den Oberflächenbereichen des Trägermaterials abzuscheiden. Hierzu einsetzbare Verfahren sind zum Beispiel das „LTO(Low Temperature Oxid)-,, und das „TEOS (Tetra-Ethyl-Ortho-Silicat) Verfahren". Des weiteren wird im Rahmen des Bondens der Abdeckung auf das Trägermaterial die abgeschiedene Oxidschicht mit Hilfe eines chemisch-mechanischen Polierprozesses derart planarisiert, dass die Mikro- und Makroplanarität für das Bonden bereitgestellt wird.
Abhängig davon, ob die Kontaktkanäle ausgehend von dem ersten Oberflächenbereich oder von dem zweiten bereitzustellenden Oberflächenbereich erzeugt sind, variiert die Reihenfolge der Schritte "Aufbringen einer Abdeckung" und "Erzeugen von wenigstens einem Kontaktkanals" zur Herstellung der erfindungsgemäßen Vorrichtung.
Bei einer vorteilhaften Ausführungsvariante wird, bevor die Kontaktkanäle in das Trägermaterial eingebracht werden, zunächst die Abdeckung auf den ersten Oberflächenbereich des Trägermaterials aufgebracht. Vorzugsweise befinden sich im ersten Oberflächenbereich die aktiven Bausteine. Das Aufbringen der Abdeckung bietet den Vorteil, dass die im Trägermaterial befindlichen Bauelemente geschützt werden und die Anordnung zusätzlich an Stabilität gewinnt. Das Trägermaterial oder der Wafer oder die- Halbleiterscheibe kann danach auf der Rückseite beispielsweise mechanisch durch einen Abschleifprozess aufgedünnt werden, ohne dabei seine mechanische Stabilität, die durch die Abdeckung gewährleistet wird, zu verlieren. Das Durchkontaktieren, d. h. das Erzeugen von wenigstens einem Kontaktkanal in dem ausgedünnten Trägermaterial, erfolgt dann nach einer der oben
beschriebenen Möglichkeiten auf der Basis der Erzeugung von Dotierungskanälen oder mit Hilfe von mit leitfähigem Material versehenen Lochöffnungen. Es sei darauf verwiesen, dass insbesondere bei der vorhergehend beschriebenen Vorgehensweise die auf der aktiven Oberseite liegenden
Anschlusskontakte direkt ausgehend vom bereitgestellten ( zweiten Oberflächenbereich über die jeweiligen Kontaktkanäle, sozusagen von hinten, durchkontaktiert werden können.
Eine weiteren Ausführungsvariante von Kontaktkanälen bzw. Kontaktverbindungen besteht darin, dass das noch vor dem Aufbringen der Abdeckung und einem rückeseitigen Ausdünnen des Trägermaterials oder Wafers ausgehend von der Vorderseite oder von dem ersten Oberflächenbereich Sackkanäle im Trägermaterial erzeugt werden. Die Bezeichnung Sackkanäle wurde deshalb gewählt, da diese Kanäle in der Regel noch nicht bis zum zweiten Oberflächenbereich hindurch reichen. Werden die Sackkanäle in Form von Sacklochöffnungen ausgebildet, d. h. in Form von Öffnungen deren Tiefe zunächst geringer ist als die Dicke des Trägermaterials, so wird auf die Sacklochwandungen im allgemeinen ein Isolator zur elektrischen Isolation des Lochs zum Trägermaterial aufgebracht und auf diese Kontaktbahnen verlegt oder abgeschieden und/oder danach die Sacklöcher mit einem leitfähigen Material ausgefüllt. Im Anschluss daran wird auf dem ersten Oberflächenbereich des Wafers oder Trägermaterials eine Abdeckung aufgebracht. Aufgrund der insbesondere stabilisierenden Wirkung der Abdeckung in bezug auf das Trägermaterial, ist es nun möglich ausgehend von der passiven Seite des Trägermaterials mit Hilfe eines vorzugsweise mechanischen Schleifprozesses das Trägermaterial auszudünnen. Das Ausdünnen erfolgt dabei solange bis zumindest im Bereich des Sacklochs, die darin eingebrachten Leiterbahnen oder leitfähigen Materialien freigelegt sind, so dass ein
Durchkontaktieren des Trägermaterials oder Wafers oder Chip oder Substrat entsteht.
Eine entsprechende Vorgehensweise wird auch dann verfolgt, wenn die Kontaktkanäle auf der Basis von das Trägermaterial zunächst nicht durchdringenden Dotierkanälen erzeugt werden.
, Wie bereits eingangs ausgeführt, liegt im Rahmen der Erfindung auch ein Verfahren zur Montage mindestens eines Bauelements in einem Gehäuse. Bei diesem Verfahren wird zunächst wenigstens ein Halbleiterbauelement in einem Trägermaterial, welches einen ersten Oberflächenbereich, der einem zweiten Oberflächenbereich gegenüberliegt umfasst, her- oder bereitgestellt, wobei wenigstens ein Anschlusskontakt wenigstens teilweise im ersten Oberflächenbereich für jede integrierte Schaltung angeordnet ist. Ferner wird unter Einsatz des oben vorgestellten Verfahrens ein mit einer ersten Abdeckung auf dem ersten Oberflächenbereich versehenes Trägermaterial mit wenigstens einer Kontaktstelle im zweiten Oberflächenbereich hergestellt und dann auf dem zweiten Oberflächenbereich eine zweite Abdeckung aufgebracht. Mit Hilfe der zweiten Abdeckung ist es mit Vorteil möglich, das Halbleiterbauelement gegen Beschädigung von außen zu schützen. Ferner begründet die zweite Abdeckung die Möglichkeit, dass falls die erste Abdeckung auf dem ersten Oberflächenbereich mit z. B. einem Wachs aufgebracht wurde, das diese für weitere Verarbeitungsschritte wieder abgenommen werden kann, ohne dass dabei der womöglich ausgedünnte Wafer oder Chip an Stabilität verlieren würde.
In vorteilhafter Weiterbildung des Erfindungsgegenstands werden in die zweite Abdeckung insbesondere dort Lochöffnungen eingebracht, wo sich die auf den zweiten Oberflächenbereich verlegten Anschlusskontakte des Halbleiterbauelements befinden. Es steht natürlich frei, die
die Abdeckung durchdringenden Lochöffnungen noch vor dem eigentlichen aufbringen in die Abdeckungsschicht einzubringen. In vergleichbarer Art und Weise wie die Lochöffnungen im Trägermaterial können auch die Abdeckungsöffnungen mit leitfähigem Material wie z. B.
Aluminium, Kupfer oder Nickel ausgefüllt werden, um auf diese Weise eine Verbindung der verlegten Anschlusskontakte nach außen herzustellen.
Mit Vorteil ist es erfindungsgemäß natürlich auch möglich, durch geeignete Maßnahmen, die auf dem zweiten Oberflächenbereich befindlichen Kontaktstellen so zu verlegen, dass eine Anpassung an die Lage der Lochöffnungen durch die zweite Abdeckung erfolgt. In entsprechender Weise können die durch die Abdeckungsöffnungen verlegten Kontaktstellen auf der freiliegenden Seite der Abdeckung weiterverlegt werden.
Ferner betrifft eine Weiterentwicklung des Verfahrens, soweit das Trägermaterial oder die Halbleiterscheibe mehrere Bauelemente oder integrierte Schaltungen umfasst, das Ausbilden von Trenngräben zwischen den Bauelementen oder integrierten Schaltungen. Diese Gräben dienen vorzugsweise zur elektrischen Entkopplung oder Isolierung der einzelnen Bauelementen auf den verschiedenen Chipbereichen. Hierzu können die geschaffenen Gräben ferner mit einem Isolierstoff aufgefüllt werden. Ein möglicher Isolierstoff ist z. B.
Epoxidharz oder BCB (Benzocyclobuten).■Die Trenngräben werden im Rahmen des Verfahrens auf dem Wafer oder auf der Halbleiterscheibe derart angeordnet, dass über ein im wesentlichen symmetrisches Zerteilen der Trenngräben der Wafer in verschiedene im wesentlichen gleich große Chipbereiche zerlegt wird. Höchst Vorteilhaft können auf diese Weise die auf den Chips liegenden Bauelemente auch lateral abgedichtet oder nach außen isoliert werden.
• · · «
* ·
• · 		··· • ·
• 		• · · ·
• · · 		• · · ·
• · · · 		• · •
··· 		•
··· 		•
• 		• · 1
• ·
I ·
• ·
• · · 		' · · · •
• ·· · 		• · ·
·· ···· 		• · · ·
·· ·· 		• · • ·
• · 		• · •
• 		• i
• · ·
Wie bereits aus der obigen Beschreibung ersichtlich kann sowohl das Verlegen der Anschlusskontakte als auch die Montage der Bauelemente in ein Gehäuse nach der Erfindung im Waferverbund stattfinden.
Die erfindungsgemäße Vorrichtung beinhaltet vorzugsweise ein sensorisch oder optisch oder entsprechend nach außen wirkendes aktives Bauelement, wobei das Bauelement über zwei Abdeckungen auf dessen erster und zweiter Oberfläche und einer lateralen Isolierung nach außen hin isoliert bzw. geschützt ist.
Die vorliegende Erfindung wird nachfolgend anhand einzelner Ausführungsbeispiele im einzelnen beschrieben. Hierzu wird auf die beigefügten Zeichnungen Bezug genommen, wobei sich in den einzelnen Zeichnungen gleiche Bezugszeichen auf gleiche Teile beziehen.
Es zeigen:
Figs. den Verlauf einer ersten Variante des Verfahrens zum IA bis IE Herstellen von elektrischen Kontaktverbindungen anhand verschiedener Querschnittsansichten eines Halbleiterchips oder Halbleiterscheibe.
Figs. eine zu den Figs I entsprechende Darstellung von 2A bis 2C möglichen weiteren Verfahrensschritten im
Zusammenhang mit den Verfahren nach Fig. 1.
Figs. eine zu den vorhergehenden Darstellungen 4A bis 4C entsprechende Querschnittsansicht einer weiteren
Variante des Kontaktverbindungsverfahrens
Figs. ein weiteres Ausführungsbeispiel der Erfindung bei 5A und 5B der zwischen den Chipbereichen auf dem Wafer von der passiven Seite aus Trenngräben eingebracht wurden.
Figs. eine Ausführungsform nach der Erfindung bei der
6A und 6B entlang der Trennlinien zwischen den Chips auf dem
Wafer Durchkontakierungsstellen für wenigstens zwei
Bondpads erzeugt wurden.
Die Figuren IA bis IE zeigen die Verfahrensschritte
einer ersten Variante des Verfahrens zum Herstellen von
elektrischen Kontaktverbindungen anhand verschiedener
Querschnittsansichten eines Wafers bzw. Halbleiterscheibe 10 oder Halbleiterchips 10. Es soll sich hierbei vorzugsweise um einen sensorischen Chip und hierbei beispielsweise um einen
optischen oder durckempfindlichen oder
feuchtigkeitsempfindlichen etc. Chip handeln, bei dem
insbesondere von Wichtigkeit ist, dass nach einem
Kontaktieren oder Befestigen oder Kontaktverbinden des Chips auf z.B. einem Board oder mit sonstigen Geräten oder
Einrichtungen, die aktive sensorische Seite frei liegen kann oder soll.
Der sensorische Chip nach Fig. IA ist im Waferverbund angeordnet und besteht entsprechend der Halbleiterscheibe 10 aus einem Substrat 1, an dessen Oberseite 14 sich eine
optisch aktive Schicht 11, wie etwa die Sensorschicht eines
CCD-Chips befindet. Die Oberseite 14 des Chip ist zusätzlich mit eine Passivierungsschicht 13 überdeckt. Auf der
Oberfläche befinden sich außerdem Kontaktierungsflachen oder Bondpads 12, die zum Anschluß des Chip verwendet werden und über Leiterbahnen mit der optisch sensitiven Schicht 11
5 « f &igr;
fm i
verbunden sind.
Nach dem Bereitstellen des Wafers wird zunächst in einem nächsten Schritt des Verfahrens, wie anhand von Figur IB gezeigt ist, an den für die Durchkontaktierungen vorgesehenen Stellen Öffnungen 16 in die Passivierungsschicht gemacht und
das Substrat freigelegt. Dieser Schritt kann beispielsweise , durch photolithographisches Strukturieren und nachfolgendes Ionenstrahlätzen durchgeführt werden. In einer nachfolgenden Ätzprozedur werden Ätzgruben bzw. Sacklochöffnungen 17 in das Substrat geätzt, wobei die Passivierungsschicht 13 das Substrat außerhalb der Öffnungen 16 vor einem Anätzen schützt. Zur weiteren Verarbeitung reicht für die Sacklochöffnungen ein Tiefe im Bereich von ca. 50 bis 200&mgr;&pgr;&igr; bei einer Gesamtstärke des Substrats von ca. 500&mgr;&eegr;&eegr;. Für die Herstellung der Ätzgruben ist unter anderem anisotropes Ätzen eines Si(100)-Substrats mit KOH geeignet, wobei sich Ätzgruben mit einem Öffnungswinkel von etwa 70° bilden, deren Durchmesser oder Querschnitts auf der aktiven Oberfläche einen von der Ätztiefe und/oder dem Öffnungswinkel abhängt.
Anschließend werden die Ätzgruben mit den Bondpads kontaktiert. Figur IC zeigt eine Querschnittsansicht des Chips nach diesen Fertigungsschritten. Zur Herstellung der Kontaktierungen werden die Ätzgruben 17, sowie Bereiche der Oberseite 14 zwischen den Ätzgruben mit einem Metall beschichtet. Dadurch wird eine Metallschicht 18 gebildet, die sich auf den Wänden der Ätzgruben und auf leiterförmigen Bereichen zwischen den Ätzgruben befindet, wobei die Schicht die Bondpads zumindest teilweise überdeckt, um eine sichere Kontaktierung herzustellen. Als kontaktierendes Metall ist dabei beispielsweise Aluminium, Kupfer oder Nickel geeignet. Die metallbeschichteten Ätzgruben werden als nächstes mit einem Metall aufgefüllt, so daß die Gruben mit einer massiven
V:
leitenden Struktur 19 ausgefüllt sind.
Anders als anhand von Fig. IC dargestellt, kann jedoch auch zuerst die Grube mit einem leitenden Material aufgefüllt werden und dann eine Leiterbahn von der Kontaktfläche 25 zur Auffüllung 19 gelegt werden, um einen elektrischen Kontakt herzustellen.
Als nächster Schritt wird die Oberseite 14 des Chip 1 zum Schutz der optisch sensitiven Schicht 11 mit einer optisch transparenten Abdeckung 20 versehen. Das Ergebnis dieser Herstellungsphase ist in Fig. ID gezeigt. Neben dem Schutz der Halbleiterschaltkreise an der Chipoberseite 14 hat die Abdeckung außerdem die Funktion, den gesamten Aufbau mechanisch zu stabilisieren, was für die nachfolgenden Verfahrenschritte, insbesondere für das noch zu beschreibende Ausdünnen des Wafers, ausgehend von der passiven Seite, von Bedeutung ist. Die Abdeckung 2 0 wird bevorzugt mittels einer Epoxidharzschicht 21 auf den Chip aufgeklebt. Als Abdeckung ist beispielsweise eine Scheibe aus Glas oder vergleichbar transparentem Kunststoff geeignet.
Um eine Durchkontaktierung durch den Chip herzustellen, wird die Unterseite oder inaktive Seite 22 des Chips abgeschliffen, bis die leitenden Auffüllungen 19 der Ätzgruben 17 erreicht werden und sich dadurch Kontaktstellen bzw. Kontaktflächen 23 auf der Unterseite 22 des Chips bilden. Die Kontaktstelle kann hierbei nach einer von vielen möglichen Ausführungsformen beispielsweise eine Breite von ca. 50&mgr;&pgr;&igr; aufweisen. Hierbei wird davon ausgegangen, dass der Wafer eine Gesamtstärke von beispielsweise ca. 500&mgr;&tgr;&eegr; hat, die Sacklochöffnung eine Eindringtiefe von etwas mehr als 2 0 0&mgr;&pgr;&igr; besitzt, so dass nach einem Ausdünnen des Substrats die Sacklochspitze bis auf eine Breit von 50&mgr;&pgr;&igr; freigelegt wird. Dieser Fertigungszustand ist in Fig. IE abgebildet. In diesem
Zusammenhang sei hervorgehoben, dass es von Vorteil ist, wenn der Wafer so dünn wie möglich, insbesondere noch dünner als im obigen Beispiel, ausgedünnt wird, da hierdurch insbesondere der Lochöffnungsquerschnitt und die Lochtiefe sehr klein gehalten werden kann. Wobei die Stabilität des Wafers durch die Abdeckung bzw. dem Glas 2 0 gewährleistet
wird.
»
Der Wafer liegt nun in einer Form vor, dass die Bondpads auf der passiven Seite des Wafers liegen. Er kann nun so weiter verarbeitet werden wie ein nicht-sensorischer Chip, z.B. mit allen bekannten Wafer Level Packaging (WLP) Verfahren.
Mit diesem Verfahren kann also die Palette der WLP für nicht sensorische Chips beachtlich erweitert werden. Die so mit verlegten Kontaktstellen (23) versehenen Chips können dann im genausten oder offen Zustand mit konventioneller SMT (Surface Mounted Technology) auf einem Board bzw. auf einer Leiterplatte kontaktiert werden.
Insoweit sind aus den Figuren 2A bis 2E weitere mögliche Verfahrensschritte, die an den Verfahrensschritt nach den Figur IE anschließen können zu entnehmen.
Für ein mögliches Zusammenfügen des Chips mit einem darunterliegenden weiteren Baustein ist das Anbringen von Lötperlen zum Beispiel zweckmäßig, die mit den Kontaktflächen verbunden sind. In der einfachsten Form, die in Fig. IA gezeigt ist, werden die Lötperlen 24 direkt auf die Kontaktflächen 22 aufgebracht. Eventuell kann auch eine Umverteilung oder Redistribution der Anschlußstellen auf der Unterseite des Chip vorgenommen werden. Dies kann beispielsweise dann notwendig werden, wenn der weitere Baustein, mit dem der Chip verbunden werden soll, die Kontaktflächen an Orten aufweist, die nicht mit den Kontaktflächen des Chips zusammenpassen. Eine Möglichkeit,
S "&iacgr;
umverteilte Kontakte an der passiven Seite des Chips anzubringen, ist in Fig. 2B gezeigt. Bei dieser Ausführung werden auf die Rückseite des Chip zunächst Bondpads 2 5 an den erwünschten Positionen angebracht. Anschließend werden Leiterbahnen von den Bondpads 25 zu den durch das Abschleifen und/oder Ätzen der Rückseite an den Auffüllungen 19 entstandenen Kontaktflächen 23 aufgetragen und Lötperlen 24 auf den Bondpads 25 aufgebracht.
Um dem Gehäusen des Chips bzw. der Montage des Chips in einem Gehäuse im Waferverband einen Schritt näher zu kommen wird auf der Unterseite 22 des Chips eine weitere Abdeckung 27 aufgebracht. Ein solcher zwischen zwei Abdeckungen 20 und 27 "gesandwichter" Chip ist aus Fig. 2C zu entnehmen. Da die Wärmeausdehnungskoeffizienten vom Deckglas 20 und zum Beispiel Halbleitermaterials des Chips oder Substrats 1 unterschiedlich sein können, kann es bei Erwärmung bzw. Abkühlung des Chips zu einem Bi-Metalleffekt kommen, so dass sich der Chip leicht biegt. In diesem Fall muss das unterseitige Material 27 (BCB, Plastik, Glas etc.) mechanisch dem oberen Material angepasst sein, und möglichst so, dass sich die Steifigkeit der Materialien, bestehend aus Dicke, E-Modul und Wärmeausdehnungskoeffizient gegenseitig kompensieren. Es ist also keinesfalls nötig, dass das obere Material 20 identisch mit dem unteren 27 sein muss.
Bei der in Fig. 2C gezeigten flexiblen Abdeckung wird nach Vollendung des Verfahrensschritts· gemäß Fig. IE zunächst die Zwischenschicht 27 auf die Unterseite oder passive Seite 22 des Chips aufgeklebt, wobei die Schicht 2 5 Kanäle 2 8 aufweist, die in ihrer Anordnung in der Abdeckung mit den Kontaktflächen 23 zusammenpassen. Die Kanäle können ähnlich wie die Ätzgruben 17 mit einem Leiter 29 aufgefüllt werden. Ein geeignetes Verfahren besteht beispielsweise in einer galvanischen Abscheidung von Cu oder Ni. Alternativ kann auch
ein leitendes Epoxid in die Ätzgruben gedrückt werden. Das Herstellen der Kontaktierungen mit Lötperlen 24 kann davon ausgehend dann in gleicher Weise erfolgen, wie im vorhergehenden Ausführungsbeispiel.
Die Figuren 3A bis 3E zeigen ebenfalls anhand von Querschnittsansichten eines Chip-Bereich einer
( Halbleiterscheibe die Verfahrensschritte nach einer weiteren Ausführungsform des Verfahrens.
Demnach wird die Oberseite 14 des wie in Fig. IA vorbereiteten Chips 1 zunächst über eine Klebstoffschicht 21 mit einer dünnen transparenten Abdeckung 2 0 verklebt. Diese Zwischenstufe des Verfahrens zeigt Fig. 3A. Der so präparierte Chip oder Wafer kann daraufhin wie anhand von Fig. 3B gezeigt ist, an seiner Unterseite 22 gefahrlos ausgedünnt werden, da der Aufbau durch den Verbund mit der Abdeckung ausreichende Stabilität gewonnen hat. Die Dicke des Wafers sollte, wie bereits erwähnt, nach dem Ätzen und/oder Abschleifen so gering wie möglich sein. Gemäß Fig. 3C werden danach in den Chip Ätzgruben 30 eingefügt, wobei im Gegensatz zum vorhergehenden Ausführungsbeispiel aber nun von der Unterseite 22 ausgehend geätzt wird, bis die Ätzgruben auf die auf der Oberseite 14 des Chips befindlichen Bondpads 12 stoßen. Die Metallschicht der Bondpads 12 wirkt dabei als Ätzstopp. Der Ätzprozess bzw. die Tiefenätzung erfolgt dabei vorzugsweise im Zusammenhang mit einer photolithographischen Strukturierung und einem anisotropen Trockenätzverfahren, z.B. dem sogenannten "ASE-Prozess" mit SF6. In der Regel verjüngen sich die so erzeugten Löcher nach innen oder weiten sich nach außen auf. Ferner verrundet ein so erzeugtes Sackloch am Sacklochende bzw. hier an den Bondpads.
Die Kanten oder Wandungen der Ätzgruben oder Lochöffnungen 3 0 werden anschließend über eine konforme Plasmaoxidabscheidung gegenüber dem Substrat 1 isoliert. Die
i j
fix &khgr;
ix &khgr;&kgr;&kgr; i j
• ·
Isolierschicht ist mit 32 gekennzeichnet. Eine solche Isolierung 32 ist grundsätzlich fakultativ. Sie ist jedoch dann vielfach notwendig, wenn das Substrat hoch dotiert ist, um Kurzschlüsse zu vermeiden. Als Verfahren kommen insoweit das auf SiH4 basierende LTO (Low Temperature Oxide)-Verfahren oder ein auf TEOS-Oxide (TEOS, Tetra-Ethylen-Ortho-Silikat) beruhende Verfahren in Betracht. Die Plasmaoxidabscheidung ist in der Regel gefolgt von einem Rückätzschritt, um unter anderem die Rückseite der Bondpads 12 wiederum freizulegen.
Im Anschluss daran wird, wie aus Figur 3D zu entnehmen ist, die Lochöffnung 30 mit einem leitfähigen Material aufgefüllt. Die Füllungen 31 kann wiederum durch galvanisches Abscheiden von Metall in der Ätzgrube durchgeführt werden oder durch ein Auffüllen der Öffnungen mit einem Leitkleber (Leit-Epoxid) vermittels der Siebdruck/Rakeltechnik.
Mit den so hergestellten Füllungen 31 im Substrat kann nun analog zum vorhergehenden Ausführungsbeispiel weiter verfahren werden. So können die Lötperlen 24 wie in Fig. 2A gezeigt, direkt auf die Auffüllungen 31 aufgebracht werden und in Analogie zu Fig. 2B mit einer Redistribution versetzt werden. Ferner ist es möglich entsprechend zu Fig. 2C auf der Rückseite 22 eine weitere Abdeckung aufzubringen und die über die Füllungen 31 geschaffenen Kontaktstellen durch die Abdeckung hindurch nach außen zu kontaktieren.
Aus den Figuren 4A bis 4C ist im Hinblick auf ein vollständiges Gehäusen der Chips la und Ib im Waferverbund mögliche weiter Verfahrensschritte aufgezeigt. Hierzu werden zum einen die bereits oben dargestellten Verfahrensschritte zur Durchkontaktierung und Herstellung der Kontakflächen 23 vorgenommen. Darüber hinaus werden allerdings noch zusätzlich durch geeignete Ätzprozesse Gräben entlang der Trennlinien auf dem Wafer benachbarter Chips erzeugt. Durch ein solches Erzeugung von Gräben zwischen den Chips ergibt sich die
Möglichkeit zur lateralen Versiegelung der Chips mit z.B. Epoxidharz, so dass kein blankes Silizium mehr vorliegt. Die aktive Vorder und die passive Rückseite des Wafers 1 bzw. der Chips la und Ib werden wie gehabt mit Abdeckungen beschichtet. Die auf der Vorderseite vorzugsweise mit einem Glas 2 0 und die auf der Rückseite vorzugsweise auch mit einem Glas oder einer photostrukturierbaren Schicht 27 (z.B. BCB oder Benzocyclobuten) beschichtet, wobei letzteres auch in die Gräben 35 fließt. Hierzu sei beispielhaft auch auf die Figuren 5A und 5B verwiesen. Nach dieser Ausführungsform wurden die durch Schleifen oder Ätzen die Gräben 35 entsprechend den Lochöffnungen von der Rückseite des Wafers I her in das Substrat 1 eingebracht (Fig. 5A). Wird nun wie besprochen und wie in Fig. 5B dargestellt auf die Rückseite eine BCB-Schicht aufgebracht, so werden in isolierender Form auch die Gräben 35 mit BCB befüllt und eine laterale Abdichtung bewirkt. An den Gräben 3 5 erfolgt später das Dicing, d.h. das Zertrennen des Wafers in einzelne Chips. Aus den Figuren 6A und 6B ist eine weitere Ausführungsmöglichkeit für eine erfindungsgemäße Durchkontaktierung zu erkennen. Fig. 6B zeigt hierzu den Querschnitt in &Agr;-Richtung. Die Durchkontaktierungskanäle bzw. 19 liegen hier entlang der Chip-Trennlinien 36 auf dem Wafer. Auf diese Weise ist es einfach möglich über eine Ätzgrube 17 gleich zwei oder mehrere Bondpads 12a und 12b von benachbarten Chips la und Ib durch geeignete Redistribution der Kontaktstellen zur Durchkonktierungstelle 19 zu kontaktieren. Hierzu wurden nach einer elektrischen Isolierung der Wandungen der Sacklochöffnung in diese Kontaktbahnen 18 verlegt. Jedoch wurden im Gegensatz zum Prozess nach den Figs IA bis IE die Sacklochöffnung nicht zusätzlich noch mit einem leitfähigen Material ausgegossen, sondern mit einem Isolierstoff 37. Dies hat den positiven
Effekt, dass nach dem Zertrennen des Wafers entlang der Trennlinie bzw. entlang der Durchkontaktierungstellen die vereinzelten Chips lateral nach außen isoliert sind.

Claims (21)

1. Vorrichtung, welche wenigstens ein in einem Trägermaterial (1) integriertes Bauelement umfasst, wobei das Trägermaterial (1) einen ersten Oberflächenbereich (13), der einem zweiten Oberflächenbereich (22) gegenüberliegt, umfasst, und wobei wenigstens ein Anschlusskontakt (12) wenigstens teilweise im ersten Oberflächenbereich (13) für jede integrierte Schaltung angeordnet ist, wobei die Vorrichtung eine Abdeckung (20, 27) auf dem ersten Oberflächenbereich aufweist und das Trägermaterial (1) ausgedünnt ist, dadurch gekennzeichnet, dass
die Vorrichtung wenigstens eine weitere Kontaktstelle in dem zweiten Oberflächenbereich (22) aufweist, die mit dem Anschlusskontakt über wenigstens eine elektrische Kontaktverbindung verbunden ist, wobei die Kontaktverbindung über einen in das Trägermaterial eingebrachten, quer zum ersten Oberflächenbereich liegenden Kontaktkanal (19, 31) hergestellt worden ist, der in das Trägermaterial (1) derart eingebracht ist,
dass er vom zweiten Oberflächenbereich (22) ausgehend im wesentlichen unmittelbar an den Anschlusskontakt (12) anschließt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung ein sensorisch oder optisch aktives Bauelement im ersten Oberflächenbereich umfasst.
3. Vorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Vorrichtung zwischen den Bauelementen mit Isolierstoff befüllte Trenngräben (35) aufweist.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Trägermaterial wenigstens zwei Bauelemente oder integrierte Schaltungen (1a, 1b) umfasst, wobei zwischen den Bauelementen oder integrierten Schaltungen wenigstens ein Trenngraben (35) ausgebildet ist.
5. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Trenngraben (35) derart ausgebildet ist, dass die zum Trenngraben benachbarten Trägermaterialbereiche elektrisch getrennt sind.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktkanäle (31) Lochöffnungen (17, 30) umfassen.
7. Vorrichtung nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, die elektrischen Kontaktverbindungen (19, 31) umverlegte Anschlusskontakte (12) auf dem ersten Oberflächenbereich umfassen.
8. Vorrichtung nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die elektrischen Kontaktverbindungen auf dem zweiten Oberflächenbereich umverlegt sind.
9. Vorrichtung nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass auf dem zweiten Oberflächenbereich Lötperlen (24) aufgebracht sind.
10. Vorrichtung nach einem der vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass die elektrischen Kontaktverbindungen (19, 31) aufgefüllte Kontaktkanäle oder Lochöffnungen (17, 30) umfasst.
11. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckung (20) einen Glas oder einen Kunststoff umfaßt.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Abdeckung (20) mit einem Haftvermittler (21) aufgebracht ist.
13. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckung (20) mit thermischem oder anodischem Bonden aufgebracht ist.
14. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Erzeugen des wenigstens einen Kontaktkanals (30) oder der wenigstens einen Kontaktstelle (24) die Abdeckung (20) aufgebracht ist.
15. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine zweite Abdeckung (27) auf den zweiten Oberflächenbereich aufgebracht ist.
16. Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die Abdeckung (27) durch die Abdeckung durchgehende Lochöffnungen (28) aufweist.
17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass die Lochöffnungen (28) aufgefüllt sind.
18. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eine elektrische Verbindung durch die Lochöffnungen zu den Kontaktstellen vorhanden ist, die auf der dem Trägermaterial abgewandten Seite der zweiten Abdeckung wenigstens eine Gehäusekontaktstelle (38) ausbildet.
19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, dass die Gehäusekontaktstelle (38) auf der dem Trägermaterial abgewandten Seite der zweiten Abdeckung umverlegt ist.
20. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Trägermaterial (1, 10) eine mit Bauelementen (11) oder integrierten Schaltungen bestückte Halbleiterscheibe umfaßt.
21. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das der Trenngraben (35) im Trägermaterial so angeordnet ist, daß entlang des Trenngrabens ein Zerteilen des Trägermaterials in wenigstens ein ein Bauelement enthaltende Chip-Bereiche erfolgen kann.
DE20208866U 2001-08-24 2002-06-06 Kontaktierte und gehäuste integrierte Schaltung Expired - Lifetime DE20208866U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE20208866U DE20208866U1 (de) 2001-08-24 2002-06-06 Kontaktierte und gehäuste integrierte Schaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10141558 2001-08-24
DE20208866U DE20208866U1 (de) 2001-08-24 2002-06-06 Kontaktierte und gehäuste integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE20208866U1 true DE20208866U1 (de) 2003-01-09

Family

ID=7696509

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10153176A Withdrawn DE10153176A1 (de) 2001-08-24 2001-10-27 Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
DE10225373A Ceased DE10225373A1 (de) 2001-08-24 2002-06-06 Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE20208866U Expired - Lifetime DE20208866U1 (de) 2001-08-24 2002-06-06 Kontaktierte und gehäuste integrierte Schaltung

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE10153176A Withdrawn DE10153176A1 (de) 2001-08-24 2001-10-27 Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht
DE10225373A Ceased DE10225373A1 (de) 2001-08-24 2002-06-06 Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen

Country Status (1)

Country Link
DE (3) DE10153176A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004016145A1 (de) * 2004-04-01 2005-10-20 Infineon Technologies Ag Halbleiterchip mit Kontaktierungen

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308048A1 (de) * 2003-02-26 2004-09-09 Abb Research Ltd. Verfahren zur Herstellung von Trägerelementen
DE10321954A1 (de) * 2003-05-15 2004-12-02 Vishay Semiconductor Gmbh Einzelhalbleiterelement in Flip-Chip-Bauweise
DE102004015403A1 (de) 2004-03-26 2005-11-03 Infineon Technologies Ag Verwendung nanoskaliger Partikel zur Erzeugung kratzfester Schutzschichten auf Halbleiterchips
DE102005036824A1 (de) * 2005-08-04 2007-03-29 Siemens Ag Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls
EP1906441A1 (de) * 2006-09-29 2008-04-02 Schott Advanced Packaging Singapore Pte. Ldt. Wafer mit Halbleiterbauelementen und Herstellungsverfahren
DE102008015551A1 (de) * 2008-03-25 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
US9177893B2 (en) 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
KR101874839B1 (ko) 2012-04-25 2018-07-05 이플러스이엘렉트로닉 게엠베하 습도 센서 장치
US9165792B2 (en) 2012-09-25 2015-10-20 Infineon Technologies Ag Integrated circuit, a chip package and a method for manufacturing an integrated circuit
DE102016116499B4 (de) 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102016121732A1 (de) 2016-10-28 2018-05-03 First Sensor Lewicki GmbH Verfahren zur Entnahme eines elektronischen Bauteils aus einem Gehäuse und Vorrichtung hierzu

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5965933A (en) 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
DE19958486A1 (de) 1999-05-27 2000-12-07 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936430B2 (ja) * 1980-01-17 1984-09-04 株式会社東芝 半導体装置
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
KR940009599B1 (ko) * 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
US5271955A (en) * 1992-04-06 1993-12-21 Motorola, Inc. Method for making a semiconductor device having an anhydrous ferroelectric thin film
US6043481A (en) * 1997-04-30 2000-03-28 Hewlett-Packard Company Optoelectronic array device having a light transmissive spacer layer with a ridged pattern and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426072A (en) 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
US5965933A (en) 1996-05-28 1999-10-12 Young; William R. Semiconductor packaging apparatus
DE19958486A1 (de) 1999-05-27 2000-12-07 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von elektrischen Bauelementen mittels Rückseitenkontakt

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CLEARFIELD,Howard M., et.al.: Wafer-Level Chip Scale Packaging: Benefits for Integrated Passive Devices. In: IEEE Transactions On Advanced Packaging, Vol.23, No.2, May 2000, S.247-251
JAAFAR,Maha A.S., DENTON,Denice D.: A Plated Through-Hole Interconnect Technology in Silicon. In: J. Electrochem. Soc., Vol.144, No.7, July 1997, S.2490-2495;$S.2490,2491$
KOYANAGI,Mitsumasa, et.al.: Future System-On-Silicon LSI Chips. In: IEEE MICRO, July-August 1998, S.17-22; $19,20$

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004016145A1 (de) * 2004-04-01 2005-10-20 Infineon Technologies Ag Halbleiterchip mit Kontaktierungen

Also Published As

Publication number Publication date
DE10153176A1 (de) 2003-03-13
DE10225373A1 (de) 2003-04-30

Similar Documents

Publication Publication Date Title
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE19813239C1 (de) Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
WO2000074134A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE10224775A1 (de) Halbleitervorrichtung
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE20208866U1 (de) Kontaktierte und gehäuste integrierte Schaltung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE102016109950B3 (de) Integrierte Schaltung mit einem - durch einen Überführungsdruck aufgebrachten - Bauelement und Verfahren zur Herstellung der integrierten Schaltung
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
EP2191502B1 (de) Elektronisches system und verfahren zur herstellung eines dreidimensionalen elektronischen systems
DE102006049476A1 (de) Halbleiterchip, Halbleiterchipstapel und Verfahren zur Stapelmontage von Halbleiterchips
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
DE10323394B4 (de) Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen zwei Halbleiterstücken und Verfahren zum Herstellen einer Anordnung von Halbleiterstücken
EP1116420B1 (de) Leiterplatte zur verwendung bei der prüfung von elektrischen bauteilen
DE102014118340B4 (de) Verfahren zur Herstellung eines Wafer-Level-Package für ein MEMS-Mikrofon
EP1128433B1 (de) Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur
DE19806819A1 (de) Dielektrische isolierte Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20030213

R163 Identified publications notified

Effective date: 20031114

R081 Change of applicant/patentee

Owner name: SCHOTT AG, DE

Free format text: FORMER OWNER: SCHOTT GLAS, 55122 MAINZ, DE

Effective date: 20041206

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20050630

R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20080704

R152 Utility model maintained after payment of third maintenance fee after eight years

Effective date: 20100708

R071 Expiry of right
R071 Expiry of right