WO2016173841A1 - Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen - Google Patents

Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen Download PDF

Info

Publication number
WO2016173841A1
WO2016173841A1 PCT/EP2016/058110 EP2016058110W WO2016173841A1 WO 2016173841 A1 WO2016173841 A1 WO 2016173841A1 EP 2016058110 W EP2016058110 W EP 2016058110W WO 2016173841 A1 WO2016173841 A1 WO 2016173841A1
Authority
WO
WIPO (PCT)
Prior art keywords
optoelectronic
ceramic carrier
optoelectronic component
semiconductor
ceramic
Prior art date
Application number
PCT/EP2016/058110
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Frank Singer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112016001929.7T priority Critical patent/DE112016001929A5/de
Priority to US15/568,785 priority patent/US20180090652A1/en
Priority to JP2017552142A priority patent/JP2018518039A/ja
Priority to CN201680024427.2A priority patent/CN107534040A/zh
Publication of WO2016173841A1 publication Critical patent/WO2016173841A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Definitions

  • thermoly well conductive heat dissipation elements it is often desired that the latter are formed electrically insulating, so that they on their side facing away from the semiconductor chip
  • One task is an optoelectronic
  • An optoelectronic component arrangement with a multiplicity of optoelectronic semiconductor components arranged next to one another and a cladding body is specified.
  • Each of the optoelectronic semiconductor components has a ceramic carrier body and a semiconductor chip arranged on an upper side of the ceramic carrier body with a semiconductor body provided for generating and / or receiving radiation.
  • a ceramic carrier body is advantageous at the same time good thermal conductivity and high electrical
  • Carrier body is here and below always referred to the side of the carrier body on which the semiconductor chip is arranged.
  • the underside of the carrier body denotes the side which faces away from the semiconductor chip.
  • Component assembly or of the wrapping body denotes a side of the respective elements, which is arranged at the top, when the component assembly is oriented so that the top of the carrier body at the top and the bottom of the
  • Carrier body are arranged according to the bottom.
  • a layer or an element is arranged or applied "on” or “above” another layer or another element can mean here and below that the one layer or the one element is directly in direct mechanical and / or electrical contact is arranged on the other layer or the other element.
  • the one layer or the one element is arranged indirectly on or above the other layer or the other element.
  • each of the semiconductor chips comprises a substrate on which in each case the semiconductor body is arranged and which is different from the ceramic carrier body.
  • the substrate is a growth substrate for the semiconductor layers of the semiconductor body.
  • the substrate is from a growth substrate for the
  • the substrate serves the mechanical Stabilization of the semiconductor body, so that the growth substrate is not required for this and can be removed.
  • a semiconductor chip with the growth substrate removed is also called a thin-film semiconductor chip
  • the substrate may be silicon,
  • the semiconductor body has an active region provided for generating or receiving radiation.
  • the semiconductor body, in particular the active region contains, for example, a III-V compound semiconductor material.
  • the covering body has each of the
  • Semiconductor devices at least in a lateral direction surrounds partially and adjacent ceramic carrier body interconnects. Under a lateral direction, here and below, a direction becomes parallel to one
  • Main extension plane of the semiconductor body understood.
  • a vertical direction is understood analogously to a direction perpendicular to a main extension plane of the semiconductor bodies.
  • the wrapping body is formed at least in places on the ceramic carrier body. That is, that
  • the wrapping body is in contact with the carrier body.
  • the wrapping body envelops the carrier body at least in places in a form-fitting manner.
  • the wrapping body can be made of a material that is at least for a part of
  • electromagnetic radiation emitted by the optoelectronic semiconductor chip during operation of the semiconductor device is or is to be received by it, permeable, for example translucent or transparent (clear), or reflective (eg white).
  • the material is absorbent, such as black.
  • the ceramic carrier bodies are preferred with the
  • the wrapping body is preferably made by a casting or pressing method.
  • the cladding body can at the same time constitute an enclosure of the semiconductor chip and a housing for the semiconductor component.
  • a cladding body in particular a cladding body made of an elastic material, it is achieved that shear stresses are reduced in a solder used for fastening the component arrangement on a printed circuit board, while an efficient heat dissipation through the ceramic carrier body is still possible.
  • Emission surfaces has, but in a single process step, for example, on a
  • Component arrangement preferably surface mountable
  • a distance between adjacent semiconductor chips can be made very small; For example, a distance between edges of adjacent semiconductor chips may be less than 200 ym, preferably less than 100 ym.
  • Envelope body selected so that on the one hand, the above-mentioned shear stresses in a for mounting the
  • Carrier body is electrically insulated in each case from the semiconductor chip. This ensures that the ceramic carrier body can act as a heat dissipation element, but
  • the ceramic carrier body consists of an electrically insulating material and is free from
  • Carrier body thus serves only the efficient
  • the carrier body may contain or consist of one of the following materials: an oxide ceramic, in particular aluminum oxide; a
  • Non-oxide ceramics such as a carbide (for
  • Example silicon carbide or a nitride (for example
  • the ceramic support body has a thickness between 50 ym and 500 ym, more preferably between 100 ym and 300 ym.
  • Carrier body are electrically conductively connected to each other. Such an electrically conductive connection can
  • the adjacent optoelectronic semiconductor components in the region of the undersides of their carrier body are free from
  • Semiconductor devices are arranged in a row or more parallel rows and in one of the rows
  • the device arrangement may only comprise a single row of optoelectronic
  • the component array includes multiple rows of
  • the covering body contains a silicone, an acrylate or an epoxide.
  • the wrapping body is formed by a black material.
  • the wrapping body may be a black one This material is particularly cost-effective because of its widespread use in electronics
  • the wrapping body may also consist, for example, of a white material, for example a white epoxy.
  • the material fillers for example, the material fillers,
  • the material of the wrapping body is electrically insulating.
  • each of the semiconductor chips has at least one electrical contact on one of the ceramic
  • Carrier body ie in particular the top of the ceramic carrier body facing side has.
  • each of the semiconductor chips may be contacted from opposite sides.
  • each of the semiconductor chips may have a top side contact and a bottom side contact
  • Anchoring structures will improve adhesion between the cladding body and the ceramic
  • Carrier bodies allowed by positive locking.
  • Anchoring structures can be characterized, for example
  • an upper edge of the enveloping body in each case reaches as far as the ceramic carrier body.
  • the cladding body has a smaller thickness than the ceramic carrier body.
  • the wrapping body encloses only the ceramic
  • Semiconductor components comprising the semiconductor chip free of material of the cladding body remains.
  • the covering body has each of the
  • Enclosure body may be formed a plurality of cavities in which the semiconductor chips are arranged.
  • the cladding body preferably has a greater thickness than the ceramic carrier body.
  • a first metallization is formed on the upper side of each of the ceramic carrier bodies and / or a second metallization is formed on the underside of each of the ceramic carrier bodies.
  • Carrier body facing contact of the semiconductor chip and the first metallization consists. Furthermore, it is preferable for a second contact of the same semiconductor chip to be electrically conductive with the first metallization of an adjacent one Semiconductor chips is connected. As a result, a simple series connection of adjacent semiconductor chips can be achieved.
  • the second metallization is preferably used for mounting the component arrangement, for example, on a printed circuit board and in this case supports the formation of a solder.
  • Component arrangement at least two
  • the via elements are laterally spaced from the remaining semiconductor devices and, for example, in opposite edge regions of the
  • each of the optoelectronic elements is provided that each of the optoelectronic elements
  • Semiconductor devices comprises a conversion element, which is arranged for example on a side facing away from the ceramic carrier body side of the semiconductor chip.
  • the conversion element is in particular designed to convert primary radiation generated in the semiconductor chips with a first wavelength (for example from the blue spectral range) into secondary radiation at a longer wavelength than the first wavelength (for example from the yellow spectral range).
  • the semiconductor component is provided for producing mixed light, in particular of mixed light that appears white to the human eye. For example, this indicates
  • Conversion element has a thickness between 20 ym and 150 ym, more preferably between 40 ym and 100 ym on.
  • Optoelectronic component arrangements according to one of the preceding claims comprising the following steps: a) providing a ceramic support;
  • Optoelectronic semiconductor devices and a portion of the enclosure as a cladding body and wherein each of the optoelectronic semiconductor devices at least a portion of the ceramic support as
  • Carrier body comprises.
  • the envelope can be produced in particular by means of a casting process.
  • casting process here includes all manufacturing processes in which a molding compound is introduced into a predetermined shape and in particular subsequently hardened.
  • casting process includes casting, injection molding (injection
  • the enclosure is through Forming press or formed by a film assisted transfer molding (Film Assisted Transfer Molding).
  • the ceramic carrier in step b) is provided.
  • the ceramic carrier is severed only along the plurality of separation lines parallel to each other. That is, the ceramic carrier is segmented in one direction only, thereby providing a particularly simple manufacturing method, since the ceramic carrier can maintain its mechanical stability.
  • the ceramic carrier in step b) along a plurality of mutually parallel first
  • Dividing lines and a plurality of perpendicular thereto second dividing lines is severed. This makes it possible to produce a component arrangement in which a plurality of mutually parallel rows of semiconductor components are provided. However, in general, this must be done
  • a subcarrier such as a
  • Adhesive film on which the ceramic support is placed during its severing Adhesive film on which the ceramic support is placed during its severing.
  • a multiplicity of first metallizations are formed on an upper side of the ceramic carrier before step b), and in step d) each of the semiconductor chips is respectively arranged on one of the first metallizations and electrically conductively connected thereto. It is preferred in each case an electrically conductive connection between a contact of the ceramic carrier facing the
  • the mounting of the component assembly for example, on a circuit board and support the case
  • the production method described above is particularly suitable for the production of the optoelectronic component arrangement.
  • Semiconductor device can be used or vice versa.
  • Figures 1 to 6 an embodiment of a method for producing optoelectronic
  • FIG. 1 first of all a ceramic carrier 10 made of aluminum nitride is provided, on the upper side 11 of which a plurality of semiconductor bodies is arranged in a later method step.
  • Figure 1 and subsequent figures show only a section of the ceramic carrier 10; accordingly, the structures shown in the figures must be in a two-dimensional
  • first metallizations 21 arranged in a row are formed, and in each case opposite one another on the underside 12 of the
  • ceramic carrier 10 has a plurality of second metallizations 22 arranged in a row.
  • the first metallizations 21 have a larger one
  • the two third metallizations 23 are in each case electrically conductively connected to the two fourth metallizations 24 via a channel 26 filled with conductive material, which penetrates the ceramic carrier 10 and together form two via elements 28.
  • a plurality of fifths arranged in a row
  • Metallizations 21 is arranged. The first
  • metallization 21 forming series runs parallel to the row forming the fifth metallizations 25.
  • the metallizations may contain, for example, copper, nickel, palladium or gold or consist of one of these metals.
  • the ceramic carrier 10 is partially formed from its underside 12 along mutually parallel separation lines 30,
  • the dashed lines indicate the width a (for example, 200 ym) and the depth tl of the corresponding material removal.
  • the ceramic carrier 10 is preferably not severed over its entire extent, but only in one middle section of the entire composite (of which the figures show only a section as explained). As a result, a stable edge remains at the edge of the composite, which ensures the required mechanical stability of the ceramic carrier 10.
  • a saw blade used for the sawing process may be immersed and projected from an edge of the ceramic carrier into the interior thereof
  • the ceramic carrier 10 is sawn from its upper side 11 along the same separating lines 30 with a thinner saw blade and thereby completely severed, whereby the ceramic carrier 10 is divided into a plurality of ceramic carriers
  • Carrier bodies 19 is divided.
  • the dashed lines again indicate the width b (for example 50 ym) and the depth t2 of the corresponding material removal.
  • this can be arranged on a subcarrier 40, for example glued. Characterized in that the ceramic support 10 is cut from opposite sides with different width saw blades, it is achieved that side surfaces of each of the ceramic
  • Anchoring structures 40 has (see Figure 4). By anchoring structures 40 there is an improvement in the adhesion between the sheathing body and the ceramic support bodies by positive locking allowed.
  • the ceramic carrier 10 is already segmented at the beginning of the process and has corresponding anchoring structures. In the method step shown in FIG.
  • Semiconductor chip 50 has a substrate 52 and a semiconductor body 54 arranged on the substrate 52. On the semiconductor body 54, a conversion element 56 is also arranged. Each of the semiconductor chips 50 has one
  • Subpage contact (not shown), which is electrically connected to the underlying first metallization 21.
  • ceramic carrier body 19 a semiconductor chip 50 and a conversion element 56 include.
  • Each of the semiconductor chips 50 further has one
  • the first metallization 21 of one of the semiconductor components is connected in each case by a bonding wire 70 to the top side contact 58 of the other semiconductor component.
  • the semiconductor devices 60 are connected to each other in series. The respective potentials of the outside are dissipated
  • a wrapper 80 is produced by compression molding or alternatively by padding using a "dam and fill" process, which defines regions between the two
  • Carrier bodies 19 the semiconductor chips 50 and the
  • Conversion element 56 of adjacent semiconductor devices 60 at least partially fills.
  • the entire composite held together by the sheath 80 is separated along singulation lines 90 into a multiplicity of optoelectronic component arrangements 100.
  • This can be done, for example, mechanically, for example by means of sawing or punching, chemically, for example by means of etching, and / or by means of coherent radiation, for example by laser ablation.
  • FIG. 6 simultaneously represents a completed component arrangement 100.
  • Each completed device assembly 100 has a
  • the invention is not limited by the description with reference to the embodiments. Much more includes the

Abstract

Es wird eine optoelektronische Bauelementanordnung (100) mit einer Vielzahl von nebeneinander angeordneten optoelektronischen Halbleiterbauelementen (60) und einem Umhüllungskörper (81) angegeben. Hierbei ist vorgesehen, dass - jedes der optoelektronischen Halbleiterbauelemente (60) einen keramischen Trägerkörper (19) und einen auf einer Oberseite des keramischen Trägerkörpers angeordneten Halbleiterchip (50) mit einem zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterkörper (54) aufweist, - der Umhüllungskörper (81) jeden der keramischen Trägerkörper (19) der optoelektronischen Halbleiterbauelemente zumindest in einer lateralen Richtung bereichsweise umgibt und benachbarte keramische Trägerkörper (19) miteinander verbindet, und - eine Unterseite des keramischen Trägerkörpers (19) jeweils von dem Halbleiterchip (50) elektrisch isoliert ist.

Description

Beschreibung
Optoelektronische Bauelementanordnung und Verfahren zur
Herstellung einer Vielzahl von optoelektronischen
Bauelementanordnungen
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102015106444.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei optoelektronischen Bauelementen stellt eine effiziente Wärmeabfuhr ein zentrales Problem dar. Werden
optoelektronische Halbleiterchips auf thermisch gut leitende Wärmeabfuhrelemente angeordnet, so ist oftmals gewünscht, dass letztere elektrisch isolierend ausgebildet sind, so dass sie auf ihrer den Halbleiterchips abgewandten Seite
potentialfrei gehalten werden können. Dies ermöglicht es, sie direkt auf eine metallische Wärmesenke zu montieren,
insbesondere ohne Verwendung eines zusätzlichen
dielektrischen Materials. In diesem Fall ist auch die
gleichzeitige Montage einer Vielzahl von optoelektronischen Bauelemente auf eine Wärmesenke ohne Gefahr eines
Kurzschlusses möglich. Das geschilderte Problem ist besonders relevant bei Halbleiterchips, welche jeweils von ihrer
Unterseite her, d.h. von einer dem Wärmeabfuhrelement
zugewandten Seite her kontaktiert werden.
Eine aus dem Stand der Technik bekannte Lösung des Problems besteht darin, ein insbesondere oberflächenmontierbares
Bauelement bereitzustellen, in welchem ein oder mehrere
Halbleiterchips auf einem Träger aus einem elektrisch
isolierenden, keramischen Material angeordnet sind und welches nachfolgend auf eine Wärmesenke gelötet wird. Hierbei tritt jedoch das zusätzliche Problem auf, dass aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten des keramischen Materials einerseits und des Lotmaterials
andererseits starke Scherbelastungen im Lot zustande kommen, welche zu dessen Beschädigung und Ausfall beispielsweise durch Reißen führen können.
Eine Aufgabe ist es, eine optoelektronische
Bauelementanordnung anzugeben, in welcher eine effiziente Wärmeabfuhr durch ein elektrisch isolierendes Element
gewährleistet wird, während gleichzeitig die Gefahr einer Beschädigung des darunter angeordneten Lots ausgeschlossen oder vermindert wird. Weiterhin soll ein Verfahren zur
Herstellung einer Vielzahl von entsprechenden
optoelektronischen Bauelementanordnungen angegeben werden.
Diese Aufgaben werden unter anderem durch eine
optoelektronische Bauelementan Ordnung und ein Verfahren zur Herstellung einer Vielzahl von optoelektronischen
Bauelementanordnungen gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche
Es wird eine optoelektronische Bauelementanordnung mit einer Vielzahl von nebeneinander angeordneten optoelektronischen Halbleiterbauelementen und einem Umhüllungskörper angegeben.
Jedes der optoelektronischen Halbleiterbauelemente weist einen keramischen Trägerkörper und einen auf einer Oberseite des keramischen Trägerkörpers angeordneten Halbleiterchip mit einem zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterkörper auf. Durch die Verwendung eines keramischen Trägerkörpers wird vorteilhaft gleichzeitig eine gute Wärmeleitfähigkeit und hohe elektrische
Durchbruchsfestigkeit erreicht. Mit Oberseite des
Trägerkörpers wird hier und im Folgenden stets die Seite des Trägerkörpers bezeichnet, auf welcher der Halbleiterchip angeordnet ist. Analog wird mit Unterseite des Trägerkörpers die Seite bezeichnet, welche vom Halbleiterchip abgewandt ist. Des Weiteren wird analog mit Oberseite der
Bauelementanordnung oder des Umhüllungskörpers eine Seite der jeweiligen Elemente bezeichnet, welche oben angeordnet ist, wenn die Bauelementanordnung so ausgerichtet ist, dass die Oberseite des Trägerkörpers oben und die Unterseite des
Trägerkörpers entsprechend unten angeordnet sind.
Dass eine Schicht oder ein Element „auf" oder „über" einer anderen Schicht oder einem anderen Element angeordnet oder aufgebracht ist, kann dabei hier und im Folgenden bedeuten, dass die eine Schicht oder das eine Element unmittelbar im direkten mechanischen und/oder elektrischen Kontakt auf der anderen Schicht oder dem anderen Element angeordnet ist.
Weiterhin kann es auch bedeuten, dass die eine Schicht oder das eine Element mittelbar auf beziehungsweise über der anderen Schicht oder dem anderen Element angeordnet ist.
Dabei können dann weitere Schichten und/oder Elemente
zwischen der einen und der anderen Schicht angeordnet sein.
Bevorzugt umfasst jeder der Halbleiterchips ein Substrat, auf welchem jeweils der Halbleiterkörper angeordnet ist und welches von dem keramischen Trägerkörper verschieden ist. Beispielsweise ist das Substrat ein Aufwachssubstrat für die Halbleiterschichten des Halbleiterkörpers. Alternativ ist das Substrat von einem Aufwachssubstrat für die
Halbleiterschichten des Halbleiterkörpers verschieden. In diesem Fall dient das Substrat der mechanischen Stabilisierung des Halbleiterkörpers, sodass das Aufwachssubstrat hierfür nicht erforderlich ist und entfernt werden kann. Ein Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip
bezeichnet. Beispielsweise kann das Substrat Silizium,
Germanium oder ein Metall enthalten oder daraus bestehen. Der Halbleiterkörper weist insbesondere einen zur Erzeugung oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich auf. Der Halbleiterkörper, insbesondere der aktive Bereich, enthält beispielsweise ein III-V- Verbindungshalbleitermaterial .
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass der Umhüllungskörper jeden der
keramischen Trägerkörper der optoelektronischen
Halbleiterbauelemente zumindest in einer lateralen Richtung bereichsweise umgibt und benachbarte keramische Trägerkörper miteinander verbindet. Unter einer lateralen Richtung wird hier und im Folgenden eine Richtung parallel zu einer
Haupterstreckungsebene der Halbleiterkörper verstanden. Unter einer vertikalen Richtung wird hier und im Folgenden analog eine Richtung senkrecht zu einer Haupterstreckungsebene der Halbleiterkörper verstanden. Bevorzugt ist der Umhüllungskörper zumindest stellenweise an den keramischen Trägerkörper angeformt. Das heißt, das
Material des Umhüllungskörpers - die Umhüllungmasse - steht in Kontakt mit dem Trägerkörper. Besonders bevorzugt umhüllt der Umhüllungskörper den Trägerkörper zumindest stellenweise formschlüssig. Der Umhüllungskörper kann dabei aus einem Material, das zumindest für einen Teil der
elektromagnetischen Strahlung, die vom optoelektronischen Halbleiterchip im Betrieb des Halbleiterbauelements emittiert wird oder von diesem empfangen werden soll, durchlässig, beispielsweise transluzent oder transparent (klar) , oder reflektierend (z.B. weiß) sein. In anderen Ausführungsformen ist das Material jedoch absorbierend, beispielsweise schwarz. Die keramischen Trägerkörper sind bevorzugt mit der
Umhüllungmasse des Umhüllungskörpers umgössen oder umspritzt. Das heißt, der Umhüllungskörper ist bevorzugt mittels eines Guss- oder Pressverfahrens hergestellt. Der Umhüllungskörper kann dabei zugleich eine Umhüllung des Halbleiterchips und ein Gehäuse für das Halbleiterbauelement darstellen.
Durch die Verwendung eines Umhüllungskörpers, insbesondere eines Umhüllungskörpers aus einem elastischen Material, wird erreicht, dass Scherspannungen in einem zur Befestigung der Bauelementanordnung auf einer Leiterplatte verwendeten Lots herabgesetzt werden, während eine effiziente Wärmeabfuhr durch die keramischen Trägerkörper weiterhin möglich ist.
Außerdem wird vorteilhaft eine Bauelementanordnung
bereitgestellt, welche über eine Vielzahl von
Emissionsflächen (oder Detektionsflächen) verfügt, aber in einem einzigen Prozessschritt beispielsweise auf einer
Leiterplatte montiert werden kann. Hierzu ist die
Bauelementanordnung bevorzugt oberflächenmontierbar
ausgeführt. Außerdem kann ein Abstand zwischen benachbarten Halbleiterchips sehr gering gewählt werden; beispielsweise kann ein Abstand zwischen Kanten benachbarter Halbleiterchips kleiner als 200 ym, bevorzugt kleiner als 100 ym,
beispielsweise kleiner als 50 ym betragen. Aufgrund der geringen durch die Bauelementanordnung eingenommene Fläche kommt es zu einem sparsamen Einsatz von teurer Keramik. Bevorzugt ist ein Elastizitätsmodul des Materials des
Umhüllungskörpers so gewählt, dass einerseits die oben erwähnten Scherspannungen in einem zur Montage der
Bauelementanordnung verwendeten Lots ausreichend gering sind, dass andererseits aber das Material hart genug ist,
beispielsweise eine Deformation von Bonddrähten auf den
Oberseiten der keramischen Trägerkörper zu verhindern.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass eine Unterseite des keramischen
Trägerkörpers jeweils von dem Halbleiterchip elektrisch isoliert ist. Hierdurch wird erreicht, dass der keramische Trägerkörper als Wärmeabfuhrelement wirken kann, aber
gleichzeitig eine effiziente elektrische Isolierung zustande kommt, so dass die Unterseite des keramischen Trägerkörpers potentialfrei gehalten werden kann.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass der keramische Trägerkörper aus einem elektrisch isolierenden Material besteht und frei von
elektrisch leitenden Durchkontaktierungen ist. Der
Trägerkörper dient somit lediglich der effizienten
Wärmeabfuhr, aber nicht der elektrischen Versorgung der
Halbleiterchips. Beispielsweise kann der Trägerkörper eines der folgenden Materialien enthalten oder aus diesem bestehen: Eine Oxid-Keramik, wie insbesondere Aluminiumoxid; eine
Nicht-Oxid-Keramik wie beispielsweise ein Carbid (zum
Beispiel Siliciumcarbid) oder ein Nitrid (zum Beispiel
Siliciumnitrid oder Bornitrid) , oder ein anderes keramisches Material, welches bevorzugt kein Metall und keine organischen Verbindungen enthält. Beispielsweise weist der keramische Trägerkörper eine Dicke zwischen 50 ym und 500 ym, besonders bevorzugt zwischen 100 ym und 300 ym auf. Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass benachbarte optoelektronische
Halbleiterbauelemente im Bereich der Oberseiten der
Trägerkörper miteinander elektrisch leitend verbunden sind. Eine solche elektrisch leitende Verbindung kann
beispielsweise durch die Verwendung von Bonddrähten oder planaren Verbindungselementen hergestellt sein, welche den Oberseiten der Trägerkörper angeordnet sind. Bevorzugt sind die benachbarten optoelektronischen Halbleiterbauelemente im Bereich der Unterseiten ihrer Trägerkörper frei von
elektrisch leitenden Verbindungselementen und insbesondere voneinander elektrisch isoliert.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass die optoelektronischen
Halbleiterbauelemente in einer Reihe oder mehreren parallelen Reihen angeordnet sind und die in einer der Reihen
angeordneten Halbleiterbauelemente miteinander in Reihe geschaltet sind. Beispielsweise kann die Bauelementanordnung lediglich eine einzige Reihe von optoelektronischen
Halbleiterbauelementen umfassen. Eine solche Anordnung ist am einfachsten herzustellen, da sie eine Segmentierung des zur Herstellung verwendeten keramischen Trägers in lediglich einer Richtung erfordert. In anderen Ausführungsformen umfasst die Bauelementanordnung mehrere Reihen von
Halbleiterbauelementen, welche dann beispielsweise in einer zweidimensionalen Matrix angeordnet sind.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass der Umhüllungskörper ein Silikon, ein Acrylat oder ein Epoxid enthält. Beispielsweise wird der Umhüllungskörper durch ein schwarzes Material gebildet.
Beispielsweise kann der Umhüllungskörper ein schwarzes Epoxid-Material („black epoxy") enthalten oder aus diesem bestehen. Ein solches Material ist aufgrund seiner weiten Verbreitung in der Elektronik besonders kostengünstig
verfügbar und zeichnet sich durch eine gute Verarbeitbarkeit aus. Der Umhüllungskörper kann aber auch beispielsweise aus einem weißen Material, beispielsweise einem weißen Epoxid, bestehen. Außerdem kann das Material Füllstoffe,
beispielsweise aus Siliziumdioxid, enthalten. Bevorzugt ist das Material des Umhüllungskörpers elektrisch isolierend.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass jeder der Halbleiterchips zumindest einen elektrischen Kontakt auf einer dem keramischen
Trägerkörper, also insbesondere der Oberseite des keramischen Trägerkörpers zugewandten Seite aufweist. Beispielsweise kann jeder der Halbleiterchips von entgegengesetzten Seiten her kontaktiert sein. Alternativ kann jeder der Halbleiterchips einen Oberseitenkontakt und einen Unterseitenkontakt
aufweisen, d.h. von zwei Seiten her kontaktiert werden.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass Seitenflächen jedes der keramischen Trägerkörper Verankerungsstrukturen aufweist. Durch die
Verankerungsstrukturen wird eine Verbesserung der Haftung zwischen dem Umhüllungskörper und den keramischen
Trägerkörpern durch Formschluss erlaubt. Die
Verankerungsstrukturen können beispielsweise dadurch
ausgebildet sein, dass der bei der Herstellung der
Bauelementanordnung verwendete keramische Träger von
entgegengesetzten Seiten her mit unterschiedlich breiten Sägeblättern durchtrennt wird. Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass eine Oberkante des Umhüllungskörpers jeweils bis an die keramischen Trägerkörper heranreicht.
Außerdem ist bevorzugt, dass eine Unterkante des
Umhüllungskörpers mit den Unterseiten der keramischen
Trägerkörper bündig abschließt. In dieser Ausführungsform weist der Umhüllungskörper eine geringere Dicke auf als die keramischen Trägerkörper. In anderen Worten umschließt der Umhüllungskörper dabei lediglich die keramischen
Trägerkörper, während ein verbleibender Teil der
Halbleiterbauelemente umfassend den Halbleiterchip frei von Material des Umhüllungskörpers bleibt.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass der Umhüllungskörper jeden der
Halbleiterchips lateral umgibt. Beispielsweise kann im
Umhüllungskörper eine Vielzahl von Kavitäten ausgebildet sein, in welchen die Halbleiterchips angeordnet sind. In dieser Ausführungsform weist der Umhüllungskörper bevorzugt eine größere Dicke auf als die keramischen Trägerkörper.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass auf der Oberseite jedes der keramischen Trägerkörper eine erste Metallisierung und/oder auf der Unterseite jedes der keramischen Trägerkörper eine zweite Metallisierung ausgebildet ist. Bevorzugt ist der
Halbleiterchip auf der ersten Metallisierung angeordnet, beispielsweise gelötet oder geklebt, wobei eine elektrisch leitende Verbindung zwischen einem dem keramischen
Trägerkörper zugewandten Kontakt des Halbleiterchips und der ersten Metallisierung besteht. Des Weiteren ist bevorzugt, dass ein zweiter Kontakt desselben Halbleiterchips elektrisch leitend mit der ersten Metallisierung eines benachbarten Halbleiterchips verbunden ist. Hierdurch kann eine einfache Reihenschaltung benachbarter Halbleiterchips erreicht werden. Die zweite Metallisierung dient bevorzugt der Montage der Bauelementanordnung beispielsweise auf einer Leiterplatte und unterstützt hierbei die Ausbildung eines Lotes.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass die optoelektronische
Bauelementanordnung mindestens zwei
Durchkontaktierungselemente aufweist, durch welche die
Halbleiterbauelemente von einer Unterseite der
optoelektronischen Bauelementanordnung her kontaktiert werden. Bevorzugt sind die Durchkontaktierungselemente von den übrigen Halbleiterbauelementen lateral beabstandet und beispielsweise in entgegengesetzten Randbereichen der
Bauelementanordnung angeordnet.
Gemäß zumindest einer Ausführungsform der Bauelementanordnung ist vorgesehen, dass jedes der optoelektronischen
Halbleiterbauelemente ein Konversionselement umfasst, welches beispielsweise auf einer von dem keramischen Trägerkörper abgewandten Seite des Halbleiterchips angeordnet ist. Das Konversionselement ist insbesondere dazu ausgebildet, in den Halbleiterchips erzeugte Primärstrahlung mit einer ersten Wellenlänge (beispielsweise aus dem blauen Spektralbereich) in Sekundärstrahlung mit einer von der ersten Wellenlänge verschiedenen längeren Wellenlänge (beispielsweise aus dem gelben Spektralbereich) zu konvertieren. Beispielsweise ist das Halbleiterbauelement zur Erzeugung von Mischlicht, insbesondere von für das menschliche Auge weiß erscheinendem Mischlicht, vorgesehen. Beispielsweise weist das
Konversionselement eine Dicke zwischen 20 ym und 150 ym, besonders bevorzugt zwischen 40 ym und 100 ym auf. Ein Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Bauelementanordnungen nach einem der vorangehenden Ansprüche umfasst folgende Schritte: a) Bereitstellen eines keramischen Trägers;
b) Durchtrennen des keramischen Trägers entlang einer Vielzahl von zueinander parallelen Trennungslinien;
c) Bereitstellen einer Mehrzahl von Halbleiterchips, wobei jeder der Halbleiterchips einen zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen
Halbleiterkörper aufweist;
d) Befestigen der Mehrzahl von Halbleiterchips auf dem keramischen Träger;
e) Ausbilden einer Umhüllung zumindest in Bereichen, in welchen der keramische Träger durchtrennt wurde;
f) Vereinzeln in eine Mehrzahl von optoelektronischen Bauelementanordnungen, wobei jede Bauelementanordnung eine Vielzahl von nebeneinander angeordneten
optoelektronischen Halbleiterbauelementen und einen Teil der Umhüllung als Umhüllungskörper aufweist und wobei jedes der optoelektronischen Halbleiterbauelemente zumindest einen Teil des keramischen Trägers als
Trägerkörper umfasst. Die Umhüllung kann insbesondere mittels eines Gießverfahrens hergestellt werden. Unter dem Begriff Gießverfahren fallen hierbei alle Herstellungsverfahren, bei denen eine Formmasse in eine vorgegebene Form eingebracht wird und insbesondere nachfolgend gehärtet wird. Insbesondere umfasst der Begriff Gießverfahren Gießen (Casting) , Spritzgießen (Injection
Molding) , Spritzpressen (Transfer Molding) und Formpressen (Compression Molding) . Bevorzugt wird die Umhüllung durch Formpressen oder durch ein folienassistiertes Gießverfahren (Film Assisted Transfer Molding) ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens ist vorgesehen, dass der keramische Träger in Schritt b)
lediglich entlang der Vielzahl von zueinander parallelen Trennungslinien durchtrennt wird. Dies heißt, der keramische Träger wird lediglich in einer Richtung segmentiert, wodurch ein besonders einfaches Herstellungsverfahren bereitgestellt wird, da der keramische Träger seine mechanische Stabilität beibehalten kann.
Gemäß zumindest einer Ausführungsform des Verfahrens ist vorgesehen, dass der keramische Träger in Schritt b) entlang einer Vielzahl von zueinander parallelen ersten
Trennungslinien und einer Vielzahl von hierzu senkrechten zweiten Trennungslinien durchtrennt wird. Dies ermöglicht die Herstellung einer Bauelementanordnung, in welcher mehrere zueinander parallele Reihen von Halbleiterbauelementen vorgesehen sind. Hierbei müssen jedoch im Allgemeinen
zusätzliche Maßnahmen ergriffen werden, um die mechanische Stabilität des keramischen Trägers während des
Herstellungsprozesses zu unterstützen, beispielsweise die Verwendung eines Hilfsträgers wie beispielsweise einer
Klebefolie, auf welchem der keramische Träger während seiner Durchtrennung angeordnet wird.
Gemäß zumindest einer Ausführungsform des Verfahrens ist vorgesehen, dass vor Schritt b) eine Vielzahl von ersten Metallisierungen auf einer Oberseite des keramischen Trägers ausgebildet wird und in Schritt d) jeder der Halbleiterchips jeweils auf einer der ersten Metallisierungen angeordnet und mit dieser elektrisch leitend verbunden wird. Bevorzugt wird hierbei jeweils eine elektrisch leitende Verbindung zwischen einem dem keramischen Träger zugewandten Kontakt des
Halbleiterchips und der ersten Metallisierung ausgebildet. Gemäß zumindest einer Ausführungsform des Verfahrens ist vorgesehen, dass vor Schritt b) eine Vielzahl von zweiten Metallisierungen auf einer Unterseite des keramischen Trägers ausgebildet wird. Die zweiten Metallisierungen dienen
bevorzugt der Montage der Bauelementanordnung beispielsweise auf einer Leiterplatte und unterstützen hierbei die
Ausbildung eines Lotes.
Das vorstehend beschriebene Herstellungsverfahren ist für die Herstellung der optoelektronischen Bauelementanordnung besonders geeignet. Im Zusammenhang mit dem Verfahren
angeführte Merkmale können daher auch für das
Halbleiterbauelement herangezogen werden oder umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente und insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß
dargestellt sein. Es zeigen:
Die Figuren 1 bis 6 ein Ausführungsbeispiel für ein Verfahren zur Herstellung von optoelektronischen
Bauelementanordnungen anhand von jeweils in schematischer Schnittansicht und Draufsicht
dargestellten Zwischenschritten.
In den Figuren 1 bis 6 ist ein Ausführungsbeispiel für ein Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Bauelementanordnungen gezeigt. Hierbei zeigen die jeweils mit a) bezeichneten Figuren schematische Schnittansichten und die jeweils mit b) bezeichneten Figuren die entsprechenden Draufsichten.
Wie in Figur 1 dargestellt, wird zunächst ein keramischer Träger 10 beispielsweise aus Aluminiumnitrid bereitgestellt, auf dessen Oberseite 11 in einem späteren Verfahrensschritt eine Mehrzahl von Halbleiterkörpern angeordnet wird. Figur 1 und darauf folgende Figuren zeigen lediglich einen Ausschnitt des keramischen Trägers 10; entsprechend müssen die in den Figuren gezeigten Strukturen in einem zweidimensionalen
Gitter fortgesetzt gedacht werden. Auf der Oberseite 11 des keramischen Trägers 10 wird eine Vielzahl von in einer Reihe angeordneten ersten Metallisierungen 21 ausgebildet, und jeweils gegenüberliegend auf der Unterseite 12 des
keramischen Trägers 10 eine Vielzahl von in einer Reihe angeordneten zweiten Metallisierungen 22. Im vorliegenden Fall weisen die ersten Metallisierungen 21 eine größere
Breite auf als die zweiten Metallisierungen 22.
Außerdem werden in zwei Bereichen, welche gegenüberliegenden Randbereichen der fertig gestellten Bauelementanordnung bilden, jeweils eine dritte Metallisierung 23 auf der
Oberseite 11 und eine vierte Metallisierung 24 auf der
Unterseite 12 des keramischen Trägers 10 ausgebildet. Die beiden dritten Metallisierungen 23 sind jeweils mit den beiden vierten Metallisierungen 24 über einen mit leitfähigem Material gefüllten Kanal 26, welcher den keramischen Träger 10 durchstößt, elektrisch leitend verbunden und bilden mit diesem zusammen zwei Durchkontaktierungselemente 28. Auf der Oberseite 11 des keramischen Trägers 10 ist außerdem eine Vielzahl von in einer Reihe angeordneten fünften
Metallisierungen 25 ausgebildet, wobei jede der fünften Metallisierungen 25 neben jeweils einer der ersten
Metallisierungen 21 angeordnet ist. Die die ersten
Metallisierungen 21 bildende Reihe verläuft hierbei parallel zu der die fünften Metallisierungen 25 bildende Reihe.
Die Metallisierungen können beispielsweise Kupfer, Nickel, Palladium oder Gold enthalten oder aus einem dieser Metalle bestehen .
In dem in Figur 2 gezeigten Verfahrensschritt wird der keramische Träger 10 von seiner Unterseite 12 her entlang zueinander paralleler Trennungslinien 30 teilweise,
beispielsweise entsprechend der Hälfte seiner Dicke, gesägt und hierdurch teilweise durchtrennt. Die Trennungslinien 30 verlaufen hierbei zwischen benachbarten zweiten
Metallisierungen 22 bzw. zwischen den gegenüberliegenden benachbarten ersten Metallisierungen 21. Die gestrichelten Linien zeigen die Breite a (beispielsweise 200 ym) und die Tiefe tl der entsprechenden Materialabtragung an.
Bevorzugt wird der keramische Träger 10 nicht über seine gesamte Ausdehnung hinweg durchtrennt, sondern nur in einem mittleren Bereich des gesamten Verbundes (von dem die Figuren wie ausgeführt nur einen Ausschnitt zeigen) . Hierdurch bleibt am Rand des Verbundes ein stabiler Rand stehen, welcher für die erforderliche mechanische Stabilität des keramischen Trägers 10 sorgt. Beispielsweise kann ein für den Sägeprozess verwendetes Sägeblatt von einem Rand des keramischen Trägers in dessen Innere hinein versetzt eingetaucht und vor
Erreichen des gegenüberliegenden Randes angehoben werden, so dass die Ränder bestehen bleiben.
In dem in Figur 3 gezeigten Verfahrensschritt wird der keramische Träger 10 von seiner Oberseite 11 her entlang der gleichen Trennungslinien 30 mit einem dünneren Sägeblatt gesägt und hierdurch vollständig durchtrennt, wodurch der keramische Träger 10 in eine Vielzahl von keramischen
Trägerkörpern 19 aufgeteilt wird. Die gestrichelten Linien zeigen wiederum die Breite b (beispielsweise 50 ym) und die Tiefe t2 der entsprechenden Materialabtragung an. Zur
Unterstützung der mechanischen Stabilität des durchtrennten keramischen Trägers 10 kann dieser auf einem Hilfsträger 40 angeordnet, beispielsweise aufgeklebt werden. Dadurch, dass der keramische Träger 10 von entgegengesetzten Seiten her mit unterschiedlich breiten Sägeblättern durchtrennt wird, wird erreicht, dass Seitenflächen jedes der keramischen
Trägerkörper 19 in der fertigen Bauelementanordnung
Verankerungsstrukturen 40 aufweist (siehe Figur 4) . Durch die Verankerungsstrukturen 40 wird dort eine Verbesserung der Haftung zwischen dem Umhüllungskörper und den keramischen Trägerkörpern durch Formschluss erlaubt.
In einem nicht dargestellten Ausführungsbeispiel ist der keramische Träger 10 bereits zu Prozessbeginn segmentiert und weist entsprechende Verankerungsstrukturen auf. In dem in Figur 4 gezeigten Verfahrensschritt wird eine
Vielzahl von Halbleiterchips 50 bereitgestellt und auf den keramischen Trägerkörpern 19 befestigt. Jeder der
Halbleiterchips 50 weist ein Substrat 52 und ein auf dem Substrat 52 angeordneten Halbleiterkörper 54 auf. Auf dem Halbleiterkörper 54 ist außerdem ein Konversionselement 56 angeordnet. Jeder der Halbleiterchips 50 weist einen
Unterseitenkontakt auf (nicht dargestellt) , welcher mit der darunter angeordneten ersten Metallisierung 21 elektrisch leitend verbunden ist. Hierdurch entsteht eine Vielzahl von optoelektronischen Halbleiterbauelementen 60, welche jeweils eine erste und zweite Metallisierung 21, 22, einen
keramischen Trägerkörper 19, einen Halbleiterchip 50 und ein Konversionselement 56 umfassen.
Jeder der Halbleiterchips 50 weist des Weiteren einen
Oberseitenkontakt 58 auf. Bei benachbarten Paaren von
optoelektronischen Halbleiterbauelementen wird jeweils die erste Metallisierung 21 eines der Halbleiterbauelemente durch jeweils einen Bonddraht 70 mit dem Oberseitenkontakt 58 des anderen Halbleiterbauelements verbunden. Hierdurch werden die Halbleiterbauelemente 60 miteinander in Serie geschaltet. Abgeführt werden die jeweiligen Potentiale der außen
liegenden Halbleiterbauelemente durch Bonddrähte 71, 72 an die Durchkontaktierungselemente 28, welche als Kathode und Anode wirken und zwischen welche von einer Unterseite der fertig gestellten Bauelementanordnung her eine Spannung angelegt werden kann. Schließlich wird über Bonddrähte 73 und die fünften Metallisierungen 25 eine elektrisch leitende Verbindung ausgebildet, wodurch eine ESD-Schutzdiode 74 zwischen die beiden Durchkontaktierungselemente 28 geschaltet werden kann. In dem nachfolgenden, in Figur 5 gezeigten Verfahrensschritt wird eine Umhüllung 80 durch Formpressen oder alternativ durch Auffüllen unter Verwendung eines Dispensprozesses („Dam and Fill") erzeugt, welche Bereiche zwischen den
Trägerkörpern 19, den Halbleiterchips 50 und den
Konversionselement 56 benachbarter Halbleiterbauelemente 60 zumindest bereichsweise ausfüllt.
In dem in Figur 6 dargestellten Verfahrensschritt wird der gesamte durch die Umhüllung 80 zusammengehaltene Verbund entlang von Vereinzelungslinien 90 in eine Vielzahl von optoelektronischen Bauelementanordnungen 100 vereinzelt. Dies kann beispielsweise mechanisch, etwa mittels Sägens oder Stanzens, chemisch, beispielsweise mittels Ätzens, und/oder mittels kohärenter Strahlung, etwa durch Laserablation erfolgen. Figur 6 stellt gleichzeitig eine fertiggestellte Bauelementanordnung 100 dar.
Jede fertiggestellte Bauelementanordnung 100 weist eine
Vielzahl von nebeneinander angeordneten optoelektronischen
Halbleiterbauelementen 60 und einen Teil der Umhüllung 80 als Umhüllungskörper 81 sowie zwei Durchkontaktierungselemente 28 auf . Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Viel mehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist . Bezugs zeichenliste :
10 Träger
11 Oberseite
12 Unterseite
19 Trägerkörper
21 erste Metallisierung
22 zweite Metallisierung
23 dritte Metallisierung
24 vierte Metallisierung
25 fünfte Metallisierung
26 Kanal
28 Durchkontaktierungselemente
30 Trennungslinien
40 Verankerungsstrukturen
41 Hilfsträger
50 Halbleiterchips
52 Substrat
54 Halbleiterkörper
56 Konversionselement
58 Oberseitenkontakt
60 Halbleiterbauelemente
70 Bonddraht
71 Bonddrähte
72 Bonddrähte
73 Bonddrähte
74 ESD-Schutzdiode
80 Umhüllung
81 Umhüllungskörper
90 Vereinzelungslinien
100 Bauelementanordnung tl, t2 Tiefe
a, b Breite

Claims

Optoelektronische Bauelementanordnung (100) mit einer Vielzahl von nebeneinander angeordneten
optoelektronischen Halbleiterbauelementen (60) und einem Umhüllungskörper (81), wobei
- jedes der optoelektronischen Halbleiterbauelemente
(60) einen keramischen Trägerkörper (19) und einen auf einer Oberseite des keramischen Trägerkörpers angeordneten Halbleiterchip (50) mit einem zur Erzeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterkörper (54) aufweist,
- der Umhüllungskörper (81) jeden der keramischen
Trägerkörper (19) der optoelektronischen
Halbleiterbauelemente zumindest in einer lateralen Richtung bereichsweise umgibt und benachbarte keramische Trägerkörper (19) miteinander verbindet,
- eine Unterseite des keramischen Trägerkörpers (19) jeweils von dem Halbleiterchip (50) elektrisch isoliert ist, und
- die optoelektronische Bauelementanordnung mindestens zwei Durchkontaktierungselemente (28) aufweist, durch welche die Halbleiterbauelemente von einer Unterseite der optoelektronischen
Bauelementanordnung her kontaktiert werden.
Optoelektronische Bauelementanordnung (100) nach
Anspruch 1, wobei der keramische Trägerkörper (19) aus einem elektrisch isolierenden Material besteht und frei von elektrisch leitenden Durchkontaktierungen ist.
Optoelektronische Bauelementanordnung (100) nach
Anspruch 1 oder 2, wobei benachbarte optoelektronische Halbleiterbauelemente (60) im Bereich der Oberseiten der Trägerkörper (19) miteinander elektrisch leitend
verbunden sind.
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei die
optoelektronischen Halbleiterbauelemente in einer Reihe oder mehreren parallelen Reihen angeordnet sind und die in einer der Reihen angeordneten Halbleiterbauelemente miteinander in Reihe geschaltet sind.
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei der Umhüllungskörper (81) ein Silikon, ein Acrylat oder ein Epoxid enthält.
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei jeder der
Halbleiterchips (50) zumindest einen elektrischen
Kontakt auf einer dem keramischen Trägerkörper
zugewandten Seite aufweist.
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei Seitenflächen jedes der keramischen Trägerkörper Verankerungsstrukturen (40) aufweist .
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei eine Oberkante des Umhüllungskörpers (81) jeweils bis an die keramischen Trägerkörper (19) heranreicht. Optoelektronische Bauelementanordnung (100) nach einem der Ansprüche 1 bis 7, wobei der Umhüllungskörper (81) jeden der Halbleiterchips (50) lateral umgibt.
Optoelektronische Bauelementanordnung (100) nach einem der vorangehenden Ansprüche, wobei auf der Oberseite jedes der keramischen Trägerkörper (19) eine erste
Metallisierung (21) oder auf der Unterseite jedes der keramischen Trägerkörper eine zweite Metallisierung (22) ausgebildet ist.
Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Bauelementanordnungen (100) nach einem der vorangehenden Ansprüche mit den Schritten: a) Bereitstellen eines keramischen Trägers (10);
b) Durchtrennen des keramischen Trägers (10) entlang einer Vielzahl von zueinander parallelen
Trennungslinien (30);
c) Bereitstellen einer Mehrzahl von Halbleiterchips (50), wobei jeder der Halbleiterchips einen zur Er¬ zeugung und/oder zum Empfangen von Strahlung vorgesehenen Halbleiterkörper (54) aufweist;
d) Befestigen der Mehrzahl von Halbleiterchips (50) auf dem keramischen Träger (10);
e) Ausbilden einer Umhüllung (80) zumindest in
Bereichen, in welchen der keramische Träger (10) durchtrennt wurde;
f) Vereinzeln in eine Mehrzahl von optoelektronischen Bauelementanordnungen (100), wobei jede
Bauelementanordnung eine Vielzahl von nebeneinander angeordneten optoelektronischen
Halbleiterbauelementen (60) und einen Teil der Umhüllung (80) als Umhüllungskörper (81) aufweist und wobei jedes der optoelektronischen
Halbleiterbauelemente zumindest einen Teil des keramischen Trägers (10) als Trägerkörper (19) umfasst .
Verfahren nach Anspruch 11, wobei der keramische Träger (10) in Schritt b) entlang einer Vielzahl von zueinander parallelen ersten Trennungslinien und einer Vielzahl von hierzu senkrechten zweiten Trennungslinien durchtrennt wird .
Verfahren nach Anspruch 11 oder 12, wobei vor Schritt b) eine Vielzahl von ersten Metallisierungen (21) auf einer Oberseite des keramischen Trägers ausgebildet wird und in Schritt d) jeder der Halbleiterchips jeweils auf einer der ersten Metallisierungen angeordnet und mit dieser elektrisch leitend verbunden wird.
Verfahren nach einem der Ansprüche 11 bis 13, wobei vor Schritt b) eine Vielzahl von zweiten Metallisierungen (22) auf einer Unterseite des keramischen Trägers ausgebildet wird.
PCT/EP2016/058110 2015-04-27 2016-04-13 Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen WO2016173841A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112016001929.7T DE112016001929A5 (de) 2015-04-27 2016-04-13 Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
US15/568,785 US20180090652A1 (en) 2015-04-27 2016-04-13 Optoelectronic device array and method for producing a multiplicity of optoelectronic device arrays
JP2017552142A JP2018518039A (ja) 2015-04-27 2016-04-13 オプトエレクトロニクス部品アレイおよび複数のオプトエレクトロニクス部品アレイを製造する方法
CN201680024427.2A CN107534040A (zh) 2015-04-27 2016-04-13 光电子器件装置和用于制造大量光电子器件装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015106444.8 2015-04-27
DE102015106444.8A DE102015106444A1 (de) 2015-04-27 2015-04-27 Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen

Publications (1)

Publication Number Publication Date
WO2016173841A1 true WO2016173841A1 (de) 2016-11-03

Family

ID=55752270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/058110 WO2016173841A1 (de) 2015-04-27 2016-04-13 Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen

Country Status (5)

Country Link
US (1) US20180090652A1 (de)
JP (1) JP2018518039A (de)
CN (1) CN107534040A (de)
DE (2) DE102015106444A1 (de)
WO (1) WO2016173841A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231608A (zh) * 2016-12-13 2018-06-29 英飞凌科技股份有限公司 半导体封装体和用于制造半导体封装体的方法
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018125138A1 (de) * 2018-10-11 2020-04-16 Osram Opto Semiconductors Gmbh Strahlungsemittierendes bauteil und verfahren zur herstellung eines strahlungsemittierenden bauteils
CN110459525B (zh) * 2019-08-20 2021-02-09 西藏华东水电设备成套有限公司 一种具有逆变器的电力系统及其制造方法
CN110473865B (zh) * 2019-08-20 2021-06-04 佛山市晟彩照明有限公司 一种节能型led照明设备及其制造方法
CN110416396B (zh) * 2019-08-20 2020-10-16 崇义县佰盛五金制品有限公司 一种节能环保型照明装置及其制造方法
CN110957277B (zh) * 2019-08-20 2021-02-12 中腾微网(深圳)科技有限公司 一种逆变器电力系统及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037296A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 照明装置とその製造方法
US20070221928A1 (en) * 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package
JP2007266173A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 発光素子用配線基板ならびに発光装置
US20080291633A1 (en) * 2007-05-21 2008-11-27 National Taiwan University Package assembly with heat dissipating structure
DE202010008806U1 (de) * 2010-10-14 2011-01-05 Juliu Co., Ltd. Flexible LED-Packungsanordnung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591990B (en) * 2001-07-25 2004-06-11 Sanyo Electric Co Method for making an illumination device
JP4599111B2 (ja) * 2004-07-30 2010-12-15 スタンレー電気株式会社 灯具光源用ｌｅｄランプ
JP2007273603A (ja) * 2006-03-30 2007-10-18 Kyocera Corp 発光素子用配線基板および発光装置
JP2008053571A (ja) * 2006-08-28 2008-03-06 Nichia Chem Ind Ltd 発光装置およびそれを用いた面状発光装置
JP6038175B2 (ja) * 2012-01-03 2016-12-07 フィリップス ライティング ホールディング ビー ヴィ 照明アセンブリ、光源、及び照明器具
JP5919387B2 (ja) * 2012-10-19 2016-05-18 シャープ株式会社 発光装置および発光装置のヒートシンクへの取付構造
US20140191275A1 (en) * 2013-01-09 2014-07-10 Panasonic Corporation Ceramic substrate adapted to mounting electronic component and electronic component module
JP6102273B2 (ja) * 2013-01-18 2017-03-29 日亜化学工業株式会社 発光装置及びその製造方法
JP6277860B2 (ja) * 2013-07-19 2018-02-14 日亜化学工業株式会社 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037296A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 照明装置とその製造方法
US20070221928A1 (en) * 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package
JP2007266173A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 発光素子用配線基板ならびに発光装置
US20080291633A1 (en) * 2007-05-21 2008-11-27 National Taiwan University Package assembly with heat dissipating structure
DE202010008806U1 (de) * 2010-10-14 2011-01-05 Juliu Co., Ltd. Flexible LED-Packungsanordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231608A (zh) * 2016-12-13 2018-06-29 英飞凌科技股份有限公司 半导体封装体和用于制造半导体封装体的方法
CN108231608B (zh) * 2016-12-13 2022-06-07 英飞凌科技股份有限公司 半导体封装体和用于制造半导体封装体的方法
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
JP7328798B2 (ja) 2018-07-02 2023-08-17 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Also Published As

Publication number Publication date
DE102015106444A1 (de) 2016-10-27
US20180090652A1 (en) 2018-03-29
CN107534040A (zh) 2018-01-02
DE112016001929A5 (de) 2018-01-11
JP2018518039A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112013004223B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils
DE112018005740B4 (de) Herstellung optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
EP2415077B1 (de) Optoelektronisches bauelement
DE102012216738A1 (de) Optoelektronisches bauelement
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2015140159A1 (de) Optoelektronisches bauelement und verfahren zur herstellung von optoelektronischen halbleiterbauelementen
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
WO2012013500A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2016165977A1 (de) Strahlungsemittierendes halbleiterbauelement und herstellungsverfahren einer mehrzahl von halbleiterbauelementen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16716203

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017552142

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15568785

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016001929

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016001929

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16716203

Country of ref document: EP

Kind code of ref document: A1