WO2000065648A1 - Vertikal integrierbare schaltung und verfahren zu ihrer herstellung - Google Patents

Vertikal integrierbare schaltung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
WO2000065648A1
WO2000065648A1 PCT/EP2000/003575 EP0003575W WO0065648A1 WO 2000065648 A1 WO2000065648 A1 WO 2000065648A1 EP 0003575 W EP0003575 W EP 0003575W WO 0065648 A1 WO0065648 A1 WO 0065648A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrically conductive
vertical integration
contacts
circuits
substrate
Prior art date
Application number
PCT/EP2000/003575
Other languages
English (en)
French (fr)
Inventor
Thomas Grassl
Original Assignee
Giesecke & Devrient Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke & Devrient Gmbh filed Critical Giesecke & Devrient Gmbh
Priority to EP00925226A priority Critical patent/EP1183723A1/de
Priority to JP2000614497A priority patent/JP2002543588A/ja
Priority to AU44017/00A priority patent/AU4401700A/en
Priority to US09/926,377 priority patent/US7144757B1/en
Priority to KR1020017013597A priority patent/KR100614362B1/ko
Publication of WO2000065648A1 publication Critical patent/WO2000065648A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a vertically integrable circuit and a method for its production.
  • Vertically integrable circuits are understood to be semiconductor circuits manufactured using planar technology, which are arranged vertically one above the other in several planes, as a result of which three-dimensional circuits are created.
  • the individual components and circuit components on the different levels are electrically connected to one another by vertical contacts. This can be compared to two-dimensional circuits, i. H. Circuits only in one level, a higher packing density can be achieved.
  • Vertical integration also offers advantages from safety-related aspects, since particularly sensitive circuit components can be arranged in levels or layers, which are surrounded on both sides by at least one further level or layer with active components.
  • the vertical contacts deviate from known technologies, since the individual vertically integrable circuits are produced in known and easily controllable planar technology. Several methods have become known for producing the vertical contacts.
  • a known method is based on depositing and recrystallizing polycrystalline silicon on a completely processed component layer. Additional components can be manufactured in the recrystallized layer.
  • the disadvantage of this method is that, due to the high temperatures during recrystallization, the properties of the already finished active components on the lower level can change. Will continue Due to the serial processing of the vertically integrated overall circuit, a correspondingly extended lead time is required for the production.
  • Another known method provides for the individual, vertically integrable circuits or levels of formwork to be produced separately on different substrates.
  • the substrates with the individual circuit planes are then thinned, provided with front and rear contacts and connected vertically by means of a bonding process. It is a disadvantage of this method that materials are sometimes used for the production of the front and rear side contacts which cannot easily be used in known semiconductor manufacturing processes.
  • DE 4433 845 AI discloses a method for producing a three-dimensional integrated circuit, in which two finished substrates or individual circuits are connected to one another. For the vertical electrical connection of the circuits contained on both substrates, after the connection of the two substrates, one of which has been thinned, further process steps are carried out in order to produce a metallization.
  • the disadvantage of the known method is that completely processed substrates have to be made available and that additional process steps are required to produce the vertical electrical connection.
  • FIG. 1 shows different process steps of a method for producing vertically integrable circuits
  • Figure 2 shows an embodiment of an electrically conductive connection for the vertical integration of circuits.
  • Figure 1 shows the sequence of process steps in the manufacture of vertically integrable circuits.
  • FIG. 1 a shows a substrate 1, 2 in which an insulating layer 3 is hidden.
  • the substrate 1, 2 can e.g. B. consist of silicon, the insulating layer 3 z. B. from silicon dioxide.
  • SOI substrates Silicon On Insulator
  • recesses 4 are made up to the insulating layer 3, e.g. B. by etching, the webs 5 in the substrate 1 surrounded.
  • the webs 5 are dimensioned such that they can be completely oxidized in a subsequent process step.
  • Recesses 4 and webs 5 are dimensioned so that their area is sufficient to accommodate contacts for vertical integration and to form insulation for these contacts.
  • alignment marks (not shown) can also be etched, which will later be used to align the circuits or the substrate for vertical integration.
  • Figure lb shows the SOI substrate 1, 2, 3 after further process steps.
  • Different doped wells 6 and oxide layers 8 and 9 were produced.
  • the doped wells 6 and field oxide 8 and gate oxide 9 later form the active components of the vertically integrable circuit. Their manufacture and mode of operation are known and therefore do not need to be described, especially since they are not important for understanding the present invention.
  • In the place of the recesses 4 and webs 5 from Figure la is after the oxidation, for. B. a high temperature oxidation, an oxide that is part of the field oxide 8 and extends to the insulating layer 3. During the oxidation, it must be ensured that the field oxide is free of voids and that the surface is as planar as possible.
  • Figure lc shows the substrate 1, 2, 3 after completion of the components, for. B. by introducing different doping materials 11 and 12 or by applying poly crystalline silicon 10.
  • FIG. 1d shows the cutouts 13 and 14 made for a first metallization level, which can be produced, for example, by etching and are referred to as vias.
  • the cutouts 14 serve to connect a component, here a transistor, the cutouts 13 are provided for later vertical integration.
  • FIG. 1 shows the through metallization 15 and 16 introduced for the first metallization level, which fill the vias 13 and 14 from FIG. 1d.
  • a metallization for connecting the through metallizations 15 and 16 is applied to the surface of the planing layer 7.
  • Aluminum is usually used for the metallizations.
  • Figure lf shows the substrate 1, 3 after thinning.
  • the illustrated use of a substrate with a hidden insulating layer 3 proves to be particularly advantageous, since this serves as an etching stop. In principle, however, is that Use of other substrates possible.
  • an oxide deposition For handling the substrate during thinning and during subsequent processing, the processed surface 1 of the substrate can be applied to a handling waver, from which it is detached after complete processing. In this case, the substrate is thinned down to oxide 8. In both cases it can also be provided that the through-metallization 15 is carried out up to the end of the oxide 8, that is to say it is etched accordingly deep beforehand.
  • FIG. 1g shows the processed substrate 1, 3, in which cutouts 17 from the rear side 3 have been etched at the locations of the contacts for vertical integration.
  • the etching which can be carried out, for example, using wet chemistry, extends to the through-metallizations 15.
  • FIG. 1h shows a final rear-side metallization 18 of the substrate 1, 3.
  • the rear-side metallization 18 is carried out in such a way that the contacts 15, 18 required for vertical integration result, i. H. the rear side metallization 18 is interrupted at the locations of the through metallization 15, as shown in FIG. 1h.
  • end layers can also be applied to the rear side metallization, as described above for the front side of the substrate.
  • the oxide 8 was dimensioned at the location of the contact for vertical integration 15, 18 such that it completely encloses the contact for vertical integration 15, 18 for electrical insulation.
  • circuits or substrates for the vertical integration produced by means of the method described above are then joined together, for example with the rear side metallizations 18, the adjustment being carried out by the adjustment marks mentioned above can be used.
  • the connection of more than two substrates is made possible if the contacts for the vertical integration are also led onto the surface of the processed substrate 1. In this case, infrared techniques may have to be used for the adjustment, since the adjustment marks can be hidden by the vertical integration.
  • backside metallizations or metallizations can be provided on the surfaces of the processed substrates, which melt or melt at low temperatures in order to provide a secure electrical connection.
  • Placing the surfaces, on the front or back of the substrate, with contacts for vertical integration must also not be covered by the above-mentioned sealing layers, so that an electrical connection can be made.
  • these points can either be excluded from the creation of the closing layers or these points are, for example, etched free after the closing layers have been created.
  • the method according to the invention can also be used for processes based on other semiconductor materials.
  • FIG. 2 shows an advantageous embodiment of a contact according to the invention for vertical integration.
  • a further metallization 19 is provided within the insulating oxide 8.
  • the metallization 19 is, for. B. designed annular and completely surrounds the metallization of the contact for the vertical integration 15.
  • the ring-shaped metallization 19 is connected in an electrically conductive manner by means of the metallization applied to the surface in a later process step in such a way that it is connected to ground during operation. In this way it can be achieved that the signal flow through the vertical contact 15, 18 is shielded. Then an evaluation of the signal flow through the contact for the vertical integration is also not possible from one of the end faces of the substrate if the contact for the vertical integration is in the vicinity of one of the end faces of the substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Im Gegensatz zu bekannten Verfahren zur Herstellung der vertikalen elektrischen Verbindungen werden beim vorliegenden Verfahren Proseßschritte bei der Herstellung der vertikal integrierbaren Schaltung selbst verwendet, um die vertikale Integration zu ermöglichen. Dadurch wird der Ablauf der Herstellung von vertikal integrierbaren Schaltungen und damit der dreidimensionalen integrierten Schaltung insgesamt vereinfacht, wodurch Anlagenlaufzeiten optimiert werden, da Prozeßschritte gespart werden. Weil zur Herstellung der vertikalen elektrischen Verbindungen zudem nicht mehr von fertig prozessierten Substraten ausgegangen wird, wird zudem eine verbesserte Ausbeute erreicht, da Prozeßschritte, welche insbesondere die bereits hergestellten aktiven Schaltungsbestandteile verändern könnten, wie z.B. Schritte mit hohen Prozesstemperaturen, nach der Herstellung der Schaltungsbestandteile nicht mehr nötig sind.

Description

Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine vertikal integrierbare Schaltung und ein Verfahren zu ihrer Herstellung.
Unter vertikal integrierbaren Schaltungen versteht man mittels Planartechnik hergestellte Halbleiterschaltungen, die in mehreren Ebenen vertikal übereinander angeordnet werden, wodurch dreidimensionale Schaltungen entstehen. Die einzelnen Bauelemente und Schaltungsbestandteile der ver- schiedenen Ebenen werden durch vertikale Kontakte elektrisch miteinander verbunden. Dadurch kann gegenüber zweidimensionalen Schaltungen, d. h. Schaltungen nur in einer Ebene, eine höhere Packungsdichte erreicht werden. Auch aus sicherheitsrelevanten Aspekten bietet die vertikale Integration Vorteile, da besonders sensible Schaltungsbestandteile in Ebenen oder Schichten angeordnet werden können, die auf beiden Seiten von mindestens einer weiteren Ebene oder Schicht mit aktiven Bauelementen umgeben werden.
Bei der Herstellung der dreidimensionalen Schaltungen weichen insbeson- dere die vertikalen Kontakte von bekannten Technologien ab, da die einzelnen vertikal integrierbaren Schaltungen in bekannter und gut beherrschbarer Planartechnik hergestellt werden. Zur Herstellung der vertikalen Kontakte sind mehrere Verfahren bekannt geworden.
Ein bekanntes Verfahren basiert darauf, auf eine fertig prozessierte Bauelementschicht polykristallines Silizium abzuscheiden und zu rekristallisieren. In der rekristallisierten Schicht können weitere Bauelemente gefertigt werden. Nachteil dieses Verfahrens ist es, daß sich wegen der hohen Temperaturen bei der Rekristallisierung die Eigenschaften der bereits fertiggestellten aktiven Bauelemente der unteren Ebene verändern können. Weiterhin wird wegen der seriellen Prozessierung der vertikal integrierten Gesamtschaltung eine entsprechend verlängerte Durchlaufzeit für die Herstellung benötigt.
Bei einem anderen bekannten Verfahren ist es vorgesehen, die einzelnen vertikal integrierbaren Schaltungen bzw. Ebenen von Schalrungen getrennt, auf verschiedenen Substraten herzustellen. Die Substrate mit den einzelnen Schaltungsebenen werden dann gedünnt, mit Vorder- und Rückseitenkontakten versehen und mittels eines Bondverfahrens vertikal verbunden. Nachteil dieses Verfahrens ist es, daß zur Herstellung der Vorder- und Rücksei- tenkotakte teilweise Materialien verwendet werden, die in bekannten Halbleiterfertigungsprozessen nicht ohne weiteres eingesetzt werden können.
Aus DE 4433 845 AI ist ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung bekannt, bei dem zwei fertig prozessierte Substra- te oder einzelne Schaltungen miteinander verbunden werden. Zur vertikalen elektrischen Verbindung der auf beiden Substraten enthaltenen Schaltungen werden nach dem Verbinden der beiden Substrate, von den eines gedünnt wurde, weitere Prozeßschritte durchgeführt, um eine Metallisierung zu erzeugen. Nachteil des bekannte Verfahrens ist es, daß vollständig prozessierte Substrate zur Verfügung gestellt werden müssen und daß zusätzliche Prozeßschritte zur Herstellung der vertikalen elektrischen Verbindung benötigt werden.
Aufgabe der vorliegenden Erfindung ist es daher, eine vertikal integrierbare Schaltung sowie ein Verfahren zu ihrer Herstellung anzugeben, das mit einer verringerten Anzahl von Prozeßschritten auskommt.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Dabei wird davon ausgegangen, daß zur Herstellung der vertikalen elektrischen Kontakte Prozeßschritte bei der Herstellung der vertikal integrierbaren Schaltung selbst verwendet werden. Dadurch wird der Ablauf der Herstellung von vertikal integrierbaren Schaltungen und damit der dreidimen- sionalen integrierten Schaltung insgesamt vereinfacht, wodurch Anlagenlaufzeiten optimiert werden, da Prozeßschritte gespart werden. Weil zur Herstellung der vertikalen elektrischen Verbindungen zudem nicht mehr von fertig prozessierten Substraten ausgegangen wird, wird zudem eine verbesserte Ausbeute erreicht, da Prozeßschritte, welche insbesondere die bereits hergestellten aktiven Schaltungsbestandteile verändern könnten, wie z. B. Schritte mit hohen Prozeßtemperaturen, nach der Herstellung der Schaltungsbestandteile nicht mehr nötig sind.
Weitere Vorteile der Erfindung ergeben sich aus der nachfolgenden beispiel- haften Beschreibung anhand von Figuren.
Es zeigt:
Figur 1 verschiedene Prozeßschritte eines Verfahrens zur Herstellung verti- kal integrierbarer Schaltungen; und
Figur 2 eine Ausführungsform einer elektrisch leitfähigen Verbindung für die vertikale Integration von Schaltungen.
Figur 1 zeigt den Ablauf von Prozeßschritten bei der Herstellung vertikal integrierbarer Schaltungen.
In Figur la ist ein Substrat 1, 2 dargestellt, in dem eine Isolierschicht 3 verborgen ist. Das Substrat 1, 2 kann z. B. aus Silizium bestehen, die Isolier- schicht 3 z. B. aus Siliziumdioxid. Derartige Substrate sind bekannt und werden als SOI-Susbstrate (Silicon On Insulator) bezeichnet. In das Substrat 1 oberhalb der Isolierschicht 3 sind Aussparungen 4 bis zur Isolierschicht 3 eingebracht, z. B. durch Ätzen, die Stege 5 im Substrat 1 umgeben. Die Stege 5 sind so dimensioniert, daß sie in einem nachfolgenden Prozeßschritt vollständig oxidiert werden können. Aussparungen 4 und Stege 5 sind dabei so bemessen, daß ihre Fläche ausreicht um Kontakte für die vertikale Integration aufzunehmen sowie eine Isolierung für diese Kontakte zu bilden. Gleichzeitig mit den Aussparungen 4 können auch nicht dargestellte Justagemar- ken geätzt werden, die später dazu verwendet werden, die Schaltungen bzw. das Substrat für die vertikale Integration auszurichten.
Figur lb zeigt das SOI-Substrat 1, 2, 3 nach weiteren Prozeßschritten. Es wurden verschieden dotierte Wannen 6 sowie Oxidschichten 8 und 9 er- zeugt. Die dotierten Wannen 6 sowie Feldoxid 8 und Gateoxid 9 bilden später die aktiven Bauteile der vertikal integrierbaren Schaltung. Ihre Herstellung und Funktionsweise ist bekannt und braucht daher nicht beschrieben zu werden, zumal sie für das Verständnis der vorliegenden Erfindung nicht von Bedeutung ist. An der Stelle der Aussparungen 4 und Stege 5 aus Figur la befindet sich nach der Oxidation, z. B. einer Hochtemperaturoxidation, ein Oxid, das Bestandteil des Feldoxids 8 ist und bis an die Isolierschicht 3 reicht. Bei der Oxidation muß beachtet werden, daß das Feldoxid lunkerfrei ist, und daß sich eine möglichst planare Oberfläche ergibt.
Figur lc zeigt das Substrat 1, 2, 3 nach Vervollständigung der Bauteile, z. B. durch Einbringen verschiedener Dotiermaterialien 11 und 12 oder durch Aufbringen von poly kristallinem Silizium 10. Um die weitere Verarbeitung zu ermöglichen, wurde außerdem eine Isolations- bzw. Planarisierungsschicht 7, z. B. aus Fotolack oder Polyimid aufgebracht. Figur ld zeigt die für eine erste Metallisierungsebene eingebrachten Aussparungen 13 und 14, die beispielsweise durch Ätzen hergestellt werden können und als Vias bezeichnet werden. Die Aussparungen 14 dienen zum Anschluß eines Bauteils, hier eines Transistors, die Aussparungen 13 werden für die spätere vertikale Integration vorgesehen.
Figur le zeigt die für die erste Metallisierungsebene eingebrachte Durchgangsmetallisierung 15 und 16, welche die Vias 13 und 14 aus Figur ld fül- len. In einem anschließenden, nicht dargestellten, Prozeßschritt wird auf die Oberfläche der Planisierungsschicht 7 eine Metallisierung zur Verbindung der Durchgangsmetallisierungen 15 und 16 aufgebracht. Für die Metallisierungen wird üblicherweise Aluminium verwendet.
Weitere Metallisierungsebenen können folgen, wobei nach jeder Metallisie- rungsebe eine Isolierschicht, z. B. aus Siliziumdioxid, aufgetragen wird. Neben der dargestellten und beschriebenen Herstellung der Aussparungen 13 bzw. der Durchmetallisierungen 15 für die Kontakte zur vertikalen Integration in der ersten Metallisierungsebene ist es auch möglich, diese in andren Metallisierungsebenen vorzusehen. Nach Herstellung aller Metallisierungsebenen werden üblicherweise verschiedene Abschlußschichten wie Passivierungsschicht, eine Oxidschicht und Planisierungsschicht aufgebracht.
Figur lf zeigt das Substrat 1, 3 nach dem Dünnen. Die untere Schicht 2 des Substrats 1, 2, 3, wie in den vorherigen Figuren dargestellt, wurde dabei z. B. mittels eines Ätzvorgangs entfernt. Als besonders vorteilhaft erweist sich dabei die dargestellte Verwendung eines Substrats mit einer verborgenen Isolierschicht 3, da diese als Ätzstopp dient. Prinzipiell ist aber auch die Verwendung anderer Substrate möglich. Diese müssen aber nach dem Dünnen auf der Rückseite mittels z. B. einer Oxidabscheidung isoliert werden. Zur Handhabung des Substrats beim Dünnen und bei der nachfolgenden Weiterverarbeitung kann das Substrat mit seiner prozessierten Oberfläche 1 auf einen Handlingwaver aufgebracht werden, von dem es nach vollständiger Bearbeitung gelöst wird. Das Substrat wird in diesem Fall bis zum Oxid 8 gedünnt. In beiden Fällen kann es auch vorgesehen sein, die Durchmetallisierung 15 bis zum Ende des Oxids 8 vorzunehmen, d. h. vorher entsprechend tief zu ätzen.
Figur lg zeigt das prozessierte Substrat 1, 3, bei dem an den Stellen der Kontakte für die vertikale Integration Aussparungen 17 von der Rückseite 3 ein- geäzt wurden. Die Ätzung, die beispielsweise naßchemisch vorgenommen werden kann, reicht bis an die Durchmetallisierungen 15.
Figur lh zeigt eine abschließende Rückseitenmetallisierung 18 des Substrats 1, 3. Die Rückseitenmetallisierung 18 wird so vorgenommen, daß sich die für die vertikale Integration benötigten Kontakte 15, 18 ergeben, d. h. die Rückseitenmetallisierung 18 wird an den Stellen der Durchmetallisierung 15, wie in Figur lh dargestellt, unterbrochen. Abschließend können auch auf die Rückseitenmetallisierung Abschlußschichten aufgebracht werden, wie oben für die Vorderseite des Substrats beschrieben. Wie oben beschrieben, wurde an der Stelle des Kontakts für die vertikale Integration 15, 18 das Oxid 8 derart dimensioniert, daß es den Kontakt für die vertikale Integration 15, 18 zur elektrischen Isolierung vollständig umschließt.
Die mittels des oben beschriebenen Verfahrens hergestellten Schaltungen bzw. Substrate für die vertikale Integration werden dann beispielsweise mit den Rückseitenmetallisierungen 18 aneinandergefügt, wobei zur Justage die oben erwähnten Justagemarken verwendet werden. Die Verbindung von mehr als zwei Substraten wird ermöglicht, wenn die Kontakte für die vertikale Integration auch auf die Oberfläche des prozessierten Substrats 1 geführt werden. In diesem Fall müssen für die Justage unter Umständen Inf ra- rottechniken verwendet werden, da die Justagemarken durch die vertikale Integration verdeckt werden können.
Zur Herstellung einer elektrischen Verbindung zwischen den Kontakten für die vertikale Integration in verschiedenen Ebenen, d. h. verschiedenen Substraten, können Rückseitenmetallisierungen bzw. Metallisierungen auf den Oberflächen der prozessierten Substrate vorgesehen werden, die bei niedrigen Temperaturen schmelzen bzw. anschmelzen, um eine sichere elektrische Verbindung zu ergeben. Stellen der Oberflächen, auf Vorder- oder Rückseite des Substrats, mit Kontakten für die vertikale Integration dürfen außerdem nicht von den oben erwähnten Abschlußschichten bedeckt sein, damit eine elektrische Verbindung hergestellt werden kann. Dazu können diese Stellen entweder bei der Erzeugung der Abschlußschichten ausgenommen werden oder diese Stellen werden nach der Erzeugung der Abschlußschichten beispielsweise freigeäzt.
Zur vertikalen Integration kann es vorgesehen sein, daß ganze mit Kontakten für die vertikale Integration versehene Substrate in der beschriebenen Weise verbunden werden. Ebenso ist es möglich, die Substrate in einzelne Schaltungen zu zerteilen und Einzelschaltungen vertikal zu integrieren. Vor der vertikalen Integration können die Einzelschaltungen getestet werden und fehlerhafte Einzelschaltungen können aussortiert werden. Eine andere Möglichkeit ist die vertikale Integration von Einzelschaltungen auf Schaltungen eines ganzen Substrats und anschließendes Zerteilen des Substrats. Auch diese Möglichkeit erlaubt den vorherigen Funktionstest sowohl der Einzelschaltungen als auch der Schaltungen auf dem Substrat.
Neben dem oben beschriebenen Prozeß zur Herstellung von vertikal inte- grierbaren Schaltungen anhand eines Siliziumsubstrats, ist die Verwendung des erfindungsgemäßen Verfahrens auch für Prozesse möglich, die auf anderen Halbleitermaterialien basieren.
Figur 2 zeigt eine vorteilhafte Ausgestaltung eines erfindungsgemäßen Kon- takts für die vertikale Integration. Zusätzlich zum im Zusammenhang mit Figur 1 beschriebenen Kontakt für die vertikale Integration 15, 18 ist eine weitere Metallisierung 19 innerhalb des isolierenden Oxids 8 vorgesehen. Die Metallisierung 19 ist z. B. ringförmig ausgestaltet und umgibt die Metallisierung des Kontakts für die vertikale Integration 15 vollständig. Weiterhin wird die ringförmige Metallisierung 19 mittels der auf der Oberfläche in einem späteren Prozeßschritt aufgebrachten Metallisierung derart elektrisch leitend verbunden, daß sie im Betriebsfall auf Masse gelegt ist. Auf diese Weise kann erreicht werden, daß der Signalfluß durch den vertikalen Kontakt 15, 18 abgeschirmt ist. Dann ist eine Auswertung des Signalflusses durch den Kontakt für die vertikale Integration auch nicht von einer der Stirnseite des Substrats möglich, falls sich der Kontakt für die vertikale Integration in der Nähe einer der Stirnseiten des Substrats befindet.

Claims

P a t e n t a n s p r ü c h e
1. Verfahren zur Herstellung vertikal integrierbarer Schaltungen, dadurch gekennzeichnet, daß für die Herstellung elektrisch leitfähiger Kontakte für die vertikale Integration Verfahrensschritte verwendet werden, die der Herstellung der integrierbaren Schaltungen selbst dienen.
2. Verfahren nach Anspruch 1, umfassend die Schritte:
a) Erzeugen einer Isolierung an den Stellen der Kontakte für die vertikale Integration von der Vorderseite eines die vertikal integrierbaren Schaltungen tragenden Substrats aus, b) Erzeugen einer Aussparung innerhalb der Isolierungen von der Vorderseite aus, c) Auffüllen der Aussparungen mit einem elektrisch leitenden Material von der Vorderseite aus, d) Freilegen des elektrisch leitenden Materials von der Rückseite des die vertikal integrierbaren Schaltungen tragenden Substrats aus an den Stellen der Kontakte für die vertikale Integration, und e) Aufbringen eines elektrisch leitenden Materials von der Rückseite aus, insbesondere jeweils auf das zuvor freigelegte elektrische Material an den Stellen der Kontakte für die vertikale Integration.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor dem Frei- legen des elektrisch leitenden Materials von der Rückseite aus das Substrat von der Rückseite her gedünnt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Substrat eine verborgene Isolierschicht aufweist, und daß bis zu dieser Isolierschicht gedünnt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bis zum Erreichen der für die Kontakte für die vertikale Integration erzeugten Isolierung gedünnt wird.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die in Verfahrensschritt a) erzeugte Isolierung bei der Erzeugung von Feldoxid erzeugt wird, wobei in das Substrat Aussparungen eingebracht sind, die Substratmaterial einschließen, das während der Erzeugung des Feldoxids vollständig oxidiert.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die in Verfahrensschritt b) erzeugten Aussparungen innerhalb der Isolierungen sowie die das Auffüllen dieser Aussparungen nach Verfahrensschritt c) mit einem elektrisch leitenden Materials bei der Erzeugung einer Metallisierungsebene mit zugehörigen Durchgangslöchern vorgenommen wird.
8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß das in Verfahrensschritt e) aufgebrachte elektrisch leitenden Material bei einer Rückseitenmetallisierung aufgebracht wird.
9. Vertikal integrierbare Schaltung, die zur elektrisch leitfähigen Verbindung mit weiteren vertikal integrierbaren Schaltungen elektrisch leitfähige Kontakte aufweist, dadurch gekennzeichnet, daß die für die vertikale Integration verwendeten elektrisch leitfähigen Kontakte sowie zugehörige Isolierun- gen bei der Herstellung der vertikal integrierbaren Schaltung selbst erzeugt werden.
10. Vertikal integrierbare Schaltung nach Anspruch 9, dadurch gekenn- zeichnet, daß mindestens zwei vertikal integrierbare Schaltungen verbunden sind, und daß ihre elektrisch leitfähigen Kontakte für die vertikale Integration elektrisch leitend miteinander verbunden sind.
PCT/EP2000/003575 1999-04-23 2000-04-19 Vertikal integrierbare schaltung und verfahren zu ihrer herstellung WO2000065648A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP00925226A EP1183723A1 (de) 1999-04-23 2000-04-19 Vertikal integrierbare schaltung und verfahren zu ihrer herstellung
JP2000614497A JP2002543588A (ja) 1999-04-23 2000-04-19 垂直集積が可能な回路およびそれを形成する方法
AU44017/00A AU4401700A (en) 1999-04-23 2000-04-19 Circuit suitable for vertical integration and method of producing same
US09/926,377 US7144757B1 (en) 1999-04-23 2000-04-19 Circuit suitable for vertical integration and method of producing same
KR1020017013597A KR100614362B1 (ko) 1999-04-23 2000-04-19 수직 집적형 회로 및 그의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19918671.5 1999-04-23
DE19918671A DE19918671B4 (de) 1999-04-23 1999-04-23 Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
WO2000065648A1 true WO2000065648A1 (de) 2000-11-02

Family

ID=7905744

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2000/003575 WO2000065648A1 (de) 1999-04-23 2000-04-19 Vertikal integrierbare schaltung und verfahren zu ihrer herstellung

Country Status (7)

Country Link
US (1) US7144757B1 (de)
EP (1) EP1183723A1 (de)
JP (1) JP2002543588A (de)
KR (1) KR100614362B1 (de)
AU (1) AU4401700A (de)
DE (1) DE19918671B4 (de)
WO (1) WO2000065648A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918671B4 (de) * 1999-04-23 2006-03-02 Giesecke & Devrient Gmbh Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
DE10141571B8 (de) * 2001-08-24 2005-05-25 Schott Ag Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
WO2003019653A2 (de) 2001-08-24 2003-03-06 Schott Glas Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
TW569416B (en) * 2002-12-19 2004-01-01 Via Tech Inc High density multi-chip module structure and manufacturing method thereof
JP4585561B2 (ja) * 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939568A (en) * 1986-03-20 1990-07-03 Fujitsu Limited Three-dimensional integrated circuit and manufacturing method thereof
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
JPS59132142A (ja) * 1983-01-18 1984-07-30 Mitsubishi Electric Corp 半導体装置の製造方法
US4893174A (en) * 1985-07-08 1990-01-09 Hitachi, Ltd. High density integration of semiconductor circuit
DE3850855T2 (de) * 1987-11-13 1994-11-10 Nissan Motor Halbleitervorrichtung.
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
KR0156115B1 (ko) 1994-06-16 1998-12-01 문정환 반도체 소자의 격리막 구조 및 형성방법
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
JPH09509792A (ja) * 1994-12-23 1997-09-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法
US6355950B1 (en) * 1998-09-23 2002-03-12 Intel Corporation Substrate interconnect for power distribution on integrated circuits
DE19856573C1 (de) * 1998-12-08 2000-05-18 Fraunhofer Ges Forschung Verfahren zur vertikalen Integration von aktiven Schaltungsebenen und unter Verwendung desselben erzeugte vertikale integrierte Schaltung
DE19918671B4 (de) * 1999-04-23 2006-03-02 Giesecke & Devrient Gmbh Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
US7603097B2 (en) * 2004-12-30 2009-10-13 Valeo Radar Systems, Inc. Vehicle radar sensor assembly
JP4939568B2 (ja) * 2009-04-28 2012-05-30 インターナショナル・ビジネス・マシーンズ・コーポレーション データベース間でデータを同期するための方法、並びにそのコンピュータ・システム及びコンピュータ・プログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939568A (en) * 1986-03-20 1990-07-03 Fujitsu Limited Three-dimensional integrated circuit and manufacturing method thereof
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5627106A (en) * 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication

Also Published As

Publication number Publication date
KR20020006040A (ko) 2002-01-18
EP1183723A1 (de) 2002-03-06
US7144757B1 (en) 2006-12-05
DE19918671A1 (de) 2000-11-02
DE19918671B4 (de) 2006-03-02
JP2002543588A (ja) 2002-12-17
AU4401700A (en) 2000-11-10
KR100614362B1 (ko) 2006-09-11

Similar Documents

Publication Publication Date Title
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE10132024B4 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE1514818C3 (de)
DE19813239C1 (de) Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
EP1171912A1 (de) Verfahren zur vertikalen integration von elektrischen bauelementen mittels rückseitenkontaktierung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
EP0698293B1 (de) Verfahren zur herstellung eines halbleiterbauelements mit stromanschlüssen für hohe integrationsdichte
DE19918671B4 (de) Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
DE10124038A1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
EP0626100B1 (de) Verfahren zur herstellung einer halbleiterstruktur
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE19924935C1 (de) Verfahren zur Herstellung von dreidimensionalen Schaltungen
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
EP0712154A2 (de) Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte
DE19829609A1 (de) Verfahren zur Herstellung eines Mikrosystems sowie ein Mikrosystem
DE4309898B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall
EP1128433B1 (de) Verfahren zum Verbinden von Substraten einer vertikal integrierten Schaltungsstruktur
EP1258919A2 (de) Verfahren zur Herstellung eines Silizium-Wafers
WO2004068574A1 (de) Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
DE19849586C1 (de) Verfahren zum Herstellen dreidimensionaler Schaltungen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2000 614497

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1020017013597

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000925226

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09926377

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020017013597

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000925226

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020017013597

Country of ref document: KR