JPS595649A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS595649A JPS595649A JP11484982A JP11484982A JPS595649A JP S595649 A JPS595649 A JP S595649A JP 11484982 A JP11484982 A JP 11484982A JP 11484982 A JP11484982 A JP 11484982A JP S595649 A JPS595649 A JP S595649A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- semiconductor
- semiconductor substrate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は半導体装置およびその製造方法に関し、とくに
ＧａＡｓパワー電界効果トランジスタの配線に関するも
のである。
ＧａＡｓパワー電界効果トランジスタの配線に関するも
のである。
従来、半導体基板上に設けらｎたソース電極と半導体チ
ップが装着さｎる導体との間の配線には金属細線が用い
らｎてさた。
ップが装着さｎる導体との間の配線には金属細線が用い
らｎてさた。
近年、ＧａＡｓパワー電界効果トランジスタの大出力化
が要望さ扛ており、そのため出力を増大させようとして
ゲート幅を大きくするとソースインダクタンスが大きく
なり問題になる。
が要望さ扛ており、そのため出力を増大させようとして
ゲート幅を大きくするとソースインダクタンスが大きく
なり問題になる。
そこで、チップの側面に金属膜を形成して配線丁扛は上
記の問題を解決でき、かつ、チップで発生した熱がこの
金属１１ｉ’ｒ通じてパッケージへ逃げるため、チップ
の温度上昇を低く抑えることもできる。ところが上記構
造を得るための製造工程が複雑で、特にＧａＡｓの場合
はチップがかけやすくチップの角が断線しやすい欠点が
あった。
記の問題を解決でき、かつ、チップで発生した熱がこの
金属１１ｉ’ｒ通じてパッケージへ逃げるため、チップ
の温度上昇を低く抑えることもできる。ところが上記構
造を得るための製造工程が複雑で、特にＧａＡｓの場合
はチップがかけやすくチップの角が断線しやすい欠点が
あった。
不発明は上記の欠点をなくすためになさ扛たもので、側
面の金属膜形成が容易にでき、かつチップの角での断線
等のない構造の半導体装置とその製造方法を提供するも
のである。
面の金属膜形成が容易にでき、かつチップの角での断線
等のない構造の半導体装置とその製造方法を提供するも
のである。
以下、実施例に従って本発明を説明する。第１図に本発
明による半導体装置の製造工程を示すものである。半絶
縁性ＧａＡｓ基板４上に成長させたｎ型ＧａＡｓ結晶層
の表面にソース電極１．ドレイン電極２．ゲート電極３
を形成し、次いで裏面エツチング処理をほどこした一基
板ｉ 、 ＧａＡｓ １ あるいＵ Ｓｉ などの基板
６に樹脂６では９つけ（Ａ）、機械的に溝を形成した（
Ｂ）のち、アンモニア系、硫酸系。
明による半導体装置の製造工程を示すものである。半絶
縁性ＧａＡｓ基板４上に成長させたｎ型ＧａＡｓ結晶層
の表面にソース電極１．ドレイン電極２．ゲート電極３
を形成し、次いで裏面エツチング処理をほどこした一基
板ｉ 、 ＧａＡｓ １ あるいＵ Ｓｉ などの基板
６に樹脂６では９つけ（Ａ）、機械的に溝を形成した（
Ｂ）のち、アンモニア系、硫酸系。
リン酸系などのエツチング液をもちいたエツチング処理
によって、半導体基板の面取り及びチップへの分離ケ行
ない（Ｃ）、鍍金処理をほどこしくＤ）、最後に樹脂６
ケとすさリチノグをバラバラにする。
によって、半導体基板の面取り及びチップへの分離ケ行
ない（Ｃ）、鍍金処理をほどこしくＤ）、最後に樹脂６
ケとすさリチノグをバラバラにする。
なお、チップへの分離は、（Ｂ）の工程で、溝を基板裏
面に達する深さまで機械的に形成することによって行な
ってもよい。
面に達する深さまで機械的に形成することによって行な
ってもよい。
第２図は半導体チップの角が面取りさｎた第１図（Ｃ）
に示す角部Ｐの拡大図である。第３図は第１図（Ｄ）に
示す鍍金部分Ｑの拡大図である。
に示す角部Ｐの拡大図である。第３図は第１図（Ｄ）に
示す鍍金部分Ｑの拡大図である。
以上説明したように本発明によｎば、半導体チップの角
の部分が曲面形状、あるいは面取り形状になっているた
め金属膜の断線がなく、しかも側面への金属膜の形成を
チップをバラバラにせずにできるため工程が簡単である
ことがら、例えばＧａＪｕｚパワー電界効果トランジス
タの側面メタライズに適用するときわめて有効である。
の部分が曲面形状、あるいは面取り形状になっているた
め金属膜の断線がなく、しかも側面への金属膜の形成を
チップをバラバラにせずにできるため工程が簡単である
ことがら、例えばＧａＪｕｚパワー電界効果トランジス
タの側面メタライズに適用するときわめて有効である。
示す工程断面図、第２図は第１図（Ｃ）の要部拡大図、
第３図は第１図（Ｄ）の要部拡大図である。
第３図は第１図（Ｄ）の要部拡大図である。
１・・・・・・ソース電極、２・・・・・・ドレイン電
極、３・・・・・・ゲート電極、４・・・・・・一基板
、６・・・・・・基板、６・・・・・・樹脂、７・・・
・・・鍍金膜。
極、３・・・・・・ゲート電極、４・・・・・・一基板
、６・・・・・・基板、６・・・・・・樹脂、７・・・
・・・鍍金膜。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 ｆ 第３図
図 第 ２ 図 ｆ 第３図
Claims (2)
- （１）半導体チップの角の部分が曲面形状または面取り
さ扛た形状であり、前記曲面形状または面取り形状の部
分に配線用の金属膜が形成さ扛たことを特徴とする半導
体装置。 - （２）半導体基板上に形成さｎた複数個の半導体装置を
分離して半導体チップを形成するために、前記半導体基
板の表面から機械的に溝を形成し、次いで、前記溝が前
記半導体基板の裏面に達する深さになるまで、エツチン
グ処理を施し、その後、前記溝部に配線用金属膜を形成
すること全特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11484982A JPS595649A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11484982A JPS595649A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595649A true JPS595649A (ja) | 1984-01-12 |
Family
ID=14648242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11484982A Pending JPS595649A (ja) | 1982-07-01 | 1982-07-01 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595649A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064781A (en) * | 1990-08-31 | 1991-11-12 | Motorola, Inc. | Method of fabricating integrated silicon and non-silicon semiconductor devices |
| JP4868627B1 (ja) * | 2011-08-26 | 2012-02-01 | 淳致 萬谷 | ベタ基礎の立ち上り部形成用ＰＣａでなるキット。 |
-
1982
- 1982-07-01 JP JP11484982A patent/JPS595649A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5064781A (en) * | 1990-08-31 | 1991-11-12 | Motorola, Inc. | Method of fabricating integrated silicon and non-silicon semiconductor devices |
| JP4868627B1 (ja) * | 2011-08-26 | 2012-02-01 | 淳致 萬谷 | ベタ基礎の立ち上り部形成用ＰＣａでなるキット。 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811474A (zh) | 半导体器件、半导体器件的制造方法及天线开关模块 | |
| JPS595649A (ja) | 半導体装置およびその製造方法 | |
| KR940010240A (ko) | 표면적이 극대화된 도전층 제조 방법 | |
| US4224734A (en) | Low electrical and thermal impedance semiconductor component and method of manufacture | |
| JP2606940B2 (ja) | 半導体装置およびその製造方法 | |
| US3874918A (en) | Structure and process for semiconductor device using batch processing | |
| JPS584993A (ja) | ミリ波集積回路およびその製造方法 | |
| JPS63276276A (ja) | 半導体装置の製造方法 | |
| JPS5892277A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61111582A (ja) | 平面デバイスと集積回路の接地工程及び得られた製品 | |
| JPS62211962A (ja) | 高周波半導体装置の製造方法 | |
| JP2901209B2 (ja) | 半導体装置の製造方法 | |
| JPS63140556A (ja) | 半導体装置 | |
| JPH0362930A (ja) | 半導体装置の製造方法 | |
| JPS60111475A (ja) | 半導体装置及びその製造方法 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JP2774597B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6118350B2 (ja) | ||
| JPS59955A (ja) | 半導体装置の製造方法 | |
| JPS5951545A (ja) | 半導体装置 | |
| JPS6118348B2 (ja) | ||
| JPH0439941A (ja) | 電界効果トランジスタ | |
| JPS5854512B2 (ja) | 半導体装置の製造方法 | |
| JPS6177369A (ja) | 半導体装置の製造方法 | |
| JPS6190468A (ja) | 半導体装置の製造方法 |