JP2901209B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2901209B2 JP2901209B2 JP15852591A JP15852591A JP2901209B2 JP 2901209 B2 JP2901209 B2 JP 2901209B2 JP 15852591 A JP15852591 A JP 15852591A JP 15852591 A JP15852591 A JP 15852591A JP 2901209 B2 JP2901209 B2 JP 2901209B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- metal film
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、大電力用半導体素子を
有する半導体装置の製造方法に関する。
有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】大電力を扱う半導体素子では、素子自体
の動作時の発熱による素子性能の劣化を防ぐため、半導
体基板に電子素子の作り込む拡散工程終了後に、素子の
作り込まれている半導体基板上面と石英基板等を貼り合
わせ、表面に出ている半導体基板の裏面側から、機械的
或いは化学的に研磨して半導体基板の厚みを薄くした
り、薄くした上に更に金属膜を形成し、その後半導体基
板を、土台とした石英基板等から分離するという工程を
行うことにより、半導体素子の放熱性の向上を図る必要
があった。
の動作時の発熱による素子性能の劣化を防ぐため、半導
体基板に電子素子の作り込む拡散工程終了後に、素子の
作り込まれている半導体基板上面と石英基板等を貼り合
わせ、表面に出ている半導体基板の裏面側から、機械的
或いは化学的に研磨して半導体基板の厚みを薄くした
り、薄くした上に更に金属膜を形成し、その後半導体基
板を、土台とした石英基板等から分離するという工程を
行うことにより、半導体素子の放熱性の向上を図る必要
があった。
【０００３】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、素子に作り込まれた半導体基板の厚みを
薄くすると、半導体基板の機械的強度が低下し、その後
の金属膜の形成工程や、半導体基板と土台基板との分離
工程で、半導体基板全体や素子を破壊してしまう可能性
が高く、半導体素子の歩留まりを低下させる原因となっ
ていた。
来の構成では、素子に作り込まれた半導体基板の厚みを
薄くすると、半導体基板の機械的強度が低下し、その後
の金属膜の形成工程や、半導体基板と土台基板との分離
工程で、半導体基板全体や素子を破壊してしまう可能性
が高く、半導体素子の歩留まりを低下させる原因となっ
ていた。
【０００４】本発明は上記課題を解決するもので、歩留
まりを低下することなく、発熱の大きい大電力用半導体
素子を有する半導体装置を提供することを目的としてい
る。
まりを低下することなく、発熱の大きい大電力用半導体
素子を有する半導体装置を提供することを目的としてい
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法では、まず石英基板
のように機械的強度があり、透明で表面が平滑な基板上
に選択的に金属膜を形成し、次にこの選択的に形成され
た金属膜上に半導体基板を設置し、金属膜と半導体基板
を圧着或いは加熱しつつ圧着する。この後、圧着された
半導体基板の上面を、機械的或いは化学的に研磨して半
導体基板を薄くする。以後従来の半導体基板に対する電
子素子形成方法を用いて、金属膜と圧着しかつ薄くした
半導体基板上或いは、更にこの半導体基板上に、半導体
層をエピタキシャル成長させた上に、電子素子を形成す
る。その後土台とした透明で表面が平滑な基板のみを、
化学的エッチングより選択的に除去する。
に、本発明の半導体装置の製造方法では、まず石英基板
のように機械的強度があり、透明で表面が平滑な基板上
に選択的に金属膜を形成し、次にこの選択的に形成され
た金属膜上に半導体基板を設置し、金属膜と半導体基板
を圧着或いは加熱しつつ圧着する。この後、圧着された
半導体基板の上面を、機械的或いは化学的に研磨して半
導体基板を薄くする。以後従来の半導体基板に対する電
子素子形成方法を用いて、金属膜と圧着しかつ薄くした
半導体基板上或いは、更にこの半導体基板上に、半導体
層をエピタキシャル成長させた上に、電子素子を形成す
る。その後土台とした透明で表面が平滑な基板のみを、
化学的エッチングより選択的に除去する。
【０００６】
【作用】上記構成により、半導体基板裏面に金属膜を形
成する工程を、半導体基板厚が厚い状態で行うことがで
き、また電子素子の形成工程では、土台とした石英等の
基板により従来以上に機械的強度を確保することができ
る。また半導体基板と土台基板との分離を、土台基板の
選択的な化学エッチングにより行うため、この工程で半
導体基板に従来のような機械的応力が加わらず、基板全
体や、素子の破壊を防ぐことが容易となる。
成する工程を、半導体基板厚が厚い状態で行うことがで
き、また電子素子の形成工程では、土台とした石英等の
基板により従来以上に機械的強度を確保することができ
る。また半導体基板と土台基板との分離を、土台基板の
選択的な化学エッチングにより行うため、この工程で半
導体基板に従来のような機械的応力が加わらず、基板全
体や、素子の破壊を防ぐことが容易となる。
【０００７】
【実施例】図１は本発明の一実施例の半導体装置の製造
方法を示す工程図で、半導体基板厚が薄く、素子裏面に
金属膜を有するＧａＡｓＦＥＴの形成工程図である。先
ず図１（ａ）に示すように、表面の平滑な石英基板１の
片面にＡｕ薄膜２を蒸着し、その上に選択的にホトレジ
スト膜３を形成する。このホトレジスト膜３をマスクと
することにより、図１（ｂ）に示すように、Ａｕ薄膜２
を蒸着した石英基板１の表面に選択的にＡｕメッキを行
い、部分的にＡｕ厚膜４を形成する。次に図１（ｃ）に
示すように、部分的にＡｕ厚膜４を形成した石英基板１
上に、半絶縁性ＧａＡｓ基板５をのせ、全体を加熱しな
がらＡｕ厚膜４と半絶縁性ＧａＡｓ基板５とを圧着す
る。次に半絶縁性ＧａＡｓ基板５を上面から機械研磨と
化学研磨することにより、図１（ｄ）に示すように３０
μmの厚みにする。次に図１（ｅ）に示すように、３０
μmの厚みにした半絶縁性ＧａＡｓ基板５の上に、不純
物を意図的に含まないＡｌＧａＡｓ層６と、ＦＥＴの活
性層となる、不純物を意図的に含ませたＧａＡｓ層７と
を順次エピタキシャル成長させる。次に図１（ｆ）に示
すように、Ａｕ厚膜４が形成されていない部分の上部の
ＧａＡｓ層７の一部或いは全部を含む領域を、上部から
少なくとも不純物を意図的に含まないＡｌＧａＡｓ層６
の途中まで、選択的に除去する。また選択的に残る、不
純物を意図的に含ませたＧａＡｓ層７の上部に、ソース
電極８とドレイン電極９とゲート電極１０をそれぞれ形
成する。このＦＥＴの形成工程後、図１（ｇ）に示すよ
うに、ＨＦ系のエッチング液により、石英基板１のみを
選択的に除去する。最終的に、Ａｕ厚膜４のない部分で
各ＦＥＴを分離し、図１（ｈ）に示すように、裏面にＡ
ｕ厚膜４を持つ、厚さ３０μmの半絶縁性ＧａＡｓ基板
５上にＧａＡｓＦＥＴを形成する。
方法を示す工程図で、半導体基板厚が薄く、素子裏面に
金属膜を有するＧａＡｓＦＥＴの形成工程図である。先
ず図１（ａ）に示すように、表面の平滑な石英基板１の
片面にＡｕ薄膜２を蒸着し、その上に選択的にホトレジ
スト膜３を形成する。このホトレジスト膜３をマスクと
することにより、図１（ｂ）に示すように、Ａｕ薄膜２
を蒸着した石英基板１の表面に選択的にＡｕメッキを行
い、部分的にＡｕ厚膜４を形成する。次に図１（ｃ）に
示すように、部分的にＡｕ厚膜４を形成した石英基板１
上に、半絶縁性ＧａＡｓ基板５をのせ、全体を加熱しな
がらＡｕ厚膜４と半絶縁性ＧａＡｓ基板５とを圧着す
る。次に半絶縁性ＧａＡｓ基板５を上面から機械研磨と
化学研磨することにより、図１（ｄ）に示すように３０
μmの厚みにする。次に図１（ｅ）に示すように、３０
μmの厚みにした半絶縁性ＧａＡｓ基板５の上に、不純
物を意図的に含まないＡｌＧａＡｓ層６と、ＦＥＴの活
性層となる、不純物を意図的に含ませたＧａＡｓ層７と
を順次エピタキシャル成長させる。次に図１（ｆ）に示
すように、Ａｕ厚膜４が形成されていない部分の上部の
ＧａＡｓ層７の一部或いは全部を含む領域を、上部から
少なくとも不純物を意図的に含まないＡｌＧａＡｓ層６
の途中まで、選択的に除去する。また選択的に残る、不
純物を意図的に含ませたＧａＡｓ層７の上部に、ソース
電極８とドレイン電極９とゲート電極１０をそれぞれ形
成する。このＦＥＴの形成工程後、図１（ｇ）に示すよ
うに、ＨＦ系のエッチング液により、石英基板１のみを
選択的に除去する。最終的に、Ａｕ厚膜４のない部分で
各ＦＥＴを分離し、図１（ｈ）に示すように、裏面にＡ
ｕ厚膜４を持つ、厚さ３０μmの半絶縁性ＧａＡｓ基板
５上にＧａＡｓＦＥＴを形成する。
【０００８】なお本実施例では、電子素子としてＧａＡ
ｓＦＥＴの製造について述べたが、電子素子はＦＥＴに
限らず、ダイオードや容量等でもよく、或いはこれらを
組み合わせた集積回路でもよい。また半導体基板はＧａ
Ａｓに限らず、Ｓｉや他の化合物半導体でもよい。また
本実施例では、最初にＡｕ膜を石英基板上に形成した
が、透明で、表面の平坦性及び機械的強度を有し、半導
体エピタキシャル層や電子素子の形成工程における加熱
に耐え得る耐熱性を有し、かつ、半導体基板に対し選択
的に化学エッチング除去可能なものであれば、これに限
ったものでない。また本実施例では、石英基板１上に選
択メッキ法によりＡｕ厚膜４を形成したが、形成方法は
これに限ったものでなく、また金属の種類もＡｕに限ら
ず、その後の半導体エピタキシャル層や電子素子の形成
工程に不都合の無いように、適宜選択すれば良い。また
本実施例では、半絶縁性ＧａＡｓ基板５を３０μmにし
た後、電子素子間の電気的分離性向上のため、アンドー
プドＡｌＧａＡｓ層６を、またＦＥＴの活性層としてド
ープドＧａＡｓ層７を、順次エピタキシャル成長させた
が、半導体基板厚はこれに限ったものでなく、アンドー
プド層もＡｌＧａＡｓに限ったものでなく、ＧａＡｓや
ＩｎＧａＡｓ等他のものでもよく、無くてもよい。また
活性層の形成方法は、エピタキシャル成長法に限らず、
注入法でもよい。
ｓＦＥＴの製造について述べたが、電子素子はＦＥＴに
限らず、ダイオードや容量等でもよく、或いはこれらを
組み合わせた集積回路でもよい。また半導体基板はＧａ
Ａｓに限らず、Ｓｉや他の化合物半導体でもよい。また
本実施例では、最初にＡｕ膜を石英基板上に形成した
が、透明で、表面の平坦性及び機械的強度を有し、半導
体エピタキシャル層や電子素子の形成工程における加熱
に耐え得る耐熱性を有し、かつ、半導体基板に対し選択
的に化学エッチング除去可能なものであれば、これに限
ったものでない。また本実施例では、石英基板１上に選
択メッキ法によりＡｕ厚膜４を形成したが、形成方法は
これに限ったものでなく、また金属の種類もＡｕに限ら
ず、その後の半導体エピタキシャル層や電子素子の形成
工程に不都合の無いように、適宜選択すれば良い。また
本実施例では、半絶縁性ＧａＡｓ基板５を３０μmにし
た後、電子素子間の電気的分離性向上のため、アンドー
プドＡｌＧａＡｓ層６を、またＦＥＴの活性層としてド
ープドＧａＡｓ層７を、順次エピタキシャル成長させた
が、半導体基板厚はこれに限ったものでなく、アンドー
プド層もＡｌＧａＡｓに限ったものでなく、ＧａＡｓや
ＩｎＧａＡｓ等他のものでもよく、無くてもよい。また
活性層の形成方法は、エピタキシャル成長法に限らず、
注入法でもよい。
【０００９】また本実施例ではＡｌＧａＡｓ層６，Ｇａ
Ａｓ層７をエピタキシャル成長させて電子素子を形成し
たが、ＧａＡｓ基板５に直接電子素子を形成することも
できる。
Ａｓ層７をエピタキシャル成長させて電子素子を形成し
たが、ＧａＡｓ基板５に直接電子素子を形成することも
できる。
【００１０】
【発明の効果】以上のように本発明は、先ず透明で表面
が平滑な基板上に、選択的に金属膜を形成し、この選択
的に形成された金属膜上に半導体基板を設置し、金属膜
と半導体基板を圧着或いは熱圧着する。次にこの金属膜
と圧着された半導体基板の上面を機械的或いは化学的に
研磨して半導体基板を薄くし、薄くした半導体基板上或
いは更にこの半導体基板上に半導体層をエピタキシャル
成長させた上に、電子素子を形成する。最後に金属膜を
形成した透明で表面が平滑な基板のみを選択的に化学エ
ッチング除去することにより、歩留まりを低下させるこ
となく製造でき、半導体基板裏面の金属厚膜を通して放
熱できる大電力用電子素子を有する半導体装置を提供で
きる。
が平滑な基板上に、選択的に金属膜を形成し、この選択
的に形成された金属膜上に半導体基板を設置し、金属膜
と半導体基板を圧着或いは熱圧着する。次にこの金属膜
と圧着された半導体基板の上面を機械的或いは化学的に
研磨して半導体基板を薄くし、薄くした半導体基板上或
いは更にこの半導体基板上に半導体層をエピタキシャル
成長させた上に、電子素子を形成する。最後に金属膜を
形成した透明で表面が平滑な基板のみを選択的に化学エ
ッチング除去することにより、歩留まりを低下させるこ
となく製造でき、半導体基板裏面の金属厚膜を通して放
熱できる大電力用電子素子を有する半導体装置を提供で
きる。
【図１】本発明の一実施例の半導体装置の製造方法を示
す工程断面図
す工程断面図
１ 石英基板 ２ Ａｕ薄膜 ３ ホトレジスト膜 ４ Ａｕ厚膜 ５ 半絶縁性ＧａＡｓ基板（半導体基板） ６ アンドープドＡｌＧａＡｓ層 ７ ドープドＧａＡｓ層 ８ ソース電極 ９ ドレイン電極 １０ ゲート電極
フロントページの続き (72)発明者 杉村 昭久 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 昭51−273（ＪＰ，Ａ) 特開 昭63−77162（ＪＰ，Ａ) 特開 昭61−54674（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 23/34 - 23/373
Claims (2)
- 【請求項１】透明で表面が平滑な基板上に選択的に金属
膜を形成する工程と、その選択的に形成された金属膜上
に半導体基板を設置し、その半導体基板と前記金属膜と
を圧着または熱圧着する工程と、その金属膜と圧着され
た半導体基板の上面を研磨してその半導体基板を薄くす
る工程と、前記金属膜と圧着しかつ薄くした半導体基板
表面に、電子素子を形成する工程と、前記選択的に金属
膜を形成した透明で表面が平滑な基板のみを選択的な化
学エッチングにより除去する工程を少なくとも有するこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】金属膜と圧着しかつ薄くした半導体基板表
面に電子素子を形成する工程に代えて金属膜と圧着しか
つ薄くした半導体基板上に半導体薄膜層をエピタキシャ
ル成長させ、そのエピタキシャル成長させた半導体薄膜
層に電子素子を形成する工程としたことを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15852591A JP2901209B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15852591A JP2901209B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0513780A JPH0513780A (ja) | 1993-01-22 |
| JP2901209B2 true JP2901209B2 (ja) | 1999-06-07 |
Family
ID=15673643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15852591A Expired - Fee Related JP2901209B2 (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901209B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913130A (en) | 1996-06-12 | 1999-06-15 | Harris Corporation | Method for fabricating a power device |
| JP5942731B2 (ja) | 2012-09-20 | 2016-06-29 | カシオ計算機株式会社 | 頁めくり装置及び書画カメラシステム |
-
1991
- 1991-06-28 JP JP15852591A patent/JP2901209B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0513780A (ja) | 1993-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157765B2 (en) | Methods for processing a semiconductor workpiece | |
| US10134636B2 (en) | Methods for producing semiconductor devices | |
| US5654226A (en) | Wafer bonding for power devices | |
| JPH03166734A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2901209B2 (ja) | 半導体装置の製造方法 | |
| JP3078420B2 (ja) | 半導体デバイス | |
| JP3522939B2 (ja) | 半導体デバイス及びその製造方法 | |
| EP0692821A2 (en) | Method of manufacturing semiconductor layer | |
| JP2000349088A (ja) | 半導体装置及びその製造方法 | |
| JP2943950B2 (ja) | 半導体装置と、その製造方法 | |
| JP3189055B2 (ja) | 化合物半導体装置用ウエハ及びその製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| TWI802181B (zh) | 半晶圓級晶片級半導體封裝及其方法 | |
| JP2603623B2 (ja) | 三次元半導体集積回路の製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JP3488833B2 (ja) | 電界効果トランジスタの形成方法 | |
| JP3116609B2 (ja) | 半導体装置の製造方法 | |
| JP3231613B2 (ja) | Ｌｅｄアレイの製造方法 | |
| JPH05152427A (ja) | 半導体装置の製造方法 | |
| JPH06349887A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH0969611A (ja) | 半導体装置およびその製造方法 | |
| JPS6080243A (ja) | 半導体装置およびその製造方法 | |
| JPH0362930A (ja) | 半導体装置の製造方法 | |
| JP2862705B2 (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| CN113924637A (zh) | 电子设备及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |