DE2511773A1 - Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium. - Google Patents

Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium.

Info

Publication number
DE2511773A1
DE2511773A1 DE19752511773 DE2511773A DE2511773A1 DE 2511773 A1 DE2511773 A1 DE 2511773A1 DE 19752511773 DE19752511773 DE 19752511773 DE 2511773 A DE2511773 A DE 2511773A DE 2511773 A1 DE2511773 A1 DE 2511773A1
Authority
DE
Germany
Prior art keywords
polycrystalline silicon
layer
crystal silicon
single crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752511773
Other languages
English (en)
Inventor
Arthur James Bovaird
Robert Lee Luce
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2511773A1 publication Critical patent/DE2511773A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

dining. FRIEDRICH B. FISCHER *»β rodemkirchen (b
PATENTANWALT SAARSTRmSSE 71
F 7590 oc117n0
Fairchild Camera and Dr.F/pr /O I \ I I ο
Instrument Corporation
464 Ellis Street,
Mountain View, California 94040
U.S.A.
Verfahren und Anordnung zum Ausbilden von ansteigenden Kontaktgebieten zwischen polykristallinem Silizium und Einkristall-Silizium
Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zum Ausbilden eines elektrischen Kontaktes zwischen polykristallinem Silizium und Einkristall-Silizium, und sie bezfeht sich insbesondere auf ein Verfahren und eine Anordnung zum Ausbilden eines ansteigenden Kontaktes zwischen einer Schicht aus polykristallinem Silizium und einer Unterlage (Substrat) aus Einkristall-Silizium.
Bei der üblichen Herstellungsweise von Halbleiteranordnungen wurde die äussere elektrische Kontaktierung mit aktiven Bereichen innerhalb des HalbleiterSubstrats dadurch hergestellt, dass Metalleiter auf die Oberfläche eines Isolators auf dem Substrat gelegt und ein mechanischer Kontakt mit den aktiven Bereichen durch Öffnungen in der Isolation hergestellt wurde. In neuerer Zeit wurde auch so vorgegangen, dass polykristallines, in geeigneter Weise mit p- oder n-Störstoffen dotiertes Silizium zusätzlich zu Metall verwendet wurde, um elektrische Kontakte dieser Art herzustellen. Dabei wurde z. B. eine polykristalline Silizium-
5098A1/0847
schicht über einer auf dem Halbleitersubstrat verbleibenden Isolation ausgebildete Das leitfähige polykristalline Silizium kontaktierte das Substrat durch Öffnungen in der Isolation, Diese Kontakte werden auch als diffundierte oder vergrabene Kontakte bezeichnete Dann wurden Metallleiter auf weiteren Isolationsschichten auf dem polykristallinen Silizium angeordnete. Die zusätzlichen Möglichkeiten, welche Verbinaungsleitor aus polykristallinen! Silizium bieten, führten zu neuen Anwendungen und Kosteneinsparungen durch den Fortfall von Verfahrensschritten bei der Produktion; sie vergrösserten die Ausbringung bei der Produktion und ermöglichten eine grössere geometrische Dichte, welche durch die in mehreren Ebenen angeordneten Verbindungsmuster erreicht wurde. Die Verwendung von polykristallinen» Silizium zur Herstellung elektrischer Kontakte führte jedoch häufig zur Ausbildung verhältnismässig tiefer Spalte oder Rinnen von etwa 1,5 bis 2,5 Mikrometer Tiefe und 2-10 Mikrometer Breite; dies trat durch die Ätzung des Einkristall-Silizium-Substrats durch das Ätzmittel ein, welches zur Begrenzung des Musters aus polykristallinen! Silizium verwendet wird.
Die zerklüftete Oberflächenbeschaffenheit infolge des Vorhandenseins der Spalte bzw. Rinnen vergrabener Kontakte setzt die Flexibilität bei Entwurf und K nstruktion herab,
weil anschliessend aufzubringende Metalleiter entweder ausserhalb des Bereiches dieser Spalte bzw. Rinnen geführt werden müssen, oder es besteht die Gefahr eines unerwünschten Kurzschliessens dieser Leiter durch die Zwischenisolation, Die unregelmässigen Konturen der Spalte bzw. Rinnen können auch die Durchführung nachfolgender Fotoresist -Verfahrensschritte ungünstig beeinflussen, da die Fotoresistlösung
6098 4 1/0847
die Konturen nicht eben, nicht mit gleicher Stärke bedeckt. Es ist daher besonders erwünscht, Kontaktgebiete von geneigter Oberflächenbeschaffenheit zu erhalten, welche eine ebene Fotoresistabdeckung ermöglichen, und auf denen Metalleiter aufgebracht werden können, ohne dass Kurzschlüsse zu dem darunter befindlichen polykristallinen Silizium auftreten.
Eine Halbleiteranordnung, bei der ein geneigtes Kontaktgebiet zwischen einer polykristallinen Siliziumschicht und einem Siliziumsubstrat gebildet wird, enthält im wesentlichen: Ein Einkristall-Silizium-Substrat; eine Isolierschicht, welche auf einem Teil des Siliziumsubstrats aufliegt; und eine Schicht aus polykristallinem Silizium, welche auf wenigstens einem Teil der Isolierschicht angeordnet ist und das Substrat durch eine Öffnung in der Isolierschicht kontaktiert, wobei die polykristalline Siliziumschicht eine anschliessende Spitze aus Einkristall-Silizium enthält, welche mit dem Siliziumsubstrat Kontakt bildet und gegenüber dem Substrat eine abnehmend geneigte Kontur aufweist«,
Das erfindungsgemässe Verfahren zum Ausbilden eines ansteigenden bzw. geneigten Kontaktgebietes zwischen einer polykristallinen Siliziumschicht und einem Einkristall-Silizium-Substrat durch Öffnungen in dem Isoliermaterial, welches auf dem Substrat aufliegt, enthält die folgenden Verfahrensschritte: Ausbilden einer polykristallinen Siliziumschicht über wenigstens einem Teil des Isoliermaterials und über dem Einkristall-Silizium-Substrat, welches durch die Öffnungen in dem Isoliermaterial freiliegt, wobei die polykristalline Siliziumschicht eine anschliessende Spitze
5098Α1/08Λ7
aus Einkristall-Silizium enthält, wo die polykristalline Siliziumschicht das freiliegende Einkristall-Silizium-Substrat kontaktiert; Begrenzen der polykristallinen Siliziumschicht durch Maskierung solcher Gebiete der polykristallinen Siliziumschicht, welche zurückbleiben sollen, und Ätzen unmaskierter polykristalliner Siliziumgebiete einschliesslitch des Kontaktgebietes mit einem orientierungsselektiven Ätzmittel, welchem polykristallines Silizium vorzugsweise zu Einkristall-Silizium ätzt.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung näher beschriebene
Fige 1 ist eine Schnittdarstellung eines Teils einer Halbleiteranordnung mit einem geneigt angeordneten, vergrabenen Kontaktgebiet und einem durch aufgebrachtes polykristallines Silizium bedeckten Gate-Gebiet;
Figa 1 a zeigt den Gegenstand der Schnittdarstellung gemäss Fig. 1 in Seitenansicht, wobei die Kristallstruktur des aufgebrachten polykristallinen Silizium erkennbar ist;
Fig. 2 zeigt eine Schnittdarstellung entsprechend Fig. 1, bei der eine Schicht aus Siliziumdioxyd aus der polykristallinen Siliziumschicht aufgewachsen ist, auf der eine Fotoresistschicht selektiv aufgebracht ist;
Figs 3 zeigt eine Schnittdarstellung entsprechend Fig. 2, bei der diejenigen Oxydgebiete, welche nicht durch Fotoreä.st bedeckt sind, fortgeätzt worden sind;
Fig. 4 zeigt eine Schnittdarstellung entsprechend Figo 3, bei der das Fotoresist entfernt ist;
— 5 —
5098 4 1/0 847
Figo 5 zeigt eine Schnittdarstellung entsprechend Fig. 4, in der die nach dem Stande der Technik bekannte Ausbildung gezeigt ist, welche man erhält, nachdem die Schicht aus polykristallinem Silizium und das Gate-Oxyd begrenzt worden sind;
Fig. 6 zeigt eine Schnittdarstellung entsprechend Fig. 4, in der diejenige Ausbildung dargestellt ist, welche man durch das Verfahren gemäss der Erfindung erhält, nachdem die Schicht aus polykristallinem Silizium und das Gate-Oxyd begrenzt worden sind;
Fig. 7 zeigt den Gegenstand der Schnittdarstellung gemäss Fig. 6 in Seitenansicht, in der die Kristallstruktur des räumlich geneigten Kontaktgebietes zwischen der polykristallinen Siliziumschicht und dem Siliziumsubstrat erkennbar ist;
Fig. 8 zeigt eine Draufsicht auf Anordnungen quadratischer Plättchen in einer Halbleiterscheibe üblicher Abmessung.
Die Verwendung von Leitern aus polykristallinem Silizium zusätzlich zu Metall bei der Herstellung von Halbleiteranordnungen stellt eine vorteilhafte Entwicklung dar, da die doppelte Verbindungsschicht eine dichtere Auslegung und Anordnung aktiver Komponenten erlaubt. Polykristallines Silizium erlaubt auch die Ausbildung der Source/Drain-Bereiche durch Anwendung des polykristallinen Siliziums als Diffusionsmaske, wobei die Möglichkeit überlappender Maskenausrichtungen ausgeschaltet ist, durch die die Anordnung zusätzliche Kapazität bei entsprechend verschlechtertem Frequenzverhalten erhalten kann. Da im Zusammenhang mit polykristallinem Silizium die gleichen Verfahren und
- 6 509841/0847
Verfahrensschritte angewendet werden, wie es bei der Bearbeitung des Siliziumsubstrats und der Isolierschichten der Fall ist, ergibt sich ein entsprechender Vorteil sowohl hinsichtlich der Kapitalkosten der für das Verfahren erforderlichen Einrichtungen als auch der Zahl der zur Erzeugung einer bestimmten Halbleiteranordnung erforderlichen Verfahrensschritte. Ein besonders platzsparender Vorteil ist, dass unmittelbarer elektrischer Kontakt hergestellt v/erden kann durch Ausbildung diffundierter oder vergrabener Kontakte zwischen dem polykristallinen Silizium und dem Siliziumsubstrat. Dieser Vorteil wird jedoch aufgehoben durch die Tatsache, dass Einkristall-Silizium durch einige der Verfahrensschritte, welche zur /uslegung und Begrenzung des polykristallinen Siliziums angex*/endet werden, im ungünstigen Sinn beeinflusst werden kann. Insbesondere kann das Einkristall-Silizium-Substrat durch das Atzmittel geätzt werden, welches zur Begrenzung des polykrüallinen Siliziums verwendet wird. Für praktische Anwendungen ist es dann erforderlich, Verfahrensschritte für das polycristalline Silizium vorzusehen, welche Einkristall-Silizium nicht ungünstig beeinflussen. Wenn man eine entsprechende Abschirmung vornehmen würde, wären zusätzliche Verfahrensschritte erforderlich, die einen Eigenschutz bewirken würden. Das gemäss der Erfindung vorgesehene Verfahren, bei dem eine differentielle Ätzung der beiden Siliziumtypen erfolgt, ist daher von besonderer Bedeutung und sehr vorteilhaft.
Die Verfahrensschritte zur Herstellung einer Halbleiteranordnung gemäss der vorliegenden Erfindung werden anhand der Figuren der Zeichnung nachfolgend beschrieben:
509841/0847
Fig. 1 zeigt eine Zwischenstufe der Behandlung der Halbleiterscheibe. Feldoxyd 11 wurde geöriaet, um zu ermöglichen, dass elektrischer Kontakt mit Halbleitersiibotrat 10 hergestellt wird. Gate-Oxyd 12 ist aufgewachsen auf einem Teil des Öffnungsgebietes; es wird dann die wirksame Isolierschicht zwischen einem polykristallinen Silizium-Gate (bei Gebiet 8) und dem Halbleitersubstrat 10. Eine Schicht aus polykristallinem Silizium 13 von gleichförmiger Stärke ist über dem Feldoxyd 11, dem Gate-Oxyd 12 und dem Öffnungsgebiet 9 zum Substrat 10, bei dem der vergrabene Kontakt geschaffen werden wird, aufgebracht worden.
Die Kristallstruktur der polykristallinen Siliziumschicht 13 ist in Fig, 1 a dargestellt. Polykristallines Silizium ist überall dort vorhanden, wo das aufgebrachte Material über Siliziumdioxyd liegt (durch horizontale Schraffur 7 angedeutet), und Einkristall-Silizium (durch vertikale Schraffur 6 angedeutet) ist überwiegend dort vorhanden, wo das aufgebrachte Material auf dem Einkristall-Silizium-Subrtrat 10 aufliegt. Diese Ausbildung erhält man durch das Aufwachsen von Einkristall-Silizium auf der Impfkristallstruktur, welche vorhanden ist, wo das Einkristallsubstrat freigelegt ist. Wo das atomare Silizium, das man im Regelfall aus einer Silan- und Wasserstoff- oder Stickstoffreaktion erhält, die amorphe Siliziumdioxydoberfläche vorfindet, erhält man den amorphen Kristallcharakter von polykristallinem Silizium. Der Einfluss des Einkristallsubstrats 10 wird herabgesetzt, wenn die aufgebrachte Schicht stärker wird, so dass das Einkristallwachstum sich einer dreieckigen Form annähert.
Aus der polykristallinen Siliziumschicht 13 wächst entsprechend der T-ar stellung in Fig. 2 eine Oxyd-Schutz-
5098η /0847
schicht 14 auf. Anschliessend wird ein Fotoresist-Muster 15 durch Maskierungsvorkehrungen üblicher Art auf der Oxyd-Schutzschicht 14 ausgebildet. Dann werden diejenigen Gebiete der Oxyd-Schutzschicht 14, welche nicht durch die Fotoresistschicht 15 abgedeckt sind, durch Ätzen entfernt, z. B, mit einer gepufferten Flussäurslösung, und das Ergebnis dieses Verfahrenssehrittes ist in Fig. 13 dargestellt» Durch das Entfernen gewählter Teile der Oxyd-Schutzschicht 14 werden diejenigen Gebiete des polykristallinen Silisiums abgegrenzt, welche zuletzt zu entfernen sind, Schliesslich wird das Fotoresist-Muster entfernt, z, B, durch Auflösen in einem starken anorganischen Säurebad, und es bleibt das abgegrenzte Muster 16 der Oxyd-Schutzschicht zurück, wie es in Fig» 4 erkennbar ist»
Das nach dem Stande der Technik "bekannte Verfahren zum Entfernen des unerwünschten polykristallinen Siliziums, wie es durch das schützende Oxydmuster 16 begrenzt ist, besteht darin, ein Ätzmittel zu benutzen, welches polykristallines Silizium und Einkristall-Silizium ätzt, jedoch nicht das schützende Oxydmuster 16, oder welches dieses Muster wenigstens mit so geringer Geschwindigkeit ätzt, dass nur vernachlässigbar geringe Mengen dieses Oxyds entfernt werden. Ein Beispiel für ein solches Ätzmittel ist 4 % HF und 96 % Scheidewasser (nitric acid). Bei Verwendung eines solchen Ätzmittels benötigt man etwa 20 Sekunden, um das polykristalline Silizium auf einer 3"-Scheibe abzugrenzen. In Fig. 5 ist die Anordnung dargestellt, welche man nach Abschluss des nach dem Stande der Technik bekannten Verfahrensschritt erhält. Man erhält bei dem bekannten Verfahrensschritt eine Rinne 17, da die meisten der üblichen Ätzungen normales Einkristall-Silizium mit einer Geschwindigkeit
509841/0847
ätzen, die der für polykristallines Silizium entspricht. Unglelchmässigkeiten in der Stärke der polykristallinen Siliziumschicht bewirken, dass die schwächeren Teile über längere Zeiträume geätzt werden, als es zur Entfernung des polykristallinen Siliziums erforderlich wäre, so dass einige Teile des Substrats aus Einkristall-Silizium freigelegt werden, bevor alles zu entfernende polykristalline Silizium entfernt ist. Das Problem des Freilegens des Substrats aus Einkristallsilizium wird im englischen Sprachgebrauch auch als "center die-PhänomenM bezeichnet; es bewirkt, dass (Jedes Plättchen auf einer Scheibe eine verschiedene Ätzgeschwindigkeit aufweist. Diese differentlel-Ie Ätzgeschwindigkeit tritt besonders störend in Erscheinung auf grossen 3"-Scheiben. Eine solche grosse Scheibe 21 ist in Fig. 8 dargestellt; sie kann viele hundert einzelner Plättchen 22 enthalten. Die differentlelle Ätzgeschwindigkeit tritt auf, weil eine Komponente des Ätzmittels durch eine Flüssigkeit zu der Oberfläche der Scheibe diffundiert; der grössere feste Krümmungsbereich um den Umfang der Scheibe erlaubt ein aktiveres Ätzen«, Auch werden Halbleiterscheiben für die Bearbeitung oft in Reihen angeordnet, und dies hat die Folge, dass der Zugang,des Ätzmittels zu den Bereichen in der Mitte der Scheibe noch stärker beeinträchtigt wird. Dadurch treten Schwierigkeiten bei der Einhaltung der Steuerung und Überwachung der Dimensionen im Hinblick auf vorgegebene Abmessungen auf, beispielsweise bei den entsprechenden Linien 23, 24 und 25 der Plättchen 26, 27 und 28, Infolge der differentiellen Ätzgeschwindigkeit wird Plättchen 26 eine höhere Ätzgeschwindigkeit als Plättchen 27 haben, und dieses wird wiederum eine höhere Ätzgeschwindigkeit als das Plättchen 28 haben. Da das Endziel der Halbleiterfertigung ist, eine optimale Ausbringung zu erreichen, ist es erforderlich,
- 10 S0S841 /C847
die Ätzung so lange fortzusetzen, bis alle Plättchen im Bereich der Mitte der Scheibe geätzt werden. Dies hat dann zur Folge, dass ein Plättchen in der Nähe des Umfangs der Scheibe wesentlich länger dem Ätzmittel ausgesetzt ist, als es unbedingt erforderlich wäre* Daher werden tiefe Spalte oder Rinnen 17 (Fig. 5) in einigen Plättchen ausgebildet, bei denen das Ätzmittel Einkristall-Silizium vorfindet, nachdsK es das unerwünschte polykristalline Silizium entfernt hat. Auch wird ein Teil des polykristallinen Siliziums und des Gate-Oxyds ebenfalls fortgeätzt, jedoch nicht in derjenigen Menge, um die einwandfreie Arbeitsweise dsr f s^tigen. Anorcürong zu 'beeinträchtigen.
Dem. erfindungsgemllssen Verfahren liegt demgegenüber der Gedanke zugrunde, zur Abgrenzung des polykristallinen Siliziums eine orient!erungsselekt-ive Ätzung anzuwenden!, so dass polykristallines Silizium vorzugsweise zu !inkrista.il-Silizium geätzt wird, Wie "bereits srwäliirt wii^de^ ist die polykristalline Silislumschicht in einer Weiss aufgebracht worden, welche in dar Halbleiterherstellung fcskamrc ist9 um eine angrenzende Spitze aus Sinkristail-Silisium zu erhalten, wo das Silisiuiasubstr-at freigelegt wurde, ΙΊοηπ daher die angrenzende Einkristallspitze von dem ÄtsEittel erreicht wird, bevor alles unerwünschte polykristallin« Silizium entfernt ist, wird die Spitze im weserrclicsn-sn erhalten bleiben, und es werden keine Ausräumungen in äsm. Substrat aus Sinkristall-Silizitm geMIdst« Ein zusätzlicher Vorteil ist, dass die orientierraigs^elektive Ätztaig langsamer ist, so dass das Beäiemmgsper-sonäl einen grossarsn Spielraum für die Steuerung und überwachung des Abgrsnzungsvorgangs hat.
- 11 -
Das Verfahren gemäss der vorliegenden Erfindung wird ausgeführt zwischen den in den Figuren 4 und 6 dargestellten Verfahrensstufen. Es wird eine orientierungsselektive Ätzung vorgenommen, welche polykristallines Silizium mit erheblich höherer Geschwindigkeit ätzt als gewöhnliches Einkristall-Silizium. Auf diese Weise wird das ungeschützte polykristalline Silizium vollständig fortgeätzt, während die in Fig. 1 a dargestellte Spitze 6 aus Einkristallmaterial nur geringfügig geätzt wird. Bekannte Ätzmittel ätzen Einkristall-Silizium mit einer (1, 0, O)-Orientierung erheblich schneller als Einkristall-Silizium mit (1, 1, I)-Orientierung. Es ist auch festgestellt worden, dass diese Ätzmittel polykristallines Silizium mit erheblich grösserer Geschwindigkeit als Einkristall-Silizium ätzen, und zwar insbesondere gewöhnliches (1, O, O)- und (1, 1, 1)-Einkristall-Silizium. Ätzmittel dieser Art enthalten heisse KOH, Hydrazin und Fluorammonium-Scheidewasser (ammonium fluoridenitirc acid). Fluorammonium-Scheidewasser wird bevorzugt, weil es das Substrat in geringerem Umfang verunreinigt und weil die bevorzugte Ätzgeschwindigkeit grosser als 5 ι 1 ist.
- 12 -
509841/0847

Claims (1)

  1. ANSPRÜCHE
    Halbleiteranordnung zur Darstellung ©ines räumlich gs-'" neigten Kontaktgebietes zwischen einer Schicht aus polykristallinen Silizium und einem Sinkristall-Siliziumsubstrat, wobei die Schicht aus polykristallinem Silizium von dem SirJcristall-Siliziumsubstrat duroh sine Isolierschicht getrennt- ist, aussei* bei den genannten Kontaktgebietsn, dadurch gekennzeichnet., dass die polykristallin Silisiusischicht an den Kontakt gebiet en eine angrenzende Spitze aus linkristall-Siliziummaterial enthält, welche das Sinkristall-Siliziumsubstrat kontaktiert, und welche gegenüber dem Silisiumsubstrat eine geneigte Kontur aufweist,
    2, Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Einkristall-Siliziumsubstrat die (1, 0, O)-Orientierung besitzt,
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Sinkristall-Siliziumsubstrat die (1, 1, I)-Orientierung besitzt.
    4, Halbleiteranordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, dass die polykristalline Siliziumschicht zur Herbeiführung des leitfähigen Zustandes dotiert ist.
    5. Halbleiteranordnung nach einem der Ansprüche 1-4, dadurch gekennzeichnet, dass die Isolierschicht aus Siliziumdioxyd besteht.
    - 13 509841/0847
    6. Verfahren zum Ausbilden einer Halbleiteranordnung mit einem räumlich geneigten Kontaktgebiet zwischen einer Schicht aus polykristallinem Silizium und einem Einkristall-Siliziumsubstrat, wobei die Schicht aus polykristallinem Silizium von dem Einkristall-Siliziumsubstrat durch eine Isolierschicht getrennt ist, ausser bei den genannten Kontaktgebieten, nach einem der Ansprüche 1-5, gekennzeichnet durch die folgenden
    Verfahrensschritte:
    Ausbilden einer polykristallinen Siliziumschicht über der Isolierschicht und über Teilen des Einkristall-Siliziumsubstrats, welche durch die Öffnungen in der
    Isolierschicht, welche die Kontaktgebiete begrenzen,
    freiliegen, wobei die polykristalline Siliziumschicht eine angrenzende Spitze aus Einkristall-Siliziummaterial aufweist, wo die polykristalline Siliziumschicht das freigelegte Einkristall-Siliziumsubstrat kontaktiert, und Begrenzen der polykristallinen Schicht durch Maskierung derjenigen Gebiete der polykristallinen Siliziumschicht, welche erhalten bleiben sollen, und Ätzen unerwünschter polykristalliner Siliziumgebiete einschllesslich des Kontaktgebietes mit einem orientierungsselektiven Ätzmittel, welches polykristallines Silizium bevorzugt gegenüber Einkristallsilizium ätzt.
    503841/0847
    Leerseite
DE19752511773 1974-04-01 1975-03-18 Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium. Ceased DE2511773A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/456,499 US3936331A (en) 1974-04-01 1974-04-01 Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon

Publications (1)

Publication Number Publication Date
DE2511773A1 true DE2511773A1 (de) 1975-10-09

Family

ID=23813006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752511773 Ceased DE2511773A1 (de) 1974-04-01 1975-03-18 Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium.

Country Status (6)

Country Link
US (1) US3936331A (de)
JP (1) JPS5847852B2 (de)
CA (1) CA1019468A (de)
DE (1) DE2511773A1 (de)
FR (1) FR2266302A1 (de)
GB (1) GB1470264A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114079A (en) * 1975-03-31 1976-10-07 Fujitsu Ltd Construction of semiconductor memory device
US4305760A (en) * 1978-12-22 1981-12-15 Ncr Corporation Polysilicon-to-substrate contact processing
JPS55153338A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Surface treatment of semiconductor substrate
JPS5638838A (en) * 1979-09-06 1981-04-14 Pioneer Electronic Corp Manufacture of semiconductor device
US4477963A (en) * 1980-12-23 1984-10-23 Gte Laboratories Incorporated Method of fabrication of a low capacitance self-aligned semiconductor electrode structure
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
JPS63198323A (ja) * 1987-02-13 1988-08-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR900005871B1 (ko) * 1987-09-21 1990-08-13 삼성전자 주식회사 반도체 메모리소자의 제조방법
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
US5068707A (en) * 1990-05-02 1991-11-26 Nec Electronics Inc. DRAM memory cell with tapered capacitor electrodes
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5773346A (en) * 1995-12-06 1998-06-30 Micron Technology, Inc. Semiconductor processing method of forming a buried contact
US6436744B1 (en) 2001-03-16 2002-08-20 International Business Machines Corporation Method and structure for creating high density buried contact for use with SOI processes for high performance logic

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768150A (en) * 1970-02-13 1973-10-30 B Sloan Integrated circuit process utilizing orientation dependent silicon etch
US3675319A (en) * 1970-06-29 1972-07-11 Bell Telephone Labor Inc Interconnection of electrical devices
US3761785A (en) * 1971-04-23 1973-09-25 Bell Telephone Labor Inc Methods for making transistor structures
JPS5217995B2 (de) * 1972-02-18 1977-05-19

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007010563A1 (de) * 2007-02-22 2008-08-28 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Selektives Wachstum von polykristallinem siliziumhaltigen Halbleitermaterial auf siliziumhaltiger Halbleiteroberfläche
US8546249B2 (en) 2007-02-22 2013-10-01 IHP GmbH—Innovations for High Performance Selective growth of polycrystalline silicon-containing semiconductor material on a silicon-containing semiconductor surface

Also Published As

Publication number Publication date
US3936331A (en) 1976-02-03
GB1470264A (en) 1977-04-14
JPS50134576A (de) 1975-10-24
FR2266302A1 (de) 1975-10-24
CA1019468A (en) 1977-10-18
JPS5847852B2 (ja) 1983-10-25

Similar Documents

Publication Publication Date Title
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE2511773A1 (de) Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium.
DE69323979T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE3825547C2 (de)
DE2615754C2 (de)
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE19606682C2 (de) Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE4240565C2 (de) Halbleitereinrichtung mit Polysiliziumwiderstandsschicht und Verfahren zur Herstellung der Halbleitereinrichtung
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE2911726A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2826376A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE69020819T2 (de) Verfahren zum Herstellen eines Mesa-MOS-Transistors des Typs SOI.

Legal Events

Date Code Title Description
8141 Disposal/no request for examination
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/90

8131 Rejection