DE19606682C2 - Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung - Google Patents

Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung

Info

Publication number
DE19606682C2
DE19606682C2 DE19606682A DE19606682A DE19606682C2 DE 19606682 C2 DE19606682 C2 DE 19606682C2 DE 19606682 A DE19606682 A DE 19606682A DE 19606682 A DE19606682 A DE 19606682A DE 19606682 C2 DE19606682 C2 DE 19606682C2
Authority
DE
Germany
Prior art keywords
film
oxide film
silicon oxide
nitride film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19606682A
Other languages
English (en)
Other versions
DE19606682A1 (de
Inventor
Kaoru Motonami
Shigeru Shiratake
Hiroshi Matsuo
Yuichi Yokoyama
Kenji Morisawa
Ritsuko Gotoda
Takaaki Murakami
Satoshi Hamamoto
Kenji Yasumura
Yasuyoshi Itoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19606682A1 publication Critical patent/DE19606682A1/de
Application granted granted Critical
Publication of DE19606682C2 publication Critical patent/DE19606682C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Her­ stellung einer solchen Halbleitereinrichtung.
Ein LOCOS (Lokale Oxidation von Silizium)-Verfahren ist als ein herkömmliches Verfahren zum Bilden von Elementisolierbereichen in VLSIs bekannt. Mit Bezug auf die Fig. 24 bis 26 wird im folgenden ein LOCOS-Verfahren beschrieben. Wie in Fig. 24 gezeigt ist, wird zuerst ein Siliziumoxidfilm (SiO2-Film) 2 mit einer Dicke von ca. 30 nm bis ca. 50 nm auf einem Siliziumsubstrat 1 mit z. B. p-artigen Leitungseigenschaften, gebildet. Ein Silizium­ nitridfilm (Si3N4-Film) 3 mit einer Dicke von ca. 50 nm bis ca. 100 nm, der einen Antioxidationsfilm bildet, wird in einem vorbestimmten Bereich auf dem Siliziumoxidfilm 2 gebildet. Unter der Verwendung des Siliziumnitridfilms 3 als Maske wird eine thermische Oxidation zur Bildung eines Feldoxidfilms (Elementisolieroxidfilm) 4 mit einer großen Dicke ausgeführt, wie dies in Fig. 25 gezeigt ist. Anschließend wird der Nitridfilm 3 durch Ätzen entfernt und der Oxidfilm 2 wird entfernt, so daß der in Fig. 26 gezeigte Aufbau gebildet wird.
Die Oxidation zur Bildung des Feldoxidfilms 4 schreitet mit Bezug auf das Siliziumsubstrat 1 nicht nur in einer vertikalen Richtung fort, sondern ebenso in einer parallelen Richtung. Dies ist darauf zurückzuführen, daß ein Siliziumoxidfilm 2 als Basisfilm unter dem Siliziumnitridfilm 3 verwendet wird, der keine ausreichenden Antioxidationseigenschaften aufweist. Aufgrund der Verwendung des Siliziumoxidfilms 2 wird an den Enden des Feldoxidfilms 4 ein so genannter "bird's beak" 4a gebildet, der die höhere Verdichtung von Bauelementen erschwert.
Eine Länge B/B (siehe Fig. 25), die eine Länge des "bird's beak" 4a darstellt, kann als ein Ab­ stand zwischen einem Ende des Nitridfilms 3 von einem Punkt aus, an dem die Dicke des Oxidfilms 2 zu variieren beginnt, dargestellt werden. Die B/B-Länge ist im wesentlichen zu der Filmdicke des Feldoxidfilms 4 proportional. Für die Verdichtung der Einrichtung ist es wün­ schenswert die B/B-Länge zu minimieren. Wenn z. B. ein Aufbau so verkleinert werden soll, daß er einen aktiven Bereich (d. h. Siliziumnitridfilm 3) mit einer Breite von ca. 1 µm oder weniger aufweist, so muß die B/B-Länge von ca. 0.15 bis ca. 0.10 µm betragen. Um eine B/B- Länge von ca. 0.15 bis 0.10 µm zu erreichen, muß jedoch die Dicke des Feldoxidfilms 4 von ca. 100 nm (1000 Å) bis ca. 150 nm (1500 Å) betragen. Eine solche geringe Dicke des Feldoxidfilms 4 verschlechtert jedoch die Eigenschaften der elektrischen Isolierung.
In dem oben beschriebenen Beispiel verschlechtert die Verkleinerung der B/B-Länge die Iso­ liereigenschaften des Feldoxidfilms 4 auf unvorteilhafte Weise. Dementsprechend ist es schwierig die B/B-Länge ausreichend zu verkleinern und gleichzeitig ausreichend Isoliereigen­ schaften beizubehalten.
In dem in Fig. 26 gezeigten Feldoxidfilm 4 tritt zusammen mit der Flachheit seiner oberen Oberfläche das folgende Problem auf θi und tU stellen die Parameter dar, die die obere Flach­ heit des Feldoxidfilms 4 darstellen. Mit Bezug auf die Fig. 27 und 28 werden die Parameter θi und tU im folgenden beschrieben. Ein in Fig. 27 gezeigter Aufbau ist so ausgebildet, daß ein Gateoxidfilm 5 nach dem in Fig. 26 gezeigten Schritt gebildet wird und darüber hinaus eine polykristalline Siliziumschicht 6, die eine Gateelektrode bilden wird, durch ein Niederdruck- CVD-Verfahren gebildet wird. Fig. 28 stellt eine perspektivische Ansicht des in Fig. 26 gezeig­ ten Aufbaus dar.
Es wird auf die Fig. 27 und 28 Bezug genommen. Der Parameter tU stellt eine Dicke bzw. einen Abstand von einer Grundfläche die eine obere Oberfläche des Gateoxidfilms 5 ist, bis zu einer oberen Oberfläche eines dicksten Abschnitts eines Feldoxidfilms 4 dar, und tOX und tG stellen jeweils die Filmdicken des Gateoxidfilms 5 und der polykristallinen Siliziumschicht dar. Der Parameter θi stellt einen Winkel dar, der zwischen der oberen Oberfläche 51 des Gateoxidfilms 5 und einer Tangente 401 an einem gegebenen Punkt 402 in einem Bereich zwischen einem Punkt, an dem die Filmdicke tOX des Gateoxidfilms 5 anzusteigen beginnt und einen Punkt, an welchem der Feldoxidfilm 4 die größte Dicke aufweist, definiert ist.
Die Filmdicke tXG der polykristallinen Siliziumschicht 6, die am "bird's beak" des Feldoxidfilms 4 angeordnet ist, erfüllt die Beziehung tXG = tG/cosθi. Demzufolge erfüllt die Filmdicke die Beziehung tXG < tG. Wird der Gateoxidfilm 5 und die polykristalline Siliziumschicht 6 zum Bil­ den der Gateelektrode bemustert, so muß die polykristalline Siliziumschicht 6 mit einer Dicke pG im aktiven Bereich entfernt werden, während die polykristalline Siliziumschicht 6 mit der Dicke tG auf dem "bird's beak" entfernt wird. Demzufolge wird der aktive Bereich übermäßig geätzt. In diesem Fall, d. h. wenn das Auswahlverhältnis der polykristallinen Siliziumschicht 6 mit Bezug auf den Gateoxidfilm 5 klein ist und der Gateoxidfilm 5 dünn ist, so tritt ein Nachteil derart auf, daß der Gateoxidfilm 5 in dem aktiven Bereich abgeschabt bzw. abgetragen wird. Dies hat das Problem zur Folge, daß die Oberfläche eines Halbleitersubstrats 1 freigelegt und abgeschabt wird. Dies beeinflußt die Einrichtung in nachteiliger Art und Weise.
Wie in Deroux-Dauphin, P. Gonchond, J.-P., Physical and Electrical Characterization of a SILO Isolation Structure, IEEE Transactions on Electron Devices, Vol. ED-32, No. 11, Nov. 1985, S. 2392-2398 beschrieben ist, sind mögliche tu/tg-Werte tu/tg = 0,35 oder 0,6, wogegen θi innerhalb eines Bereiches von 18 ≦ θi ≦ 30 liegen kann. Jedoch sind andere Werte von tu und θi erforderlich, um die obere Flachheit des Feldoxidfilms 4 zu verbessern.
Das Verkleinern der Dicke des Gateoxidfilms 5 ist für die Reduktion der Leistungsversor­ gungsspannung der Halbleitereinrichtung unabdinglich erforderlich. Weiterhin ist es schwierig ein Selektionsverhältnis zu erhöhen. Demzufolge besteht die Notwendigkeit einen Feldoxidfilm 4 mit flachem Aufbau vorzusehen, in welchem θi und tU, wie sie oben beschrieben wurden, minimalisiert werden. Nach den in Fig. 24 bis 26 gezeigten Herstellungverfahren ist es jedoch schwierig, einen Feldoxidfilm 4 mit reduziertem θi und tU und gleichzeitig guter oberer Flach­ heit zu bilden. Demgemäß wird die Oberfläche des Halbleitersubstrats 1 beim Schritt des Ätzens der polykristallinen Siliziumschicht 6 zum Bilden der Gateelektrode abgeschabt bzw geglättet (shaved) und so die Einrichtung, wie bereits beschrieben nachteilig beeinflußt.
Wie zuvor beschrieben, besteht die Schwierigkeit die Länge des "bird's beak" zu reduzieren und gleichzeitig die beabsichtigen Isolierungseigenschaften beizubehalten, da der Silizi­ umoxidfilm 2, der der Oxidation ausgesetzt ist, als Basisfilm unter dem Siliziumoxidnitridfilm 3 verwendet wird. Weiterhin ist eine stabile Verarbeitung der Gateelektrode schwierig, da es schwierig ist die obere Flachheit (θi und tU) des Feldoxidfilms 4 zu verbessern.
Ein Polypuffer-LOCOS-Verfahren ist ein bekanntes Verfahren, durch welches die Länge eines "bird's -beak" (B/B-Länge) reduziert werden kann, während die Verminderung der Isolier­ eigenschaften des Feldoxidfilms 4 verhindert werden. Nach diesem Polypuffer-LOCOS-Ver­ fahren wird ein Oxidfilm auf einem Halbleitersubstrat gebildet und ein polykristalliner Sili­ ziumfilm wird auf dem Oxidfilm gebildet. Ein Nitridfilm wird auf einem vorbestimmten Bereich auf einer oberen Oberfläche der polykristallinen Siliziumschicht gebildet. Bei diesem Verfahren löst sich in der polykristallinen Siliziumschicht eine mechanische Belastung, die bei der Bil­ dung des Feldoxidfilms erzeugt wird, so daß die Dicke des Nitridfilms erhöht werden kann. Demzufolge kann die Länge des "bird's beak" reduziert werden.
Bei diesem Verfahren schließt der Feldoxidfilm 4 einen Abschnitt 10 mit negativen Winkel mit einem Aufbau auf, wie er in Fig. 29 gezeigt ist. Der Abschnitt 10 mit negativen Winkel stellt einen Abschnitt dar, in dem sich θi größer oder gleich 90° ist.
Der Abschnitt 10 mit negativen Winkel verursacht Nachteile derart, daß ein nicht geätzter Ab­ schnitt an dem Abschnitt 10 mit negativen Winkel zurückbleibt, nachdem der Schritt des Ätzens zum Bemustern der polykristallinen Siliziumschicht 6 durchgeführt wurde. Dies kann einen Kurzschluß der Gateelektrode verursachen. Ein Verfahren zum Erzeugen des Abschnitts 10 mit negativen Winkel wird im folgenden mit Bezug auf die Fig. 30 bis 41 beschrieben. Die Fig. 30 bis 41 zeigen einen simulierten Ablauf der Erzeugung des Abschnitts 10 mit negativen Winkel.
Wie in Fig. 30 gezeigt ist, wird ein Siliziumoxidfilm 2 mit einer Dicke von ca. 30 nm (300 Å) bis ca. 50 nm (500 Å) auf z. B. einen p-Typ Siliziumsubstrat 1 gebildet und eine polykristalline Sili­ ziumschicht 7 mit einer Dicke von ca. 50 nm (500 Å) bis ca. 100 nm (1000 Å) wird darauf gebil­ det. Der Siliziumnitridfilm 3 mit einer Dicke von ca. 100 nm (1000 Å) bis ca. 200 nm (2000 Å) wird selektiv auf einem vorbestimmten Bereich auf der polykristallinen Siliziumschicht 7 gebil­ det. Unter Verwendung dieses Siliziumnitridfilms 3 als Maske wird die thermische Oxidation ausgeführt, wobei mit dem zeitlichen Ablauf die in den Fig. 30 bis 41 gezeigten Veränderungen ablaufen.
Mit Bezugnahme auf die Fig. 30 bis 41 ist es nun möglich zu verstehen, daß der Abschnitt 10 mit negativen Winkel aufgrund der Oxidation der polykristallinen Siliziumschicht 7 erzeugt wird, die sich am seitlichen Ende des Siliziumnitridfilms 3 befindet. Nachdem in Fig. 41 gezeig­ ten Schritt wird der Nitridfilm 3, die polykristalline Siliziumschicht 7 und der Gateoxidfilm 2 entfernt und anschließend wird die polykristalline Siliziumschicht 6, die die Gateelektrode bil­ det gebildet, wie dies in Fig. 29 gezeigt ist. In dem Polypuffer-LOCOS-Verfahren, wie es oben beschrieben wurde, wird die polykristalline Siliziumschicht 7 als ein Pufferfilm verwendet, so daß der Abschnitt 10 mit negativen Winkel gebildet wird und wodurch das Problem des Auf­ tretens eines Kurzschlusses in der Gateelektrode auftreten kann.
Als ein weiteres Verfahren zur Reduktion der Länge des "bird's beak" (B/B-Länge) wurde ein Verfahren vorgeschlagen, derart, daß die LOCOS-Oxidation mit einer Zweischichtstruktur ausgeführt wird, die aus einem Siliziumoxidnitrid (SiOxNy)-Film und einem Siliziumnitridfilm Si3N4-Film) gebildet ist. Dies ist in "1987 VLSI Symposium", Seiten 19-20, offenbart. Bei diesem Verfahren wird jedoch ein weißes Band 12, welches aus Nitrid besteht, auf der Ober­ fläche des Substrats gebildet wie dies in Fig. 42 gezeigt ist. Der Grund der Bildung des weißen Bandes bzw. Streifens 12 wird im folgenden beschrieben. Während des Oxidationsverfahrens, wie es in Fig. 42 gezeigt ist, findet die durch die nachfolgende Gleichung (1) dargestellte Reaktion zwischen dem Si3N4 und dem in der Oxidationsatmosphäre enthaltenen Wasser an der Oberfläche des Siliziumnitridfilms 3 am Ende des Feldoxidfilms 4 statt.
Si3N4 + H2O → SiO2 + NH3 (1)
Hierbei wird Ammoniak (NH3) erzeugt und bewegt sich durch den Feldoxidfilm 4 zu der Ober­ fläche des Siliziumsubstrats unter dem Siliziumnitridfilm (SiOxNy) 31, der sich unter dem Sili­ ziumnitridfilm 3 befindet. An der Oberfläche des Siliziumsubstrats reagiert das Ammoniak mit dem Silizium und erzeugt Nitrid, d. h. den weißen Streifen 12. Da in diesem Fall der weiße Streifen 12 mit Siliziumoxidnitridfilm 31 bedeckt ist, wird es nicht durch das Ätzen zum Ent­ fernen des Siliziumnitridfilms 3 entfernt. Der weiße Streifen 12 wird ebenfalls nicht durch das Ätzen zum Entfernen des Siliziumoxidnitridfilms 31 entfernt.
Demzufolge tritt in einem späteren Schritt der Bildung des Gateoxidfilms auf der Oberfläche des Siliziumsubstrats ein Problem auf, insbesondere kann ein stabiler Gateoxidfilm nicht gebil­ det wird, da der weiße Streifen 12 die Oxidation beeinträchtigt. In Fig. 43 ist ein Aufbau nach dem Entfernen des Siliziumnitridfilms 3 und des Siliziumoxidnitridfilms 31 gezeigt. Bei dem Verfahren zum Durchführen der LOCOS-Oxidation mit der aus dem Siliziumoxidnitridfilm 31 und dem Siliziumnitridfilm 3 gebildeten Zweischichtstruktur, wie sie oben beschrieben wurde, wird der weiße Streifen 12 gebildet, wodurch der Gateoxidfilm des MOSFET nicht einheitlich gebildet werden kann.
Der zuvor beschriebenen "1987" VLSI Symposium", Seiten 19-20 zufolge, wird ein Verfahren angewendet, bei dem das Zurückätzen nach der Bildung des Siliziumoxidfilms auf der gesam­ ten Oberfläche des Feldoxidfilms zur Verbesserung der oberen Flachheit des Feldoxidfilms durchgeführt wird. Bei diesem Verfahren entsteht der Nachteil, daß das Ende des Feldoxid­ films beim Schritt des Zurücksetzens tief ausgehöhlt wird. Der Grund hierfür ist der folgende. Da sich die Belastung bzw. Spannungen an dem Ende des Feldoxidfilms häufen, wird das Ende schneller als die anderen Abschnitte geätzt. Demzufolge schreitet das Ätzen der Enden des Feldoxidfilms schneller voran, als das der anderen Abschnitte, wodurch eine tiefe Aushöhlung entsteht. Als Ergebnis hiervon ist es tatsächlich sehr schwierig die obere Flachheit des Feldoxidfilms zu verbessern.
Obwohl verschiedene Verfahren zur Verringerung der Länge des "bird's beak" und der Ver­ besserung der oberen Flachheit des Feldoxidfilms vorgeschlagen wurden, wie dies oben be­ schrieben wurde, treten bei allen oben genannten Verfahren die oben genannten Probleme auf.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitereinrichtung mit einem Aufbau mit einem elementisolierenden Oxidfilm vorzusehen, der eine gute obere Flachheit aufweist und ein Verfahren zur Herstellung einer solchen Halbleitereinrichtung anzugeben.
Diese Aufgabe wird durch eine Halbleitereinrichtung nach Anspruch 1 oder ein Verfahren nach Anspruch 6, 12, 13 oder 14 gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Ein Vorteil der Erfindung besteht darin, daß eine Halbleitereinrichtung vorgesehen wird, die einen Aufbau mit einem Elementisolationsoxidfilm aufweist, der die Einrichtungseigenschaften nicht nachteilig beeinflußt. Ein weiterer Vorteil der Erfindung besteht darin, daß ein Verfahren zum Herstellen einer Halbleitereinrichtung angegeben wird, die die einfache Herstellung eines Elementisolationsoxidfilms gewährleistet, der eine gute obere Flachheit aufweist und in dem birds beaks reduziert sind.
Die Halbleitereinrichtung nach der obigen Ausgestaltung verbessert die obere Flachheit des Elementisolationsoxidfilms im Vergleich zu den in der Beschreibungseinleitung genannten Bei­ spielen. Demzufolge verbleibt ein nicht geätzter Abschnitt nicht in einem späteren Ätzschritt zur Bemusterung der Gateelektrode, die auf dem Elementisolationsoxidfilm gebildet wird. Hierdurch wird der Kurzschluß einer Gateelektrode verhindert. Da der Elementisolationsfilm die verbesserte Flachheit aufweist kann die Quantität des Überätzens in einem aktiven Bereich beim Schritt des Bemusterns der Gateelektrode verhindert werden. Dies verhindert das Ab­ tragen des gateisolierenden Films und der darunterliegenden Substratoberfläche.
Nach einem Verfahren zur Herstellung einer Halbleitereinrichtung nach einer weiteren Ausge­ staltung wird ein Siliziumoxidfilm auf einem Halbleitersubstrat gebildet. Ein Siliziumoxid­ nitridfilm wird auf dem Siliziumoxidfilm gebildet. Ein Siliziumnitridfilm wird auf dem Sili­ ziumoxidnitridfilm gebildet. Der Siliziumnitridfilm, der Siliziumoxidnitridfilm und der Silizi­ umoxidfilm wird zum Bemustern geätzt. Das Ätzen wird auf einer Oberfläche des Halbleiter­ substrats durchgeführt, die durch die Bemusterung zur Bildung einer konkaven Ausführung einer Oberfläche des Halbleitersubstrats freigelegt ist. Die konkave Höhlung im Halbleiter­ subustrat wird selektiv zur Bildung eines Elementisolationsoxidfilms geätzt.
Beim Verfahren zum Herstellen der Halbleitereinrichtung nach der obigen Ausgestaltung wer­ den drei Schichten, d. h. der Siliziumoxidfilm, der Siliziumoxidnitridfilm und der Silizium­ nitridfilm aufeinanderfolgend auf dem Halbleitersubstrat gebildet und anschließend wird der Elementisolationsoxidfilm unter Verwendung der Dreischichtstruktur gebildet, so daß der Sili­ ziumnitridfilm von dem Halbleitersubstrat durch einen größeren Abstand getrennt ist, als dies in dem in der Beschreibungseinleitung genannten Beispiel der Fall ist, in dem der Elementisola­ tionsoxidfilm unter Verwendung der Zweischichtstruktur aus dem Siliziumoxidnitridfilm und dem Siliziumnitridfilm gebildet ist. Demzufolge tritt das sogenannte weißer Streifen Phänomen, d. h. die Bildung eines Nitrats auf der Substratoberfläche effektiv nicht mehr auf und demzu­ folge wird der Gateoxidfilm einheitlich gebildet. Nach der Bildung der konkaven Höhlung auf der Oberfläche des Halbleitersubstrats wird die konkave Höhlung selektiv zum Bilden des Elementisolationsoxidfilms oxidiert, so daß die obere Flachheit des Elementisolieroxidfilms im Vergleich zu dem in der Beschreibungseinleitung genannten Beispielen verbessert wird. Des weiteren wird aufgrund der konkaven Höhlung der untere Abschnitt des Elementisola­ tionsoxidfilms in dem Halbleitersubstrat an einer tieferen Position angeordnet, als dies in dem in der Beschreibungseinleitung genannten Beispiel der Fall ist, so daß die Isolationseigenschaf­ ten verbessert werden, während die verbesserte obere Flachheit des Elementisolationsoxidfilms beibehalten wird. Da der Siliziumoxidnitridfilm, d. h. die Zwischenschicht, die Belastung, die beim Bilden des Elementisolationsoxidfilms auftritt, vermindert, kann die Dicke des Nitridfilms an der oberen Position vergrößert werden. Demzufolge kann die Länge des bird's beak redu­ ziert werden. Da der Siliziumoxidnitridfilm mit Antioxidationseigenschaften als Zwischen­ schicht verwendet wird, ist es möglich das Auftreten eines Abschnitts mit negativen Winkel zu verhindern, welcher in dem in der Beschreibungseinleitung genannten Beispiel ein Problem verursacht.
Weitere Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Be­ schreibung von Ausführungsbeispielen anhand der Figuren.
Von den Figuren zeigen
Fig. 1 einen Plan, der eine Halbleitereinrichtung nach einer Ausführungsform der Erfindung zeigt;
Fig. 2 einen Querschnitt der Halbleitereinrichtung entlang der Linie 100-100 in Fig. 1;
Fig. 3 einen Querschnitt, der die Optimierung des Parameters der oberen Flachheit tU zeigt;
Fig. 4 einen Querschnitt, der eine Halbleitereinrichtung mit einem Aufbau zeigt, der die erforderlichen Bedingungen der oberen Flachheitsparameter θi und tU zeigt;
Fig. 5 schematisch eine Elektronenkonzentrationsverteilung wie sie unmittelbar unter einer Gatelektrode auftritt, wenn 5.0 V an eine Gateelektrode in einem Aufbau mit einem Gateoxidfilm der in Fig. 2 gezeigten Ausführungsform angelegt werden;
Fig. 6 schematisch eine Elektronenkonzentrationsverteilung unmittelbar unter einer Gateelektrode in dem Fall, in dem 5.0 V an eine Gateelektrode in einem Aufbau mit einem Feldoxidfilm mit θj = 90° angelegt werden;
Fig. 7 eine Beziehung zwischen θj und einer Schwellenspannung Vth,;
Fig. 8 bis 11 Querschnitte, die einen Herstellungvorgang eines Aufbaus der in Fig. 2 gezeigten Ausführungsform der Erfindung zeigen,
Fig. 12 eine Beziehung zwischen einer Menge der elektrischen Ladungen, die zu einem Durchbruch der Isolation führen und den akumolativen prozentualen Defekten für die Fälle, in denen eine Dreischicht-Struktur, wie sie in Fig. 8 gezeigt ist, einen Siliziumoxidfilm aufweist oder einen Siliziumoxidfilm nicht aufweist;
Fig. 13 einen Querschnitt, der einen Bereich der zulässigen θsi in dem in Fig. 9 gezeigten Schritt zeigt;
Fig. 14 eine Beziehung zwischen θsi und θi;
Fig. 15 einen Querschnitt, der ein bevorzugtes Beispiel eines Aufbaus einer Verbindung 1c bei dem in Fig. 9 gezeigten Schritt zeigt;
Fig. 16 eine Beziehung zwischen einer in Sperrichtung angelegten Spannung und einem Übergangsleckstrom für die Fälle, in denen die Verbindung quadratisch oder kreisförmig ist;
Fig. 17 bis 19 Querschnitte, die ein erstes bis drittes Beispiel eines weiteren Herstellungsverfahrens zur Bildung des Aufbaus der Ausführungsform zeigen, wie sie in Fig. 2 gezeigt ist;
Fig. 20 bis 23 Querschnitte, die ein erstes bis viertes Beispiel eines Herstellungsverfahrens zur Bildung einer Kanalstoppschicht in einem LOCOS-Aufbau der Erfindung zeigen;
Fig. 24 bis 27 Querschnitte, die ein Verfahren zur Herstellung einer Halbleitereinrichtung zeigen;
Fig. 28 eine perspektivische Ansicht einer LOCOS-Struktur,
Fig. 29 einen Querschnittsabschnitt, der einen LOCOS-Aufbau mit einem Abschnitt mit einem negativen Winkel zeigt;
Fig. 30 bis 41 Querschnitte, die einen simulierten Vorgang des Bildens eines Feldoxidfilms durch ein herkömmliches Polypuffer-LOCOS-Verfahren zeigen;
Fig. 42 einen Querschnitt, der einen Vorgang der Herstellung eines Feldoxidfilms unter Verwendung einer Zweischicht-Struktur zeigen; und
Fig. 43 einen Querschnittsabschnitt, der einen Nachteil zeigt, der durch die Bildung des Feldoxidfilms unter Verwendung des Films mit der Zweischichtstruktur zeigt.
Es wird auf die Fig. 1 und 2 Bezug genommen. Eine Ausführungsform der Erfindung schließt einen Feldoxidfilm 4 ein, der auf einem p-Typ Siliziumsubstrat 1 zur Isolation der Bauelemente gebildet ist. Ein Gateoxidfilm 5 wird kontinuierlich bis zu den Enden des Feldoxidfilms 4 gebil­ det. Eine polykristalline Siliziumschicht 6, die eine Gateelektrode bildet, erstreckt sich über den Gateoxidfilm 5 und den Feldoxidfilm 4.
Hierbei stellt tU eine Länge bis zu der oberen Oberfläche des dicksten Abschnitts des Feldoxidfilms 4 von einer Grundfläche dar, die die obere Oberfläche des Gateoxidfilms 5 dar­ stellt und tD stellt eine Länge von einer unteren Oberfläche des dicksten Abschnitts des Feldoxidfilms 4 von einer Grundfläche dar, die eine untere Oberfläche des Gateoxidfilms 5 ist. Der Parameter tOX stellt eine Filmdicke des Gateoxidfilms 5 dar und tG stellt eine Filmdicke der aufgebrachten polykristallinen Siliziumschicht 6 dar. Der Parameter θi stellt einen spitzen Win­ kel dar, der zwischen der oberen Oberfläche des Gateoxidfilms 5 und einer Tangente an einem gegebenen Punkt (d. h. ein gegebener Punkt, der in der oberen Oberfläche 8a des bird's beak 4a enthalten ist) in einem Bereich zwischen einem Punkt 5a an welchem die Filmdicke tOX des Gateoxidfilms 5 anzusteigen beginnt, und einen Punkt, an dem der Feldoxidfilm 4 die größte Dicke aufweist, definiert ist. Der Parameter tXG stellt eine Filmdicke einer polykristallinen Sili­ ziumschicht 6 dar, die oberhalb des bird's beak 4a des Feldoxidfilms 4 angeordnet ist.
Mit Bezug auf die Fig. 1 und 2 wird die Optimierung der Parameter der oberen Flachheit (θi und tu) des Feldoxidfilms 4 im folgenden beschrieben. Diese Parameter werden im folgenden einzeln beschrieben. Fig. 3 stellt einen Querschnitt zur Diskussion des Parameters tU von den oben erwähnten oberen Flachheitsparametern dar. Wie in Fig. 3 gezeigt ist erstreckt sich der bird's beak 4a des Feldoxidfilms 4 in diesem Aufbau im wesentlichen senkrecht zu der oberen und unteren Oberfläche des Gateoxidfilms 5. Die folgende Gleichung (2) drückt eine Bezie­ hung zwischen einer Filmdicke tXXG der polykristallinen Siliziumschicht 6, die am bird's beak 4a angeordnet ist, der Filmdicke tG der aufgebrachten polykristallinen Siliziumschicht 6 und der Höhe tU von der oberen Oberfläche des Gateoxidfilms 5 bis zu der oberen Oberfläche des dicksten Abschnitts des Feldoxidfilms 4 aus.
tXXG = tG + tU (2)
Unter der Annahme, daß Rg eine Ätzrate zum Zeitpunkt der Verarbeitung der polykristallinen Siliziumschicht 6 darstellt und das ROX eine Ätzrate des Gateoxidfilms 5 zum gleichen Zeit­ punkt darstellt, ergibt sich das Selektionsverhältnis R zwischen der polykristallinen Silizium­ schicht 6 und dem Gateoxidfilm 5, das bei der Verarbeitung der polykristallinen Siliziumschicht 6 gefunden wird, durch die folgende Gleichung (3):
R = RG/ROX (3)
Bei den derzeitigen Ätztechniken befindet sich das Selektionsverhältnis R ungefähr in dem Bereich zwischen 10 und 30. Aufgrund dieses Verhältnisses kann die Zeit, die zum Ätzen der polykristallinen Siliziumschicht 6 zur Bildung der Gateelektrode nötig ist durch die folgende Gleichung (4) ausgedrückt werden:
T = tXXG(1 + α)/RG, (4)
wobei α eine Überätzquantität beim Bearbeiten der polykristallinen Siliziumschicht 6 darstellt und im wesentlichen so gewählt wird, daß eine Beziehung 0.1 ≦ α ≦ 0.4 erfüllt ist. Bei der Verar­ beitung der polykristallinen Siliziumschicht 6 ist es erforderlich, daß der Gateoxidfilm 5 nicht vollständig während der Ätzzeit entfernt werden darf. Würde der Gateoxidfilm vollständig entfernt werden, so würde die Oberfläche des p-Siliziumsubstrats 1 freigelegt werden. Wenn freigelegt, würde die Oberfläche des p-Siliziumsubstrats 1 geätzt werden, so daß die Ober­ flächen des p-Siliziumsubstrats 1 ausgehöhlt werden würde. Dies verschlechtert die Zuverläs­ sigkeit eines, in einem späteren Schritt zu bildenden MOSFET. Die Bedingungen, die zum Verhindern des vollständigen Entfernens des Gateoxidfilms 5 innerhalb der Ätzzeit erforderlich sind, werden durch die folgende Gleichung (5) ausgedrückt:
(T - tG/RG) . ROX ≦ tOX (5)
Die folgende Gleichung (6) wird durch die Entwicklung der Gleichung (5) mit den Gleichun­ gen (2), (3) und (4) erhalten:
tU ≦ (R . tOX/tG - α) . tG/(1 + α) (6)
Da sich R im wesentlichen in einem Bereich zwischen 10 bis 30 und tOX/tG im wesentlichen in einem Bereich von 0.1 bis 0.3 befindet, wird die folgende Gleichung (7) erhalten:
R . tOX/tG ≅ 1 (7)
Durch das Einsetzen der Gleichung (7) in (6) wird die folgende Gleichung (8) erhalten:
tU ≦ (1 - α) . tG/(1 + α) (8)
Die folgende Gleichung (8) kann in folgende Gleichung (9) umgeschrieben werden:
tU ≦ k . tG (9)
Aus der Gleichung (9) ergibt sich, daß die Länge tU von der oberen Oberfläche des Gateoxid­ films 5 bis zur oberen Oberfläche des dicksten Abschnittes des Feldoxidfilms 4 durch die Filmdicke tG der abgeschiedenen polykristallinen Siliziumschicht 6 definiert ist. Bei der Ände­ rung von α ändert sich der Wert von k wie dies in der folgenden Tabelle 1 gezeigt ist.
Tabelle 1
Aus Tabelle 1 ist ersichtlich, daß tU, das einen der Parameter der oberen Flachheit des Feldoxidfilms 4 darstellt, nicht größer als das 0,82 fache des Wertes von tG sein darf.
Mit Bezug auf Fig. 2 wird der Parameter θi, der einen der Parameter der oberen Flachheit des Feldoxidfilms 4 darstellt, im folgenden beschrieben. Die Filmdicke tXG, der am bird's beak 4a des Feldoxidfilms 4 angeordneten polykristallinen Siliziumschicht 6 kann durch die Filmdicke tG der abgeschiedenen polykristallinen Siliziumschicht 6 genauso wie durch den Winkel θi be­ schrieben werden, der zwischen der oberen Oberfläche des Gateoxidfilms 5 und einer Tangente an einem gegebenen Punkt an einer oberen Oberfläche des Feldoxidfilms 4 definiert ist, und kann insbesondere durch die folgende Gleichung (10) ausgedrückt werden:
tXG = tG/cosθi (10)
Eine Gleichung, die Gleichung (4) entspricht, wird durch die folgende Gleichung (11) ausge­ drückt:
T = tXG(1 + α)/RG (11)
Durch das Einfügen dieser Gleichung (11) in die Gleichung (5) und durch die Entwicklung derselben kann die folgende Gleichung (12) erhalten werden:
(1 + α)/cosθi - 1 ≦ R . tOX/tG (12)
Durch das Einsetzen der Gleichung (7) in die Gleichung (12) kann die folgende Gleichung (13) erhalten werden:
cosθi ≧ (1 + α)/2 (13)
Diese Gleichung (13) kann in folgende Gleichung (14) umgewandelt werden:
0 < θi ≦ cos-1{(1 + α)/2)} (14)
Aus der Gleichung (14) ergibt sich, daß θi durch einen Wert α definiert ist, der die Überätz­ menge beim Verarbeiten der polykristallinen Siliziumschicht 6 darstellt. Die folgende Tabelle 2 gibt Werte von θi entsprechend verschiedener Werte von α wieder.
Tabelle 2
Wie in Tabelle 2 gezeigt ist, darf θi an jedem Punkt der oberen Oberfläche des Feldoxidfilms 4 nicht größer als 56.6° sein, und zwar unabhängig von der Filmdicke der polykristallinen Sili­ ziumschicht 6.
Der obigen Diskussion kann entnommen werden, daß sich θi und tU in Bereichen befinden müssen, die durch die folgende Gleichung (15) ausgedrückt werden:
{θi, tU|0 ≦ θi ≦ 56.6°, 0 ≦ tU ≦ 0.82tG} (15)
Wenn die Bedingungen, die durch die Gleichung (15) definiert sind, erfüllt sind, so kann der Feldoxidfilm 4 einen Aufbau der oberen Oberfläche aufweisen, wie dies in Fig. 4 gezeigt ist. In dem in Fig. 4 gezeigten Aufbau weist die obere Oberfläche 8a des bird's beak 4a des Feldoxidfilms 4 einen stufenförmigen Abschnitt auf. Obwohl ein solcher stufenförmiger Ab­ schnitt auftritt, sind die Bedingungen, die durch die Gleichung (15) definiert sind, erfüllt, wenn sich der Winkel θi, der zwischen der oberen Oberfläche des Gateoxidfilms 5 und einer Tagente an einem gegebenen Punkt der oberen Oberfläche 8a des bird's beak 4a definiert ist, innerhalb eines Bereiches von 0° bis 56.6° befindet. Wenn die oben genannten Bedingungen erfüllt sind, so wird der Gateoxidfilm 5 nicht vollständig durch das Überätzen beim Schritt der Bemuste­ rung der polykristallinen Siliziumschicht 6 entfernt. Demzufolge wird die Oberfläche des Sili­ ziumsubstrats 1 nicht abgetragen und die Zuverlässigkeit der Einrichtung wird nicht in nach­ teiliger Weise beeinflußt.
Anschließend wird ein Aufbau des Feldoxidfilms 4, in welchem ein Effekt eines in Sperrichtung geschalteten engen Kanals nicht auftritt, im folgenden beschrieben. Zuerst wird der Effekt des reversen engen Kanals im folgenden beschrieben. Im allgemeinen tritt ein Effekt eines engen Kanals, bei dem eine Schwellenspannung gemäß der Reduktion einer Kanalbreite ansteigt, in einen MOS-Transistor auf Würde die Länge des bird's beak nur so reduziert werden, daß ein Ende des bird's beak senkrecht zur Substratoberfläche gebildet wird, so wäre es wahrscheinlich, daß in der Richtung der Kanalbreite des MOS-Transistors eine invertierte Schicht des MOS- Transistors auftritt. Dies würde die Schwellenspannung verringern. Die Schwellenspannung würde bei der Verkleinerung der Kanalweite in einem höheren Ausmaß abnehmen. Dieses Phä­ nomen wird der Effekt des reversivenen engen Kanals genannt (reverse narrow channel effect).
In dieser Ausführungsform verwendet der Feldoxidfilm 5 die in Fig. 2 gezeigte untere Oberflä­ chenstruktur zum Verhindern des umgekehrten (invertierten) engen Kanals. Insbesondere gibt es zwischen der unteren Oberfläche des bird's beak 4a und der unteren Oberfläche des anderen Abschnittes 4b einen diskontinuierlichen Punkt 1f. Die folgende Simulation wurde mit ver­ schiedenen Werten des Winkels θj zwischen der unteren Oberfläche des bird's beak 4a und der unteren Oberfläche des Gateoxidfilms 5 durchgeführt. Fig. 5 und 6 zeigen Verteilungen der Elektronenkonzentration, die sich unmittelbar unter der Gateelektrode ergeben, an die 5.0 V angelegt waren. Die Zahlen in diesen Figuren stellen die Konzentrationen der induzierten Elektronen dar, und z. B. 15.5 bedeutet 1.0E15.5 cm-3. Fig. 5 zeigt ein Ergebnis einer Simula­ tion, die für den Feldoxidfilm 4 mit einem Aufbau durchgeführt wurde, der ähnlich dem der in Fig. 2 gezeigten Ausführungsform ist. Fig. 6 zeigt ein Ergebnis der Simulation für einen Auf­ bau, in dem θj gleich 0° oder 90° ist.
Nach dem Aufbau des Feldoxidfilms 4 der in Fig. 5 gezeigten Ausführungsform kann gesehen werden, daß die Elektronenkonzentration niedrig ist und demzufolge die Bildung einer inver­ tierten Schicht an den Kanten 1e des Feldoxidfilms 4 in der Kanalbreitenrichtung des MOS- Transistors im Vergleich mit dem in Fig. 6 gezeigten Aufbau unterdrückt wird. Demzufolge ist es verständlich, daß die LOCOS-Struktur dieser Ausführungsform die Reduktion der Schwel­ lenspannung unterdrücken kann. Als Ergebnis hiervon kann der Effekt des invertierten Innen­ kanals verhindert werden. Bei der in Fig. 6 gezeigten Struktur, in der kein bird's beak vorge­ sehen ist, ist die Elektronenkonzentration hoch und demzufolge ist es wahrscheinlich, daß an der Kante 1e des Feldoxidfilms 4 eine invertierte Schicht gebildet wird. Als Ergebnis hiervon ist wahrscheinlich, daß die Schwellenspannung sinkt. Diese Tendenz wird dann von Bedeu­ tung, wenn sich die Kanalbreite verringert, so daß der Effekt des invertierten engeren Kanals mit höherer Wahrscheinlichkeit auftritt.
Demzufolge ist die in Fig. 6 gezeigte Struktur, in der kein bird's beak 4a vorgesehen ist, nicht angemessen. Es ist wichtig, daß die Länge des bird's beak verringern wird und hierdurch die in Fig. 5 gezeigte Optimierung erreicht wird.
Des weiteren ist es wünschenswert, daß ein spitzer Winkel θj zwischen dem bird's beak 4a und der unteren Oberfläche des Gateoxidfilms 5 in einem Bereich 0 < θj ≦ 45° liegt. Der Grund dafür wird im folgenden mit Bezug auf Fig. 7 beschrieben. In Fig. 7 stellt die Abszisse 100/θj dar und die Ordinate zeigt die Schwellenspannung Vth bei eitler Kanalweite W von 1.0 µm an. Die er­ rechnete grundlegende Einrichtung weist eine Schwellenspannung Vth von 0.35 V auf. Wenn eine Reduktion von Vth um 5% erlaubt ist, so ist es wünschenswert, daß θj nicht größer als 45° wird. Wenn insbesondere Vth ist gleich 0.35 V um 5% verkleinert wird, so ist Vth nahezu 0.333 V. In diesem Fall ist 100/θj gleich 2.22. Wenn mit diesen Werten gerechnet wird, so er­ gibt sich θj zu nahezu 45°. Demzufolge ist es wünschenswert, daß sich θj in einem Bereich befindet, der zwischen 0 < θj ≦ 45° definiert ist, um die Veränderung der Schwellenspannung innerhalb 5% einzustellen.
Im folgenden wird nun ein Verfahren zum Herstellen des Feldoxidfilms in der Halbleitereinrich­ tung der in den Fig. 1 und 2 gezeigten Ausführungsformen beschrieben.
Es wird zuerst auf Fig. 8 Bezug genommen. Die Oberfläche des p-Siliziumsubstrats 1 wird thermisch oxidiert oder mit Wasserstoffperoxid (H2O2) zum Bilden eines Siliziumoxidfilms (SiO2) 21 mit einer Dicke von ca. 1 nm bis ca. 10 nm gebildet. Auf dem Sili­ ziumoxidfilm 21 wird ein Siliziumoxidnitridfilm (SiOxNy-Film) 22 mit einer Dicke, die zwei bis acht mal so groß ist wie die des Siliziumoxidfilms 21, durch ein Niederdruck-CVD-Verfahren gebildet. Auf dem Siliziumoxidnitidfilm 22 wird ein Siliziumnitridfilm (Si3N4-Film) 3 mit einer Filmdicke, die zwei bis acht mal so groß ist wie die des Siliziumoxidnitridfilms 22, durch ein Niederdruck-CVD-Verfahren gebildet. Auf diese Weise wird eine Maske mit einer dreischich­ tigen Struktur gebildet.
Ein (nicht gezeigter) Photoresist wird selektiv auf einem vorbestimmten Abschnitt des Sili­ ziumnitridfilms 3 gebildet und anisotropes Ätzen wird unter Verwendung dieses Photoresists als Maske ausgeführt. Hierdurch werden der Siliziumnitridfilm 3, der Siliziumoxidnitridfilm 22 und der Siliziumoxidfilm 21 wie in Fig. 9 gezeigt bemustert. Der Siliziumnitridfilm 3, der Sili­ ziumoxidnitridfilm 22 und der Siliziumoxidfilm 21, die so bemustert wurden, weisen Endober­ flächen 3a, 22a und 21a auf. Im Anschluß an diese Bemusterung wird die Oberfläche des Substrats 1 selektiv geätzt und hierdurch eine vorbestimmte Dicke entfernt, so daß eine neue Substratoberfläche 1b gebildet wird. Eine neue Verbindung 1c wird zwischen der Endober­ fläche 1a und der neuen Substratoberfläche 1b gebildet. Anschließend wird der Photoresist entfernt. Die Filmdicke (d. h. Ausnehmungsmenge) um die das Siliziumsubstrat 1 entfernt wurde, wird in Übereinstimmung mit der Filmdicke des Feldoxidfilms 4 gewählt der später zu bilden ist und mit der Filmdicke der Gateelektrodenschicht gewählt und insbesondere so ge­ wählt, daß er sich in einem Bereich befindet, der durch Gleichung (15) festgelegt ist.
Anschließend wird unter Verwendung des Siliziumnitridfilms 3 als Maske eine thermische Oxi­ dation an den Endoberflächen 22a, 21a und 1a so wie an der Substratoberfläche 1b und der Verbindung 1c ausgeführt. Hierdurch wird der Feldoxidfilm 4 gebildet, wie dies in Fig. 10 ge­ zeigt ist. Anschließend wird der Siliziumnitridfilm 3 durch Naßätzen mit Phosphorsäure (H3PO4) entfernt. Durch das Naßätzen mit HF-Lösung werden der Siliziumoxidnitridfilm 22 und der Siliziumoxidfilm 21 kontinuierlich entfernt. Hierdurch wird die in Fig. 11 gezeigte Struktur gebildet. Anschließend wird die geplante Halbleitereinrichtung durch die gleichen Schritte vollendet, wie sie im allgemeinen für eine herkömmliche Halbleitereinrichtung wie z. B. eine MOSLSI verwendet werden, fertiggestellt.
Im folgenden wird nun eine Beschreibung eines Vorteils der Anwendung der Dreischichtstruk­ tur mit dem Siliziumnitridfilm 3, dem Siliziumnitridoxidfilm 22 und dem Siliziumoxidfilm 21 beschrieben. Nach dem in Fig. 11 gezeigten Schritt wurde der in dem MOSFET verwendete Gateoxidfilm (mit einer Filmdicke tOX ist gleich 12 nm) durch ein Konstantstrombelastungsver­ fahren ausgewertet (CCS-Auswertung). Das Ergebnis hiervon ist in Fig. 12 gezeigt. Diese Auswertung wurde bei Raumtemperatur mit einer Belastung von 0.2 A/cm2 durchgeführt. Wie in Fig. 12 gezeigt ist, stellen die Daten einen Vergleich zwischen dem Aufbau mit dem Sili­ ziumoxidfilm 21 und dem Aufbau dar, in dem kein Siliziumoxidfilm vorgesehen ist. Die Ordi­ nate zeigt die akkumulierten prozentualen Defekte an und die Abszisse gibt die Menge der elektrischen Ladungen pro Fläche an, die zu einem Durchbruch der Isolation führen. Von den Daten ist es offensichtlich, daß die Zuverlässigkeit des Gateoxidfilms in dem Aufbau, in dem ein Siliziumoxidfilm 21 vorgesehen ist, höher ist als in dem Aufbau, der nicht mit einem solchen Oxidfilm versehen ist. Hiervon wird klar, daß der Aufbau mit einem Siliziumnitridfilm 3, Siliziumoxidnitridfilm 22 und Siliziumoxidfilm 21 die Zuverlässigkeit des Gateoxidfilms, der später zu bilden ist, verbessern kann, wenn dies mit der Zweischichtstruktur verglichen wird, die einen Siliziumnitridfilm 3 und einen Siliziumoxidnitridfilm 22 aufweisen. Dies beruht auf der Tatsache, daß der in den Fig. 42 und 43 gezeigte weiße Streifen 12 in der Zwei­ schichtstruktur mit dem Siliziumnitridfilm und dem Siliziumoxidnitridfilm gebildet wird.
Obwohl die Dreischichtstruktur die Zuverlässigkeit des Gateoxidfilms verbessern kann, kann sie ein Problem in Verbindung mit einer Zusammensetzung (Refraktivität) des Siliziumoxid­ nitridfilms (SiON-Film) verursachen. Wenn die Zusammensetzung des SiON-Films 22 nahe der Zusammensetzung des SiN-Films 3 ist, so wäre die Bildung des weißen Streifens 12, der in Fig. 43 gezeigt ist, wahrscheinlicher. Wenn dagegen die Zusammensetzung des SiON-Films 22 nahe der Zusammensetzung des SiO2-Films 22 ist, so würden Anti-Oxidationseigenschaften verschlechtert werden und demzufolge würde der bird's beak in einem größeren Ausmaß wachsen. Demzufolge ist es wünschenswert, daß die Zusammensetzung des SiON-Films 22 so ausgewählt wird, daß seine Refraktivität (refractivity) n in einem Bereich von 1.47 bis 1.70 gewählt wird.
Es ist ferner wünschenswert die Filmdicke des Siliziumoxidfilms 21 in Fig. 8 im Hinblick auf die Verringerung der Länge des bird's beaks zu minimieren. So muß z. B. in den Halbleiterein­ richtungen, deren Designregeln sich auf dem 0.5 µm-Pegel befinden, die bird's beak Länge klei­ ner als 0.1 µm sein. In diesem Fall muß sich die Filmdicke des Siliziumoxidfilms 21 im wesent­ lichen in einem Bereich von 1 nm (10 Å) bis 10 nm (100 Å) befinden. Um die oben erwähnte Länge des bird's beak zu erreichen, muß die Filmdicke des Siliziumoxidnitridfilms 22 zwei bis acht mal so groß sein wie die des Siliziumoxidfilms 21 und die Filmdicke des Siliziumnitrid­ films 3 muß 2 bis 8 mal so groß sein wie die des Siliziumoxidnitridfilms 22.
Im folgenden wird ein Winkel θsi diskutiert, der zwischen den Substratoberflächen 1a und 1b an der in Fig. 9 gezeigten Stufe festgelegt ist. Ein erforderlicher Minimalwert von θsi wird zu­ erst mit Bezug auf die Fig. 13 und 14 erläutert. Fig. 14 zeigt eine Beziehung zwischen θsi und qi. Um die Bedingung zu erfüllen, daß θi in der Gleichung (15) nicht größer als 56.6° ist, muß θsi 40° oder mehr betragen.
An der in Fig. 9 gezeigten Stufe ist es demzufolge wünschenswert, daß die Verbindung 1c zwi­ schen dem Substratoberflächen 1a und 1b einen runden Abschnitt oder eine Form aufweisen (die keinen angewinkelten Abschnitt aufweist), wie dies in Fig. 15 gezeigt ist. Fig. 16 zeigt eine Beziehung zwischen einer Sperrspannung (invertierten Spannung bzw. in Sperrichtung ange­ legten Spannung) und einem Übergangsleckstrom für den Fall, in dem die Verbindung 1c einen quadratischen Abschnitt aufweist und für den Fall, in dem sie einen runden Abschnitt aufweist. Wie in Fig. 16 gezeigt ist, verursacht der runde Abschnitt ohne den quadratischen Abschnitt weniger Übergangsleckstrom. Demzufolge ist es wünschenswert, daß die Verbindung 1c einen runden Querschnitt aufweist, wie dies in Fig. 15 gezeigt ist. Der Aufbau der Verbindung 1c, die in den Fig. 13 und 15 gezeigt ist, kann durch eine entsprechende Einstellung der Art und der Durchflußrate des Ätzgases und dem Wert des Vakuums leicht gebildet werden.
Es wird nun ein weiteres Verfahren zur Herstellung der Halbleitereinrichtung der in Fig. 2 ge­ zeigten Ausführungsform beschrieben. Es wird auf Fig. 17 Bezug genommen. Die Oberfläche des Siliziumsubstrats 1 wird freigelegt aber das Siliziumsubstrat 1 wird bei diesem Verfahren nicht geätzt. Dadurch, daß die Filmdicken des später zu bildenden Feldoxidfilms 4 und der Gateelektrode angemessen ausgewählt werden kann der Aufbau, der die Bedingung der Glei­ chung (15) erfüllt, selbst dann gebildet werden, wenn die Oberfläche des Substrats nicht um eine vorbestimmte Dicke geätzt wird.
Fig. 18 stellt einen Querschnitt eines weiteren Verfahrens zum Herstellen der Halbleitereinrich­ tung der in Fig. 2 gezeigten Ausführungsform dar. In diesem Verfahren verbleibt ein SiON- Film 22 partiell zur Bildung eines verbleibenden Abschnitts 22. Demzufolge wird eine selektive Oxidation zur Bildung des Feldoxidfilms 4 ausgeführt. Auch dieser Herstellungvorgang kann eine Struktur bilden, die die Gleichung (15) erfüllt, in dem die Dicke des Feldoxidfilms 4 und die Dicke der Gateelektrode angemessen ausgewählt wird.
Selbst bei einem in Fig. 19 gezeigten Verfahren kann mit der Zweischichtstruktur mit dem Siliziumoxidfilm 21 und dem SiOXNY-Film 22 ein Effekt erzielt werden, der ähnlich dem der Dreischicht-Struktur ist, die in Fig. 8 gezeigt ist, wenn der SiOXNY-Film 221 eine derartige Zusammensetzung aufweist, das x abfällt und y ansteigt, wenn eine Position nach oben an­ steigt. Demzufolge kann die LOCOS-Struktur die die Gleichung (15) erfüllt und in Fig. 2 ge­ zeigt ist, gebildet werden.
Die LOCOS-Struktur der in Fig. 2 gezeigten Ausführungsform kann mit einer Kanalstopp­ schicht vom z. B. p+-Typ versehen werden, die unmittelbar unter dem Feldoxidfilm 4 zum Ver­ bessern der elektrischen Isolationseigenschaften angeordnet ist. Die Stoppschicht kann durch zwei Verfahren hergestellt werden, d. h. vor oder nach der Bildung des Feldoxidfilms 4. Wenn die Kanalstoppschicht vor der Bildung des Feldoxidfilms 4 gebildet wird, so werden Ionen, z. B. Bor-Ionen (B) in die Oberfläche des Siliziumsubstrats 1, das, wie in Fig. 20 gezeigt ist, partiell durch einen Resist 101 bedeckt ist, bei dem Schritt zwischen den Vorgängen, die in den Fig. 8 und 9 gezeigt sind, implantiert. In dem in Fig. 20 gezeigten Vorgang wird Bor vertikal nach unten Ionenimplantiert, so daß ein Implantationsprofil 104 gebildet wird. Bor kann in das Siliziumsubstrat 1 durch ein Rotationsionenimplantationsverfahren unter geneigten Winkel implantiert werden, wie dies in Fig. 21 gezeigt ist. In diesem Fall werden Ionenimplantations­ profile 105 (105a und 105b) erhalten, wie dies in Fig. 21 gezeigt ist.
Wenn die Kanalstoppschicht nach der Bildung des Feldoxidfilms 4 gebildet wird, so werden Ionen wie z. B. Bor vertikal nach unten durch den Feldoxidfilm 4 implantiert, wie dies in Fig. 22 gezeigt ist, und zwar nach dem in Fig. 11 gezeigten Schritt. In diesem Fall wird ein Störstel­ lenprofil 107 wie es in Fig. 20 gezeigt ist erhalten. Die Kanalstoppschicht kann durch ein Rotationsionenimplantationsverfahren unter schrägem Winkel erzielt werden, wie dies in Fig. 23 gezeigt ist, wodurch ein Störstellenprofil 109 erzielt wird, wie es in Fig. 23 gezeigt ist.
Bei der Halbleitereinrichtung der obigen Ausgestaltung werden die Parameter der oberen Flachheit θi und tU des Elementisolationsoxidfilms optimiert, so daß ein nicht geätzter Ab­ schnitt nicht bei einem Ätzschritt zum Bemustern der Gateelektrodenschicht, die später zu formen ist, verbleibt. Dies verhindert den Kurzschluß der Gateelektrode. Da der Elementisola­ tionsoxidfilm die verbesserte Flachheit aufweist, kann die Menge des Überätzens in einem akti­ ven Bereich beim Schritt des Bemusterns der Gateelektrodenschicht verringert werden. Dies verhindert, daß Abtragen bzw. Abschaben des Gateoxidfilms und der darunterliegenden Substratoberfläche.
Das Verfahren zur Herstellung der Halbleitereinrichtung kann leicht den Elementisola­ tionsoxidfilm bilden, dessen obere Flachheit verbessert ist, während die beabsichtigten Isola­ tionseigenschaften beibehalten werden und die Länge des bird's beak ("ist gleich Vogelschna­ bel" überstehender Abschnitt des Feldoxidfilms) verringert wird.

Claims (14)

1. Halbleitereinrichtung mit:
einem Elementisolationsoxidfilm (4), der einen bird's beak (4a) aufweist und auf einem vorbestimmten Bereich einer Hauptoberfläche eines Halbleitersubstrats gebildet ist,
einem Gateisolierfilm (5), der auf einem vorbestimmten Bereich in einem Bereich auf einer Hauptoberfläche des Halbleitersubstrats gebildet ist, der nicht von dem Elementisola­ tionsoxidfilm (4) bedeckt ist und einer Gateelektrodenschicht (6), die sich über den Element­ isolationsoxidfilm (4) und dem Gateisolierfilm (5) erstreckt, wobei
unter der Annahme, daß tg eine Dicke der Gateelektrodenschicht darstellt,
tU eine Höhe von einer oberen Oberfläche des Gateisolierfilms bis zu einer oberen Oberfläche eines dicksten Abschnitts des Elementisolationsoxidfilms darstellt und θi einen spitzen Winkel zwischen der oberen Oberfläche des Elementisolationsoxidfilms und der oberen Oberfläche des Gateisolierfilms darstellt, sich
θi und tU innerhalb des folgenden Bereichs:
0 ≦ θi ≦ 56.6°
0 ≦ tU ≦ 0.82tG
befinden;
eine Verbindung zwischen einer unteren Oberfläche des bird's beak (4a) des Elementisola­ tionsoxidfilms (4) und einer unteren Oberfläche eines Abschnitts des Elementisolationsoxid­ films (4), der nicht der bird's beak ist, diskontinuierlich ist; und
ein spitzer Winkel zwischen der unteren Oberfläche des bird's beak (4a) des Elementisolationsoxidfilms (4) und der unteren Ober­ fläche des Gateisolierfilms (5) nicht größer als 45° ist.
2. Halbleitereinrichtung nach Anspruch 1, in der die Gateelektrodenschicht eine Dicke (6) aufweist, die innerhalb eines Bereiches von 20 nm bis 500 nm liegt.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, in der ein spitzer Winkel, der zwischen einer unteren Oberfläche des bird's beak (4a) des Elementiso­ lationsoxidfilms (4) und einer unteren Oberfläche des Gateisolierfilms (5) an einer Verbindung (1f) zwischen dem bird's beak (4a) und einem Abschnitt, der nicht der bird's beak (4a) ist, definiert ist, kleiner ist als ein spitzer Winkel, der zwischen einer unteren Oberfläche des Ab­ schnitts, der nicht der bird's beak (4a) ist und der unteren Oberfläche des Gateisolierfilms (5) bei der Verbindung (1f) zwischen dem bird's beak (4a) und dem Abschnitt, der nicht der bird's beak (4a) ist, definiert ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, in der eine Dicke von der oberen Oberfläche des Gateisolationsfilms (5) bis zu der oberen Oberfläche des dicksten Abschnitts des Elementisolationsoxidfilms (4) kleiner ist als eine Dicke von einer unteren Oberfläche des Gateisolierfilms (5) bis zu einer unteren Oberfläche des dicksten Ab­ schnitts des Elementisolationsoxidfilms (4).
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, in der eine Kanalstoppschicht (104, 105, 107, 109) unter einer unteren Oberfläche des Elementisola­ tionsoxidfilms gebildet ist.
6. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten:
Bilden eines Siliziumoxidfilms (21) auf einem Halbleitersubstrat (1),
Bilden eines Siliziumoxidnitridfilms (22) auf dem Siliziumoxidfilm (21),
Bilden eines Siliziumnitridfilms (3) auf dem Siliziumoxidnitridfilm (22),
Ätzen des Siliziumnitridfilms (3), des Siliziumoxidnitridfilms (22) und des Siliziumoxidfilms (21) zur Bemusterung derselben,
Ätzen einer Oberfläche des Halbleitersubstrats (1), die durch die Bemusterung freigelegt ist, zum Bilden einer Aushöhlung (1b) auf der Oberfläche des Halbleitersubstrats (1) und selektives Oxidieren der Aushöhlung (1b) auf dem Halbleitersubstrat (1) zum Bilden eines Elementisolationsoxidfilms (4).
7. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 6, in der der Sili­ ziumoxidfilm unter Verwendung von Wasserstoffperoxid gebildet wird.
8. Verfahren zur Herstellung der Halbleitereinrichtung nach Anspruch 6 oder 7, in der der Siliziumoxidnitridfilm (22) einen Brechwert im Bereich von 1.47 bis 1.70 aufweist.
9. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 6 bis 8, in der
der Siliziumoxidfilm (21) eine Filmdicke in einem Bereich von 1 nm bis 10 nm aufweist,
der Siliziumoxidnitridfilm (22) eine Filmdicke in einem Bereich von zwei bis acht mal der Filmdicke des Siliziumoxidfilms aufweist und der Siliziumnitridfilm (3) eine Filmdicke in einem Bereich von 2 bis 8 mal der Filmdicke des Siliziumoxidnitridfilms (22) aufweist.
10. Verfahren zur Herstellung einer Halbleitereinrichtung nach einem der Ansprüche 6 bis 9, in der ein Winkel (θsi) der Neigung eines bodenseitigen Endes der Höhlung mit Bezug auf eine Hauptoberfläche des Halbleitersubstrats 40° oder mehr beträgt.
11. Verfahren zum Herstellen einer Halbleitereinrichtung nach einem der Ansprüche 6 bis 10, in der das bodenseitige Ende (1c) der Höhlung (1b) eine runde Form aufweist.
12. Verfahren zum Herstellen einer Halbleitereinrichtung mit den Schritten:
Bilden eines Siliziumoxidfilms (21) auf einem Halbleitersubstrat (1),
Bilden eines Siliziumoxidnitridfilms (22) auf dem Siliziumoxidfilm (21),
Bilden eines Siliziumnitridfilms (3) auf dem Siliziumoxidnitridfilm (22),
Ätzen des Siliziumnitridfilms (3), des Siliziumoxidnitridfilms (22) und des Siliziumoxidfilms (21) zum Bemustern derselben und
Oxidieren der Oberfläche des Halbleitersubstrats (1), die durch das Bemustern freigelegt wurde, zum Bilden eines Elementisolationsoxidfilms (4).
13. Verfahren zum Herstellen einer Halbleitereinrichtung mit den Schritten:
Bilden eines Siliziumoxidfilms (21) auf einem Halbleitersubstrat (1),
Bilden eines Siliziumoxidnitridfilms (22) auf dem Siliziumoxidfilm (21),
Bilden eines Siliziumnitridfilms (3) auf dem Siliziumoxidnitridfilm (22),
Ätzen des Siliziumnitridfilms (3) zum Bemustern desselben und zum Atzen eines vorbestimm­ ten Bereichs auf dem Siliziumoxidnitridfilm (22) um eine vorbestimmte Dicke derart, daß ein Abschnitt (22b) verbleibt und
Ausführen der Oxidation unter Verwendung des Siliziumnitridfilms (3) als Maske zum Bilden eines Elementisolationsoxidfilms (4).
14. Verfahren zum Herstellen einer Halbleitereinrichtung mit den Schritten:
Bilden eines Siliziumoxidfilms (21) auf einem Halbleitersubstrat (1),
Bilden eines Siliziumoxidnitridfilms (221) auf dem Siliziumoxidfilm (21) wobei der Sili­ ziumoxidnitridfilm eine Zusammensetzung aufweist, die derart gestaltet ist, daß die Rate des Sauerstoffs ab- und die Rate des Stickstoffs mit einer nach oben veränderten Position ansteigt, Ätzen des Siliziumoxidnitridfilms (221) und des Siliziumoxidfilms (21) zum Bemustern dersel­ ben,
Ätzen einer Oberfläche des Halbleitersubstrats (1), welches durch die Bemusterung freigelegt wird, zum Bilden einer Aushöhlung (1b) auf der Oberfläche des Halbleitersubstrats (1), und selektives Oxidieren der Aushöhlung des Halbleitersubstrats (1) zum Bilden eines Elementiso­ lationsoxidfilms (4) unter Verwendung des bemusterten Siliziumoxidnitridfilms (221) und des bemusterten Siliziumoxidfilms (21).
DE19606682A 1995-05-16 1996-02-22 Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung Expired - Lifetime DE19606682C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7117060A JPH08316223A (ja) 1995-05-16 1995-05-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE19606682A1 DE19606682A1 (de) 1996-11-21
DE19606682C2 true DE19606682C2 (de) 2001-04-19

Family

ID=14702441

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19606682A Expired - Lifetime DE19606682C2 (de) 1995-05-16 1996-02-22 Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung

Country Status (5)

Country Link
US (2) US5831323A (de)
JP (1) JPH08316223A (de)
KR (1) KR100239234B1 (de)
DE (1) DE19606682C2 (de)
TW (1) TW313680B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
JP4027447B2 (ja) 1996-04-24 2007-12-26 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100277878B1 (ko) * 1996-11-08 2001-02-01 김영환 트랜지스터의 구조 및 제조방법
US6424010B2 (en) 1996-11-15 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having reduced power consumption without a reduction in the source/drain breakdown voltage
KR19980060540A (ko) * 1996-12-31 1998-10-07 김영환 화학 산화막을 이용한 소자분리막 제조방법
TW358236B (en) * 1997-12-19 1999-05-11 Nanya Technology Corp Improved local silicon oxidization method in the manufacture of semiconductor isolation
US6635530B2 (en) * 1998-04-07 2003-10-21 Micron Technology, Inc. Methods of forming gated semiconductor assemblies
JP2002270833A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
JP4138601B2 (ja) * 2003-07-14 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP2007012988A (ja) * 2005-07-01 2007-01-18 Sharp Corp トランジスタ及びトランジスタの製造方法
US20080099796A1 (en) * 2006-11-01 2008-05-01 Vora Madhukar B Device with patterned semiconductor electrode structure and method of manufacture
CN105405754B (zh) * 2014-06-30 2018-05-25 北大方正集团有限公司 一种半导体硅片及其平坦化方法、制备方法和半导体器件

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
US4271423A (en) * 1979-01-05 1981-06-02 Texas Instruments Incorporated V-groove semiconductor device with buried channel stop
JPH0628281B2 (ja) * 1983-11-02 1994-04-13 ソニー株式会社 半導体装置の製造方法
US4539744A (en) * 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby
NL8401711A (nl) * 1984-05-29 1985-12-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht.
JP2589065B2 (ja) * 1985-02-19 1997-03-12 三洋電機株式会社 半導体集積装置の製造方法
US4717677A (en) * 1985-08-19 1988-01-05 Motorola Inc. Fabricating a semiconductor device with buried oxide
JPS6272145A (ja) * 1985-09-25 1987-04-02 Toshiba Corp Ｍｏｓ集積回路装置およびその製造方法
JPS62263658A (ja) * 1986-05-12 1987-11-16 Toshiba Corp 半導体装置およびその製造方法
JPS6321848A (ja) * 1986-07-16 1988-01-29 Sanyo Electric Co Ltd 素子分離領域の形成方法
NL8700541A (nl) * 1987-03-06 1988-10-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.
JPH01243447A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 半導体装置の製造方法
JPH02312234A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 半導体装置の製造方法
FR2666174B1 (fr) * 1990-08-21 1997-03-21 Sgs Thomson Microelectronics Composant semiconducteur haute tension a faible courant de fuite.
WO1993007641A1 (en) * 1991-10-01 1993-04-15 Hitachi, Ltd. Semiconductor integrated circuit device and manufacture thereof
JPH05267619A (ja) * 1992-01-23 1993-10-15 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH05218192A (ja) * 1992-02-05 1993-08-27 Sharp Corp 半導体素子の製造方法
JPH0628282A (ja) * 1992-07-10 1994-02-04 Nec Corp ホットスタンバイシステム
KR970003893B1 (ko) * 1993-10-25 1997-03-22 삼성전자 주식회사 반도체 장치의 소자 분리 방법
KR970008354B1 (ko) * 1994-01-12 1997-05-23 엘지반도체 주식회사 선택적 식각방법
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
US5686346A (en) * 1996-03-26 1997-11-11 Advanced Micro Devices, Inc. Method for enhancing field oxide thickness at field oxide perimeters

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DEROUX-DAUPHIN, P., GONCHOND, J.-P.: Physical and Electrical Characterization of a SILO Isolation Structure. US-Z.: IEEE Trans- actions on Electron Devices, Vol. ED-32, No. 11, November 1985, p. 2392-2398 *
et al.: Field isolation process for submicron CMOS, 1987, Symposium on VLSI Technology. Digest of Technical Papers, Tokyo, Japan: Bus. Center Acad. Soc. Japan, 1987, p. 19-20 of 113, pp. 3 refs. Availability: IEEE, Piscataway, NJ. USA, Conference: Karuizawa, Japan, 18-21 May 1987 *
TSAI, HONG-HSIANG, et al.: An Evaluation of FUROX Isolation Technology for VLSI/n MOSFET Fabrication. US-Z.: IEEE Transactions on Electron Devices, Vol. 35, No. 3, March 1988, p. 275-284 *
Van der Pas, P.A. *

Also Published As

Publication number Publication date
US5831323A (en) 1998-11-03
KR960043113A (ko) 1996-12-23
DE19606682A1 (de) 1996-11-21
TW313680B (de) 1997-08-21
JPH08316223A (ja) 1996-11-29
KR100239234B1 (ko) 2000-03-02
US6033971A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19606682C2 (de) Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE2615754C2 (de)
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE10051600A1 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2628407A1 (de) Verfahren zum herstellen von vergrabenen dielektrischen isolierungen
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE19748501A1 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur und eine Grabenelementtrennstruktur
DE2539073A1 (de) Feldeffekt-transistor mit isolierter gate-elektrode
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3320500A1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE10235793A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19839079A1 (de) Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
DE2511773A1 (de) Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium.
DE10229346B4 (de) Verfahren zur Herstellung eines Halbleiterelementes
DE19806300A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right