DE3402825A1 - Halbleiteranordnung mit isolationsnut und herstellungsverfahren - Google Patents

Halbleiteranordnung mit isolationsnut und herstellungsverfahren

Info

Publication number
DE3402825A1
DE3402825A1 DE19843402825 DE3402825A DE3402825A1 DE 3402825 A1 DE3402825 A1 DE 3402825A1 DE 19843402825 DE19843402825 DE 19843402825 DE 3402825 A DE3402825 A DE 3402825A DE 3402825 A1 DE3402825 A1 DE 3402825A1
Authority
DE
Germany
Prior art keywords
area
silicon
silicon substrate
island
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843402825
Other languages
English (en)
Inventor
Takashi Kodaira Agatsuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3402825A1 publication Critical patent/DE3402825A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

HITACHI, LTD., Tokyo Japan
Halbleiteranordnung mit Isolationsnut und Herstellungsverfahren
Die Erfindung bezieht sich auf eine Halbleiteranordnung und ein Verfahren zu deren Herstellung, insbesondere auf die Bildung eines Isolationsaufbaus, der zum Isolieren aktiver Anordnungen voneinander in einer MOS- VLSI (sehr hoch integrierten) Schaltung auf einem Siliziumsubstrat verwendet wird, und liefert ein geeignetes Verfahren zur Herstellung einer Feinmuster- und sehr hoch integrierten Ano rdnung.
Beim Verfahren zum Herstellen einer LOCOS (örtlich oxidierten SiliziunO-Schicht (Bereich) in einer MOS-VLSI-Schaltung wird eine aus einer SiO--Schicht und einer Siliziumnitridschicht bestehende Doppelschicht, die auf einem. Siliziumsubstrat gebildet ist, verwendet. Dann wird die Siliziumnitridschicht auf einer zur Isolation zu oxidierenden Fläche weggeätzt. Die freigelegte Fläche wird Wärmebehandlungen in einer Oxidationsatmosphäre zur Bildung einer LOCOS-Schicht unterworfen. Danach wird eine derartige "Vogelschnabel"-Form der LOCOS-Schicht, daß sie unterhalb der Siliziumnitridschicht eindringt, an der Kante der SiO2-Schicht gebildet. Die Breite des "Vogelschnabel"-
81-(A8339-02)T/Al
Bereichs erreicht einen Unterwert von 0,9 - 1,0 μΐη, was den Integrationsgrad der Schaltungen erheblich begrenzt.
Als Versuch, dieses vorstehende Problem zu überwinden, wurde ein "SWAMI" (Seitenwandmaskierte Isolation)-Verfahren vorgeschlagen. Bei diesem Verfahren wird, wie Fig. 1a zeigt, nicht nur eine Si,N4~Schicht 1 auf einer aktiven Fläche vorgesehen, sondern es wird auch eine Si,N,-Schicht 2 auf deren Seitenwand vorgesehen, um ein Fortschreiten der Oxidation in einer Querrichtung zum aktiven Bereich des Siliziumsubstrats 4 zu verhindern. Dieses Verfahren wird in einem Aufsatz "A Bird's Beak Local Oxidation Technology Feasible for VLSI Circuits Fabrication" von K.Y. Chiu et al. in 1IEEE Journal of Solid-State Circuits", Vol. SC-17, No. 2 April, Seite 166, 1982, erläutert.
Jedoch hat, wie in Fig. 1b gezeigt ist, ein solcher Aufbau das Eindringen des "Vogelschnabel"-Si02-Bereichs 3 unterhalb der Siliziumnitridschicht 2 zur Folge, wenn das Siliziumsubstrat 4 oxidiert wird, um den SiO2 - Bereich 3 auf dar als LOCOS-Bereich vorgesehenen Fläche durch Wärmebehandlung oxidiert wird, und führt zu einer mangelhaften LOCOS-Isolation aufgrund der Erzeugung von Kristallfehlern an der Si-SiO„-Grenzflache der LOCOS-Kante, und außerdem wird ein spröder "Vogelkopf" gebildet, der eine konkave Form um die Kante der LOCOS-Oberflache herum aufweist; daher muß ein Teil des SiO2-Bereichs auf der Siliziumsubstratoberfläche zur optimalen Ausnutzung der Si^N.-Schichten in nachfolgenden Schritten entfernt und flachgeschliffen werden, nachdem der LOCOS-Bereich gebildet ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung oder eine VLSI-Anordnung mit einer Zeilenbreite von Submikron-Abmessungen zu entwickeln, die einen flachen und einen komplizierten LOCOS-Bereich mit geringem Auftreten von
abnormalen Bereichen bei hoher Produktivität zu erhalten ermöglicht und in hochgradig integrierten Schaltungen brauchbar ist, und ein Verfahren zum Herstellen einer solchen Anordnung zu entwickeln.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist zunächst ein Zwischenhalbleiteraufbau gemäß dem Patentanspruch 1 .
Ausgestaltungen dieses Zwischenhalbleiteraufbaus sind in den Unteransprüchen 2 bis 6 gekennzeichnet.
Gegenstand der Erfindung ist weiter eine in einem Siliziumsubstrat gebildete integrierte Halbleiterschaltungsanordnung, wie sie im Patentanspruch 7 gekennzeichnet ist.
Ausgestaltungen dieser Anordnung sind in den Unteransprüchen 8 bis 12 gekennzeichnet.
Schließlich ist Gegenstand der Erfindung ein Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung gemäß Patentanspruch 13.
Ausgestaltungen dieses Verfahrens sind in den Unteransprüchen 14 bis 22 gekennzeichnet.
Wesentlich für die Lösung der der Erfindung zugrundeliegenden Aufgabe ist, daß eine kleine Nut am Umfang eines aktiven Bereichs angrenzend an den LOCOS-Bereich gebildet und mit einer Siliziumnitridschicht oder einer gleichwertigen Schicht gefüllt wird.
Die Erfindung wird anhand des in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zeigen:
Fig. 1a
und 1b Schnittdarstellungen znr Veranschaulichung der Art und Weise, in der ein abnormaler Bereich auf einer Oxidschicht bei der herkömmlichen Halbleiteranordnung gebildet wird; und
Fig. 2a
bis 21 Schnittdarstellungen zur Veranschaulichung eines Ausführungsbeispiels einer Halbleiteranordnung gemäß der Erfindung im Lauf der einzelnen Verfahrensschritte .
Die Fig. 1a und 1b wurden bereits erläutert.
Gemäß einem Ausführungsb'eispiel der Erfindung wird zunächst ein P-Siliziumsubstrat 10 mit einem Widerstand von etwa 10 λ.cm zur Bildung eines dynamischen Speichers mit direktem Zugriff hergestellt. Bei dem durch Fig. 2a veranschaulichten Schritt wird eine Dreifachschicht, die aus einer ersten SiO2-Schicht 11, einer ersten Siliziumnitridschicht 12i. und einer zweiten SiO^-Schicht 13 besteht. , auf dem Siliziumsubstrat 10 gebildet.
Die erste SiO9-Schicht 11 dient zum Mindern einer Spannung, die zwischen der ersten Siliziumnitridschicht 12 und dem Siliziumsubstrat 10 auftreten kann, weshalb sie für einen gewöhnlichen LOCOS-Bereich unerläßlich ist. Die erste SiO9-Schicht 11 wird mit einer Dicke von 10 - 100 nm (noch bevorzugter 10-20 nm) durch thermische Oxidation in nasser O9-Atmosphäre bei Temperaturen von 800 - 1100° C (noch bevorzugter etwa 10000C) gebildet.
Die erste Siliziumnitridschicht 12 wird mit einer Dicke von 100 - 1000 nm (z.B. 400 nm) durch ein Plasma (LP)-CVD-Verfahren (Plasma-Niederdruck-Chemisches Dampfabscheideverfahren) unter den Bedingungen von 20 - 40 Pa und 200 - 3000C durch eine chemische Reaktion : 3SiH. + 4NH., ·* Si,N- + 12H9 gebildet,
Wo eine dünne Siliziumnitridschicht erwünscht ist, kann sie nach einem Verfahren thermischer Zersetzung bei Temperaturen zwischen 600 und 800 ° C gebildet werden.
Diese Schicht 12 hat eine Beständigkeit gegenüber einer höheren Temperatur, obwohl sie zu einer Spannung an den Grenzflächen zu den SiO2-Schichten 11 und 13 führt. Die normale Zusammensetzung von Siliziumnitrid ist Si,N., wie in der obigen Reaktionsformel angegeben, doch die tatsächlich erhaltene Zusammensetzung kann sich von der normalen Zusammensetzung verschieben, d.h. das Si/N-Atomverhältnis kann 0,7 - 1,1 sein.
Das Siliziumnitrid blockiert Sauerstoff gegenüber einer Diffusion, was bedeutet, daß es in der oxidierenden Atmosphäre bei hoher Temperatur nicht oxidiert wird, während die thermische Oxidation Silizium in Siliziumdioxid umwandelt. Die Siliziumnitridschicht 12 kann eine Siliziumoxynitridzusammensetzung (SixOyNz) aufgrund der Anwesenheit der daran angrenzenden SiO2-Schichten 11 und 13 enthalten. Diese Tatsachen liefern jedoch keine ungünstigen Auswirkungen bei diesem Ausführungsbeispiel der Erfindung.
Die zweite SiO2~Schicht 13 von 100 - 1000 nm, z.B. 300 nm Dicke, wird auf der ersten Siliziumnitridschicht 12 nach dem LPCVD-Verfahren unter den Bedingungen von 20 - 80 Pa und 600 - 800° C in Tetraethylorthosilan (Si(OC9H1-) A-Gasatmosphäre gebildet. Ein von Plasmaentladung begleitetes Plasma-LPCVD-Verfahren kann für diesen Zweck ebenfalls angewandt werden. Die zweite SiO2-Schicht 13 wirkt als eine Maske zum Verhindern einer Ätzung der Siliziumnitridschicht 12 beim Schritt des Ätzens der an der Seitenwand des Siliziumsubstrats 10 vorgesehenen Nut, welcher Schritt weiter unter beschrieben wird.
Bei dem in Figur 2b veranschaulichten Photoresistschritt wird ein positives Photoresist von 2 - 3 μηι Dicke, wie z.B. "OFPR 800" und dessen Abkömmlinge, auf die erhaltene Oberfläche des
Plättchens in Fig. 2a aufgebracht, wonach eine Belichtung und Entwicklung mit einem Maskenmuster unter Verwendung eines Projektionsausrichters mit einem Vergrößerungsverhältnis 1:1 oder eines Redüktionsprojektionsausrichters mit einem Reduktionsverhältnis von 1:5 oder 1:10 folgen. Die SiO2- Schichten 11 und 13 werden in einer CHF, und/oder C2F6 enthaltenden Gasatmosphäre plasmageätzt, und die Siliziumnitridschicht 12 wird im (CF, + 02)-Gas bei etwa 40 Pa unter Verwendung der Maske plasmageätzt. Diese drei Ätzungen werden gleichzeitig durchgeführt. Die Dicke des positiven Photoresists wird je nach der Bedingung des Plasmaätzens bestimmt. Danach wird das Siliziumsubstrat 10 um etwa 400 nm unter der Bedingung reaktiven Ionenätzens bei 10 Pa oder weniger in CGtf,- und/oder SFg-Gas unter Verwendung der SiO2~Schicht 13 als Maske geätzt, da die Si0~-Schicht durch die Gase nicht geätzt wird. Das Verhältnis der Ätzgeschwindigkeit der Si0~-Schicht oder des Siliziumnitrids durch (CF. + 0~)-Gas zu der des positiven Photoresists dadurch - dieses Verhältnis wird selektives Verhältnis genannt - ist bei diesem Schritt von Bedeutung, da die Dicke des positiven Photoresists in Abhängigkeit von diesem selektiven Verhältnis bestimmt wird. Bei diesem mit 10a angedeuteten Schritt wird das positive Photoresist mit etwa 400 nm Höhe gebildet und danach wird das positive Photoresist in O2-GaS mit Plasma weggeätzt, in Ozon-Schwefelsäurelösung gewaschen und weiter bis zu seiner vollständigen Entfernung in Wasser gewaschen.
Bei dem durch Fig. 2c veranschaulichten Schritt wird eine zweite Siliziumnitridschicht 14 von 100 -1000 nm (noch bevorzugter 400 -700 nm) Dicke auf der gesamten Oberfläche des Siliziumsubstrats 10 unter Anwendung des Plasma-LP-CVD-Verfahrens unter den Bedingungen von 200 - 300 ° C und 20 - 40 Pa abgeschieden.
Bei dem durch Fig. 2d veranschaulichten Schritt erfährt die Siliziumnitridschicht 14 ein anisotropes Ätzen mit "RIE"-Art, d.h. ein reaktives Ionenätzen ( im folgenden "RIE")
in der Vertikalrichtung bei etwa 20 Pa in (90 % CF. + 10 % 07)-Gas, um nur eine Seitenwand 14a der Siliziumnitridschicht 14 übrig zu lassen, die an der im Schritt Fig. 2b gebildeten Seitenoberfläche abgeschieden wurde. So wird die Oberfläche des Siliziumsubstrats 10 an der Außenumfangsflache dieser Schicht 14a freigelegt. Die Breite dieser Schicht 14a in der Horizontalrichtung ist im wesentlichen gleich der Dicke der im Schritt nach Fig. 2c abgeschiedenen Siliziumnitridschicht 14.
Bei dem durch Fig.2e veranschaulichten Schritt wird die freigelegte Oberfläche des Siliziumsubstrats 10 einer thermischen Oxidation bei einer Temperatur im Bereich von 800 1100 C unterworfen, wodur
100 - 300 nm gebildet wird.
1100 C unterworfen, wodurch eine SiO^-Schicht 15 von
In dem durch Fig. 2f veranschaulichten Schritt wird das Siliziumsubstrat 10 in 20 - 50 % ige heiße Phosphorsäurelösung (H3PO4) von 80 - 100° C eingetaucht, um die Siliziumnitridschicht 14a wegzuätzen. Dabei werden die SiO2~Schichten 13, 15 und das Siliziumsubstrat 10 nicht geätzt.
Bei dem durch Fig. 2g veranschaulichten Schritt wird freigelegtes Silizium des Siliziumsubstrats 10 anisotrop in der Vertikalrichtung unter der RIE-Bedingung bei 10 Pa oder weniger in CCl4- oder SFg-Gas unter Verwendung der SiO2-Schichten 13,15 als Selbstausrichtungsmaske geätzt. So wird eine Nut 16 von etwa 400 nm Tiefe längs der Seitenwand 20 aus Silizium gebildet.
Das selektive Ätzverhältnis von Si/SiO9 ist ein kritischer Faktor im gleichen Sinn, wie oben beschrieben. Die Breite dieser Nut ist im wesentlichen gleich der (200 - 600 nm) der zweiten Siliziumnitridschicht 14. Danach werden die SiO2-Schichten 13, 15 gleichzeitig weggeätzt, in dem man das Plättchen in Flußsäurelösung (HF) eintaucht. Das Siliziumsubstrat 10 und die Siliziumnitridschicht 12 werden nicht geätzt.
Die Oberflächen des Siliziums des Siliziumsubstrats 10 werden thermisch zur Bildung von SiO9-Schichten 11' mit einer Dicke von 10 - 20 nm oxidiert.
In dem durch Fig. 2h veranschaulichten Schritt wird eine dritte Siliziumnitridschicht 17 von 200 - 600 nm Dicke unter Anwendung des Plasma-LP-CV D-Verfahrens auf der gesamten Oberfläche des Substrats 10 abgeschieden. Unter der Annahme, daß die Breite der Nut 16 400 nm ist, wird diese Nut mit Siliziumnitrid gefüllt, wenn das letztere in der Dicke von 200 nm abgeschieden wird. Mehr als 50 nm der Dicke der Schicht 17 sind erforderlich, um die Nut 16 einer Breite von 100 nm zu füllen.
In dem durch Fig. 2i veranschaulichten Schritt wird die Siliziumnitridschicht 17 unter der Bedingung der RIE-Art bei 20 Pa in ( 9o S CF4+ 10 % 02)-Gas geätzt. Dieses Ätzen wird an der Grenze zwischen den Siliziumnitridschichten 12 und 17 abgebrochen. Ein Siliziumbereich um die Insel herum wird freigelegt. So wird das in die Nut 16 gefüllte Siliziumnitrid gebildet, um dadurch eine Verbindung mit der im Schritt gemäß Fig. 2b gebildeten Siliziumnitridschicht 12 zu schaffen.
In dem durch Fig. 2j veranschaulichten Schritt werden die Teile des Siliziumsubstrats 10 außer den mit den Siliziumnitridschichten 12 und 17 bedeckten Bereichen einer thermischen Oxidation in nasser 0 - Umgebung bei einer Temperatur im Bereich von 8 00-1100 C unterworfen. Die Atmosphäre für diese nasse Oxidation kann durch die Verbrennung des gemischten Gases mit dem Gehalt 1,8 (H9) + 1,0 (O9) geschaffen werden, Wenn die Temperatur für diese Oxidation niedriger als 1000 C, noch bevorzugter unter 950 C, ist, wird die Spannung an der Grenzfläche zum Siliziumnitrid verringert. Die Oxidation bei der niedrigen Temperatur kann unter einem höheren Druck von 4 bis 5-fachem Atmosphärendruck beschleunigt werden. So wird eine SiO9-Schicht 18 von etwa 800 nm Dicke gebildet.
Sie kontaktiert die im wesentlichen senkrechte Schicht der Siliziumschicht 17. Es ist zu bemerken, daß oxidiertes Silizium auf das Zweifache des ursprünglichenVolumens anschwillt und die Unterseite 21 der SiC^-Schicht im wesentlichen höchstens auf dem gleichen Niveau wie der Boden der Nut 16 ist. So dringt die SiO2-Schicht 18 nach unten bis zur Tiefe von etwa 400 nm der Nut 16 vor, während sie nach oben zur Höhe von etwa 400 nm der Stufe 10a anschwillt.
Andererseits wird das Eindringen des oxidierten Siliziums in den Teil, der ein aktiver MOS-Bereich sein soll und von der dritten Siliziumnitridschicht (Seitenwand) 17 umgeben ist, verhindert, so daß kein oben erwähnter "Vogelschnabel" oder "Vogelkopf" auftreten kann. Die Anwesenheit der Siliziumnitridschicht 17 auf dem gesamten zu oxidierenden Bereich blockiert völlig die Oxidation zum aktiven Bereich (IC-Bereich).
Bei dem durch Fig. 2k veranschaulichten Planierungsschritt werden die oberen Flächen der Siliziumnitridschicht 12 und der Siliziumnitridschicht 17 mit einer so niedrigen Ätzgeschwindigkeit wie 10-60 nm/min in heißer wässeriger H^PCL-Lösung bei einer Temperatur im Bereich von 50-80 C bis zum Niveau der Oberseite der SiO^-Schicht 11 weggeätzt, und die Si09-Schicht 11 wird in gepuffertem HF, wie z.B. (1NH.F ♦■ 6H20)-Lösung, weggeätzt. In einer anderen Weise können, anstelle des Naßätzens } diese Siliziumnitridschichten und die Si0?-Schichten durch Trockenätzen, wie z.B. Plasmaätzen, weggeätzt oder unter Verwendung von pulverisierte Körner von 0,1 - 0,2 μπι Durchmesser enthaltender Diamantpaste mit einem Schmiermittel weggeschliffen werden. So ermöglichen, wie Fig. 2k zeigt, die Verfahrensschritte gemäß der Erfindung, daß die Isolierschicht eine "Vogelschnabel"-Fläche A mit der stark verringerten Breite von 0^3 μπι oder weniger hat oder ein LOCOS gebildet wird.
In dem durch Fig. 21 veranschaulichten letzten Schritt werden Mikroschaltungen in den Inseln 19 hergestellt und Vielschichtverdrahtungen 22 und 23 über den geebneten planparallen Oberflächen gebildet. Bei diesem Verfahren kann auch eine nicht oxidierbare Isolierschicht, wie z.B. Feuerfestmetallnitrid der Gruppe Tantalnitrid, Molybdännitrid und Wolframnitrid, anstelle der dritten Siliziumnitridschicht verwendet werden.
Während die Erfindung insbesondere anhand eines bevorzugten Ausführungsbeispiels dargestellt und beschrieben ist, versteht es sich für Fachleute, daß die letztgenannte Abwandlung und andere Änderungen von Form und Einzelheiten ohne Verlassen des Erfindungsbereichs vorgenommen werden können.

Claims (22)

  1. Patentansprüche
    λJ Zwischenhalbleiteraufbau,
    gekennzeichnet durch
    ein Siliziumsubstrat (10) mit einer niedrigeren ebenen Oberfläche (21) und wenigstens einem Inselbereich (19), der von der niedrigeren ebenen Oberfläche mit im wesentlichen vertikaler Seitenwand vorragt und eine zu der niedrigeren ebenen Oberfläche im wesentlich parallele höhere ebene Oberfläche aufweist,
    einen auf einem Teil der niedrigeren ebenen Oberfläche und der Seitenwand zum Umgeben des Inselbereichs (19) gebildeten Isolationsbereich (17) mit einer Oberfläche auf im wesentlichen dem gleichen Niveau wie dem der höheren ebenen Oberfläche, welcher Isolationsbereich (17) aus einem Werkstoff gebildet ist, der eine Sauerstoffdiffusion dadurch verhindern kann/ und
    einen unter Verwendung des Isolationsbereichs (17) als Sperre gegen Sauerstoffdiffusion thermisch oxidierten Siliziumoxidbereich (18), der auf der niedrigeren ebenen Oberfläche (21) zum Umgeben des Isolationsbereichs (17) vorgesehen ist und eine Oberfläche auf im wesentlichen dem gleichen Niveau wie dem der höheren ebenen Oberfläche hat.
    81-(A8339-02)T/Al
  2. 2. Zwischenhalbleiteraufbau nach Anspruch 1, dadurch gekennzeic hnet,
    daß der Isolationsbereich (17) aus Siliziumnitrid besteht.
  3. 3. Zwischenhalbleiteraufbau nach Anspruch 1, weiter gekennzeichnet durch
    eine dünne Siliziumoxidschicht (11') zwischen dem Isolationsbereich (17) und dem Siliziumsubstrat (10).
  4. 4. Zwischenhalbleiteraufbau nach Anspruch 1 , dadurch gekennzeichnet,
    daß die Höhe des Isolationsbereichs (17) zwischen der niedrigeren ebenen Oberfläche (21) und der Oberfläche des Isolationsbereichs (17) zwischen 50 und 1000 nm und die Breite des Isolationsbereichs (17) zwischen 100 und 1000 nm liegen.
  5. 5. Zwischenhalbleiteraufbau nach Anspruch 4, dadurch gekennzeichnet,
    daß die Höhe des Isolationsbereichs (17) zwischen 300 und 1000 nm und die Breite des Isolationsbereichs (17) zwischen 400 und 700 nm liegen.
  6. 6. Zwischenhalbleiteraufbau nach Anspruch 3, dadurch gekennzeichnet,
    daß die Dicke der dünnen Siliziumoxidschicht (11') zwischen 10 und 20 nm liegt.
  7. 7. In einem Siliziumsubstrat C1O) gebildete integrierte Halbleiterschaltungsanordnung ,
    gekennzeichnet durch
    wenigstens einen Inselbereich (19) des Siliziumsubstrats (10), der eine erste ebene Oberfläche aufweist, und einen den Inselbereich (19) umgebenden Umfangsbereich des Siliziumsubstrats (10), der eine zweite ebene Oberfläche (21) unterhalb der ersten ebenen Oberfläche aufweist, wobei der Inselbereich (19) zur ersten und zweiten ebenen Oberfläche (21) im wesentlichen senkrechte Seitenwände (20) hat,
    einen Oxidationssperren-Isolationsbereich (17), der an der Wand (20) zum Verhindern einer Siliziumoxidation im Inselbereich (19) gebildet ist, eine im wesentlichen gleichmäßige Abmessung in der zur Wand (20) senkrechten Richtung, eine Unterseite auf im wesentlichen dem gleichen Niveau wie dem der zweiten ebenen Oberfläche (21) und eine Oberseite auf im wesentlichen dem gleichen Niveau wie dem der ersten ebenen Oberfläche hat und an den Inselbereich (19) angrenzt, und
    einen thermisch oxidierten Bereich (18), der auf der zweiten ebenen Oberfläche (21) neben dem Oxidationssperren-Isolationsbereich (17) gebildet ist, eine andere Unterseite auf im wesentlichen dem gleichen Niveau wie dem der Unterseite des Oxidationssperren-Isolationsbereichs (17) und eine andere Oberseite auf im wesentlichen dem gleichen Niveau wie dem der ersten ebenen Oberfläche hat und an die Oberfläche des Oxidationssperren-Isolationsbereichs (17) angrenzt.
  8. 8. Anordnung nach Anspruch 7,
    dadurch gekennzeichnet,
    daß das Siliziumsubstrat (10) eine andere Oberflächenausrichtung als (110) aufweist.
    1 -
  9. 9. Anordnung nach Anspruch 7,
    dadurch gekennzeichnet,
    daß der Oxidationssperren-Isolationsbereich (17) eine Breite von 100 bis 1000 nm zwischen dem Inselbereich (19) und dem thermisch oxidierten Bereich (18) und eine Höhe von 50 bis 1000 nm zwischen der Unter- und Oberseite hat.
  10. 10. Anordnung nach Anspruch 9,
    dadurch gekennzeichnet,
    daß die Breite des Oxidationssperren-Isolationsbereichs (17) zwischen 400 und 700 nm und die Höhe des Oxidationssperren-Isolationsbereichs(17) zwischen 300 und 1000 nm liegen.
  11. 11. Anordnung nach Anspruch 7,
    dadurch gekennzeichnet,
    daß das Substrat eine Mehrzahl von Inselbereichen aufweist, die darin gebildete Mikroschaltungen enthalten.
  12. 12. Anordnung nach Anspruch 7,
    dadurch gekennzeichnet,
    daß sie eine über dem thermisch oxidierten Bereich (18) gebildete Vielschichtverdrahtung aufweist.
  13. 13. Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit einer Siliziuminsel und einem örtlich zu oxidierenden Bereich, die in einem Siliziumsubstrat gebildet sind, nach einem der Ansprüche 7 bis 12,
    gekennzeichnet durch die Schritte:
    Ca) Herstellen eines Siliziumsubstrats mit einer eine Siliziuminsel umgebenden Nut,
    (b) Füllen der Nut des Siliziumsubstrats mit einem Isolierstoff, der die Sauerstoffdiffusion sperren kann, und
    Cc) thermische Oxidation eines die Siliziuminsel umgebenden Siliziumbereichs zur Bildung des örtlich oxidierten Bereichs.
  14. 14. Verfahren nach Anspruch 13,
    dadurch gekennzeichnet,
    daß der Herstellschritt Ca) folgende Teilschritte umfaßt:
    Ca1) Bilden eines Siliziumsubstrats mit einem über einen umgebenden Bereich vorspringenden und mit einer ersten Maskenschicht bedeckten Stufenbereich ,
    (a2) Bedecken einer Seitenwand des Stufenbereichs mit einer zweiten Maskenschicht, thermische Oxidation des Substrats zur Bildung einer dritten Maskenschicht und Entfernen der zweiten Maskenschicht und
    (a3) Ätzen des Siliziumsubstrats unter Verwendung der ersten und dritten Maskenschichten als Ätzmaske zur Bildung einer Nut um den Stufenbereich herum und damit Bildung der Siliziuminsel.
  15. 15. Verfahren nach Anspruch 14,
    dadurch gekennzeichnet,
    daß die Bodenfläche der Nut wenigstens im wesentlichen auf dem gleichen Niveau wie dem der Unterseite des örtlich oxidierten Bereichs vorgesehen wird.
  16. 16. Verfahren nach Anspruch 15,
    gekennzeichnet durch
    den·weiteren Schritt des Abflachens der Oberseiten der Siliziuminsel, des örtlich oxidierten Bereichs und eines Bereichs des in die Nut gefüllten Isolierstoffes zur Bildung einer diesen im wesentlichen gemeinsamen Ebene.
  17. 17. Verfahren nach Anspruch 13,
    dadurch gekennzeichnet,
    daß als Isolierstoff Siliziumnitrid verwendet wird.
  18. 18. Verfahren nach Anspruch 14,
    dadurch gekennzeichnet,
    daß der Ätzteilschritt (a3) ein anisotropes Ätzen des Siliziumsubstrats in im wesentlichen vertikaler Richtung unter verminderten Druck vorsieht.
  19. 19. Verfahren nach Anspruch 18,
    dadurch gekennzeichnet,
    daß das Ätzen in einer wenigstens einen Stoff der Gruppe CC-^4 und SFfi enthaltenden Gasatmosphäre bei einem Druck zwischen 4 und 100 Pa durchgeführt wird.
  20. 20. Verfahren nach Anspruch 13,
    dadurch gekennzeichnet,
    daß der Schritt (c) der thermischen Oxidation eine Oxidation in einer nassen Sauerstoffatmosphäre vorsieht.
    -T-
  21. 21. Verfahren nach Anspruch 20,
    dadurch gekennzeichnet,
    daß der Schritt der thermischen Oxidation eine Oxidation unter einer Temperatur von 950 C vorsieht.
  22. 22. Verfahren zur Herstellung einer Siliziumhalbleiteranordnung nach einem der Ansprüche 7 bis 12,
    gekennzeichnet durch die Schritte:
    (a) Bilden einer Verbundisolierschicht auf einem Siliziumsubstrat aus einer ersten, auf dem Siliziumsubstrat gebildeten Oxidschicht, einer ersten, auf der ersten Oxidschicht gebildeten Nitridschicht und einer zweiten, auf der ersten Nitridschicht gebildeten Oxidschicht,
    (b) selektives Ätzen der Verbundisolierschicht und des Siliziumsubstrats einschließlich gerichteten Ätzens des Siliziumsubstrats zum Erzeugen wenigstens eines Siliziuminselbereichs, der eine im wesentlichen vertikale Seitenwand hat,
    (c) Abscheiden einer zweiten Nitridschicht auf der Oberfläche der Verbundisolierschicht und dem Siliziumsubstrat einschließlich der Seitenwand,
    Cd) gerichtetes Ätzen der zweiten Nitridschicht unter Zurücklassung nur der auf der Seitenwand liegenden Teile und Freilegung der Oberfläche des Siliziumsubstrats und der zweiten Oxidschicht,
    Ce) Oxidation der freigelegten Oberfläche des Siliziumsubstrats zur Bildung einer dritten Oxidschicht,
    Cf) Entfernen der zweiten Siliziumnitridschicht zur Freilegung der Oberfläche des Siliziumsubstrats um den Iflselbereich herum,
    -8 -
    (g) gerichtetes Ätzen der freigelegten Fläche des Siliziumsubstrats unter Verwendung der dritten Oxidschicht als Maske zur Bildung einer Nut um den Inselbereich herum und Oxidation der freigelegten Siliziumsubstratoberfläche,
    (h) Abscheiden einer dritten Siliziumnitridschicht auf der gesamten Oberseite des Zwischenaufbaus unter Füllung der Nut,
    (i) gerichtetes Ätzen der dritten Siliziumnitridschicht unter Zurücklassung nur der auf der Nut liegenden Teile der dritten Siliziumnitridschicht und der zweiten Siliziumnitridschicht,
    (j) thermische Oxidation des Siliziumsubstrats an den nicht mit der Nitridschicht bedeckten Teilen zur Bildung eines dicken Oxidbereichs, der eine Oberfläche auf im wesentlichen dem gleichen Niveau wie dem des Inselbereichs hat, und
    (k) Entfernen der Verbundisolierschicht auf dem Inselbereich und dadurch Erzeugen einer im wesentlichen planparallelen Oberfläche.
DE19843402825 1983-01-31 1984-01-27 Halbleiteranordnung mit isolationsnut und herstellungsverfahren Ceased DE3402825A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58012744A JPS59139643A (ja) 1983-01-31 1983-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
DE3402825A1 true DE3402825A1 (de) 1984-08-02

Family

ID=11813926

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843402825 Ceased DE3402825A1 (de) 1983-01-31 1984-01-27 Halbleiteranordnung mit isolationsnut und herstellungsverfahren

Country Status (3)

Country Link
US (1) US4657630A (de)
JP (1) JPS59139643A (de)
DE (1) DE3402825A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988010510A1 (en) * 1987-06-15 1988-12-29 Ncr Corporation Semiconductor field oxide formation process
EP0388597A2 (de) * 1989-03-23 1990-09-26 Motorola, Inc. Herstellung von Anordnungen mit lateral isolierten Halbleiterzonen
EP0450091A1 (de) * 1989-10-20 1991-10-09 Oki Electric Industry Co., Ltd. Verfahren zur herstellung von integrierten halbleiterschaltungsvorrichtungen
DE4417612A1 (de) * 1993-10-14 1995-04-20 Gold Star Electronics Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement
FR2727245A1 (fr) * 1994-11-23 1996-05-24 Korea Electronics Telecomm Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs
FR2728388A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680726B2 (ja) * 1985-04-18 1994-10-12 ソニー株式会社 半導体装置の製造方法
WO1988004106A1 (en) * 1986-11-24 1988-06-02 Xicor, Inc. Apparatus and method for forming self-aligned trench isolation
US4758530A (en) * 1986-12-08 1988-07-19 Delco Electronics Corporation Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers
US4728391A (en) * 1987-05-11 1988-03-01 Motorola Inc. Pedestal transistors and method of production thereof
JPH0199233A (ja) * 1987-10-13 1989-04-18 Fujitsu Ltd 半導体装置およびその製造方法
US5047117A (en) * 1990-09-26 1991-09-10 Micron Technology, Inc. Method of forming a narrow self-aligned, annular opening in a masking layer
US5116460A (en) * 1991-04-12 1992-05-26 Motorola, Inc. Method for selectively etching a feature
US5212111A (en) * 1992-04-22 1993-05-18 Micron Technology, Inc. Local-oxidation of silicon (LOCOS) process using ceramic barrier layer
US5573837A (en) * 1992-04-22 1996-11-12 Micron Technology, Inc. Masking layer having narrow isolated spacings and the method for forming said masking layer and the method for forming narrow isolated trenches defined by said masking layer
JPH05343509A (ja) * 1992-06-05 1993-12-24 Hitachi Ltd 半導体集積回路装置の製造方法
JPH08203884A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp オキシナイトライド膜およびその形成方法ならびにそのオキシナイトライド膜を用いた素子分離酸化膜の形成方法
US6245682B1 (en) * 1999-03-11 2001-06-12 Taiwan Semiconductor Manufacturing Company Removal of SiON ARC film after poly photo and etch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3108377A1 (de) * 1980-03-10 1982-02-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum herstellen von halbleiterschaltkreisen
DE2626738C2 (de) * 1975-06-30 1982-05-27 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433470A (en) * 1981-05-19 1984-02-28 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device utilizing selective etching and diffusion
JPS58132946A (ja) * 1982-02-03 1983-08-08 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2626738C2 (de) * 1975-06-30 1982-05-27 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen
DE3108377A1 (de) * 1980-03-10 1982-02-18 Western Electric Co., Inc., 10038 New York, N.Y. Verfahren zum herstellen von halbleiterschaltkreisen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE J. of Sol.-St. Circ., Bd. SC-17, No. 2, 1982, S. 166-170 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988010510A1 (en) * 1987-06-15 1988-12-29 Ncr Corporation Semiconductor field oxide formation process
EP0388597A2 (de) * 1989-03-23 1990-09-26 Motorola, Inc. Herstellung von Anordnungen mit lateral isolierten Halbleiterzonen
EP0388597A3 (de) * 1989-03-23 1992-07-08 Motorola, Inc. Herstellung von Anordnungen mit lateral isolierten Halbleiterzonen
EP0450091A1 (de) * 1989-10-20 1991-10-09 Oki Electric Industry Co., Ltd. Verfahren zur herstellung von integrierten halbleiterschaltungsvorrichtungen
EP0450091A4 (en) * 1989-10-20 1993-12-22 Oki Electric Ind Co Ltd Method of producing semiconductor integrated circuit devices
DE4417612A1 (de) * 1993-10-14 1995-04-20 Gold Star Electronics Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement
FR2727245A1 (fr) * 1994-11-23 1996-05-24 Korea Electronics Telecomm Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs
FR2728388A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de fabrication d'un transistor bipolaire

Also Published As

Publication number Publication date
US4657630A (en) 1987-04-14
JPS59139643A (ja) 1984-08-10

Similar Documents

Publication Publication Date Title
DE69033595T2 (de) Verfahren zur Herstellung einer Isolationsstruktur für eine vollständige dielektrische Isolation für halbleiterintegrierte Schaltung
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE69231803T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE69623679T2 (de) Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung
DE4314360C2 (de) Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE69231655T2 (de) Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE10124741A1 (de) Aufschlämmung für ein chemisch-mechanisches Polierverfahren und Verfahren zur Herstellung eines Halbleiterbauelements
DE2615754C2 (de)
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE69231653T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Isolierzonen
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE19907062A1 (de) Verfahren zur Herstellung eines DRAM-Zellenkondensators
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE19606682A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
EP1709677B1 (de) Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection