DE4417612A1 - Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement - Google Patents

Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement

Info

Publication number
DE4417612A1
DE4417612A1 DE4417612A DE4417612A DE4417612A1 DE 4417612 A1 DE4417612 A1 DE 4417612A1 DE 4417612 A DE4417612 A DE 4417612A DE 4417612 A DE4417612 A DE 4417612A DE 4417612 A1 DE4417612 A1 DE 4417612A1
Authority
DE
Germany
Prior art keywords
thickness
layer
oxide layer
silicon
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4417612A
Other languages
English (en)
Inventor
Young-Kyoo Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4417612A1 publication Critical patent/DE4417612A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Bildung einer Isolationsschicht für eine örtliche Isolation in einem Halbleiterbauelement. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement, das für ein hochgepacktes Bauelement durch das Ausschließen der Bildung eines sog. Vogelschnabels (im folgenden BB genannt) während einer Oxidation zur Isolation des Bauelements, der bezüglich der Bildung einer aktiven Region nachteilhaft ist, geeignet ist. Weiterhin ist die Isolationsschicht, die durch Anwenden des Verfahrens der vorliegenden Erfindung hergestellt wird, für ein dichtgepacktes Bauelement aufgrund der Tatsache, daß die Beschädigungen, die durch die Spannung und die Topologie des Halbleiterbauelements verursacht werden, minimiert werden, geeignet.
Allgemein wurde das herkömmliche Verfahren zur Bildung einer Isolationsschicht auf der Grundlage des Lokaloxidationsver­ fahrens (LOCOS) bezüglich verschiedener Aspekte fortschrei­ tend verbessert, und solche Verbesserungen wurden in ver­ schiedenen Formen vorgeschlagen.
Es gibt jedoch keine befriedigende Struktur, die die Schub­ spannung aufgrund der Topologie erfüllt und zur gleichen Zeit die Größe des BB reduziert. Um diese zwei Probleme zu lösen, erfolgt ferner eine Komplikation des Verfahrens und sie sind deshalb nicht geeignet, um in die praktische An­ wendung umgesetzt zu werden.
Fig. 1(A1) ist eine Teilschnittdarstellung, die das Ver­ fahren zur Bildung einer Isolationsschicht für ein Halblei­ terbauelement auf der Grundlage des herkömmlichen LOCOS-Ver­ fahrens darstellt. Die Fig. 1(A2) und 1(A3) stellen die Verteilungen der Schubspannung dar, die den größten Einfluß auf die Topologie und die Schadensbildung darstellt, wobei durch Verwendung des Verfahrenssimulators TSUPREM in einem Zustand der Topologie nach der Feldoxidation eine Simulation durchgeführt wird. Die durchgezogenen Linien der Graphen­ kontur zeigen den Fall, in dem der Wert des Schubstresses 1·10⁴ N/cm² (1·10⁹ dyn/cm²) und 5·10⁴ N/cm² (5·10⁹ dyn/cm²) beträgt, während jedes der Intervalle 1·10⁴ N/cm² (1·10⁹ dyn/cm²) ist.
Fig. 1(A1) stellt das Verfahren zur Bildung einer Element­ isolationsschicht auf der Grundlage eines LOCOS-Verfahrens mit teilweise ausgespartem Oxid dar. Dieses Verfahren schließt folgende Schritte ein: Bilden einer Kontaktstellen­ oxidschicht 2 auf einem Siliziumsubstrat 1 zum Puffern der Differenz bei der thermischen Ausdehnung des Siliziums und der Nitridschicht, und Bilden einer Nitridschicht 3 darauf als Zwischenschicht-Isolationsfilm; Entfernen der relevanten Abschnitte der Nitridschicht und der Kontaktstellenoxid­ schicht, um die Feldoxidschicht zu öffnen und Ausführen einer thermischen Oxidation, um eine Feldoxidschicht 2′ zu bilden; und Entfernen der Nitridschicht.
Fig. 1(A2) ist eine graphische Darstellung, die die Topology der Dünnschichtstruktur eines Halbleiters zeigt, wobei eine Simulation durch Verwendung des Verfahrenssimulators "TSUPREM 4" bezüglich der Isolationsschicht des Halbleiter­ bauelements auf der Grundlage des LOCOS-Verfahrens mit teil­ weise ausgespartem Oxid durchgeführt wurde. Die gestrichel­ ten Linien stellen die teilweisen Strukturen der Nitrid­ schicht, der Pufferoxidschicht und des Siliziumsubstrats vor der Bildung der Feldoxidschicht dar. Die durchgezogenen Linien stellen eine Feldoxidschicht dar, die als Ergebnis der Ausdehnung des Volumens der Pufferoxidschicht während des thermischen Oxidationsverfahrens gebildet wurde, und sie stellen ebenfalls die Bildung eines BB als Ergebnis der Aus­ dehnung des Grenzabschnitts zwischen der Nitridschicht und der Feldoxidschicht dar.
Fig. 1(A3) stellt die Verteilung der Schubspannung dar, die als ein Ergebnis der Bildung eines BB auf der Elementiso­ lationsstruktur eines Halbleiterbauelements einen entschei­ denden Einfluß auf die Defektbildung darstellt, wenn das LOCOS-Verfahren mit teilweise ausgespartem Oxid verwendet wird. D.h. aufgrund einer Differenz der thermischen Ausdeh­ nung zwischen der Nitridschicht und dem Silizium wird eine Schubspannung erzeugt und diese Spannung ist auf den BB-Ab­ schnitt konzentriert.
Fig. 1(B1) ist eine Teilschnittdarstellung, die ein Ver­ fahren zur Bildung einer Isolationsschicht für ein Halb­ leiterbauelement auf der Grundlage des LOCOS-Verfahrens darstellt. Fig. 1(B2) und 1(B3) stellen die Verteilung der Schubspannung dar, die einen entscheidenden Einfluß auf die Defektbildung und auf die Topographie hat, wobei eine Simulation unter Verwendung des Verfahrenssimulators "TSUPREM 4" in einem topologischen Zustand nach der Feld­ oxidation durchgeführt wurde. Die durchgezogenen Linien der Graphenkontur stellen den Fall dar, bei dem der Wert der Schubspannung 1·10⁴ N/cm² (1·10⁹ dyn/cm²) bis 5·10⁴ N/cm² (5·10⁹ dyn/cm²) beträgt, wobei jedes der Intervalle eine Länge von 1·10⁴ N/cm² (1·10⁹ dyn/cm²) aufweist.
Fig. 1(B1) stellt ein Verfahren zur Bildung einer Element­ isolationsschicht für ein Halbleiterbauelement auf der Grundlage eines FRO-LOCOS-Verfahrens (FRO = fully recessed oxide = vollständig entferntes Oxid) dar. Das Verfahren schließt folgende Schritte ein: Bilden einer Kontaktstellen­ oxidschicht 12 auf einem Siliziumsubstrat 11, Bilden einer Nitridschicht 13 darauf als Zwischenschicht-Isolationsfilm, Entfernen der relevanten Abschnitte der Nitridschicht und der Kontaktstellenoxidschicht, um den Feldoxidschichtab­ schnitt zu öffnen; Entfernen des offenen Abschnitts des Si­ liziumsubstrats durch anisotropes Ätzen dieses auf eine bestimmte Tiefe; Ausführen einer thermischen Oxidation, um eine Feldoxidschicht 12′ auf dem offenen Abschnitt des Si­ liziumsubstrats zu bilden; und Entfernen der Nitridschicht.
Fig. 1(B2) ist eine graphische Darstellung, die die Topo­ logie der dünnen Struktur eines Halbleiterbauelements zeigt, wobei eine Simulation bezüglich der Elementisolationsschicht eines Halbleiterbauelements unter Verwendung eines Verfah­ renssimulators "TSUPREM 4" und durch Anwenden des FRO-LOCOS-Verfahrens durchgeführt wurde. Die gestrichelten Linien zeigen die teilweisen Strukturen einer Nitridschicht, einer Pufferoxidschicht und des Siliziumsubstrats vor der Bildung der Feldoxidschicht. Die durchgezogenen Linien zei­ gen eine Feldoxidschicht, die durch die Ausdehnung des Vo­ lumens der Pufferoxidschicht während der thermischen Oxida­ tion gebildet wurde, und sie zeigen ebenfalls die Bildung eines BB auf der Nitridschicht und auf dem Siliziumsubstrat als ein Ergebnis der thermischen Ausdehnung der Grenzab­ schnitte zwischen der Nitridschicht und der Feldoxidschicht.
Fig. 1(B3) stellt die Verteilung der Schubspannung dar, die einen entscheidenden Einfluß auf die Defektbildung in einer Elementisolationsschicht eines Halbleiterbauelements dar­ stellt, das durch Anwenden des FRO-LOCOS-Verfahrens gebildet wurde. D.h. aufgrund einer Differenz der thermischen Ausdeh­ nungsrate zwischen der Nitridschicht und dem Silizium wird die Schubspannung erzeugt, und diese Schubspannung ist auf den BB-Abschnitt konzentriert.
Bei den oben beschriebenen herkömmlichen Techniken zum Bil­ den einer Isolationsschicht für ein Halbleiterbauelement können die Probleme der Größe des BB und die Minimierung der Schubspannung nicht gleichzeitig befriedigt werden. Weiter­ hin wird das Verfahren aufgrund der Zunahme der verwendeten Maskenoperationen kompliziert.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Bilden einer Elementisolationsschicht für ein Halbleiterbauelement zu schaffen, das die Probleme bezüglich der Größe des BB und bezüglich der Minimierung der Schub­ spannung gleichzeitig befriedigen kann und die zusätzliche Komplizierung des Verfahrens aufgrund der Verwendung von mehr Maskenoperationen vermeidet.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 ge­ löst.
Die vorliegende Erfindung schafft ein Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement, bei dem nach dem Ätzen des Siliziumsubstrats auf der Grundlage des herkömmlichen LOCOS-Verfahrens beim Bilden der Isola­ tionsschicht eine erste Seitenwandbeabstandung zum Steuern der Schubspannung und eine zweite Seitenwandbeabstandung zum Steuern des BB gebildet wurde.
Bei einem Verfahren zum Bilden einer Elementisolations­ schicht für ein Halbleiterbauelement gemäß der vorliegenden Erfindung wird eine Kontaktstellenoxidschicht gebildet, die vorgesehen ist, um die Differenz der thermischen Ausdeh­ nungsraten zwischen einem Siliziumsubstrat und einer Nitrid­ schicht zu puffern. Eine erste und eine zweite Seitenwandbe­ abstandung wird gebildet, so daß der Fluß des Oxidationsmit­ tels in die puffernde Kontaktstellenoxidschicht vermieden wird, und daß die Beschädigungen verursachende Schubspannung reduziert wird. Folglich wird der strukturelle Defekt in der Form eines Vogelschnabels verhindert, wodurch eine dichtge­ packte Elementregion sichergestellt wird. Weiterhin wird während der Bildung des monokristallinen Siliziums die Auf­ wachsdicke optimiert, so daß das Bauelement abgeflacht wird, wodurch das Verfahren vereinfacht wird.
Das erfindungsgemäße Verfahren umfaßt folgende Schritte:
(a) Bilden einer Kontaktstellenoxidschicht bzw. Pad-Oxid­ schicht und einer Nitridschicht auf einem Siliziumsubstrat; (b) Ätzen der Kontaktstellenoxidschicht und der Nitrid­ schicht, um den Abschnitt zu öffnen, auf dem eine Isola­ tionsregion gebildet werden soll; (c) Entfernen einer bestimmten Dicke (tsi) des Abschnitts des Siliziumsubstrats, auf dem die Isolationsregion gebildet werden soll; (d) Bil­ den einer ersten Seitenwandbeabstandung auf dem teilweise entfernten Siliziumsubstrat und auf den Seiten der Kontakt­ stellenoxidschicht; (e) Bilden einer zweiten Seitenwandbe­ abstandung auf den Seiten der ersten Seitenwandbeabstandung und auf den Seiten der Nitridschicht der Grenze der Isola­ tionsregion; (f) Aufwachsen von monokristallinem Silizium auf der Oberfläche des freigelegten Siliziumsubstrats; und (g) Ausführen einer Feldoxidation, um eine Feldoxidschicht zu bilden.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin­ dung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1(A1), (A2), (A3) und (B1), (B2), (B3) die Topographie und die Verteilung der Schubspannung in der herkömmlichen Elementisolationsschicht für ein Halbleiterbauelement;
Fig. 2(a)-(f) das Verfahren zur Bildung der Isolations­ schicht für ein Halbleiterbauelement gemäß der vorliegenden Erfindung;
Fig. 3A und 3B die Verteilung der Schubspannung und die Topographie, die sich bei der Struktur der doppelten Seitenwände ergibt, wenn die Ele­ mentisolationsschicht für ein Halbleiterbau­ elememt gemäß der vorliegenden Erfindung ge­ bildet wird;
Fig. 4A und 4B die Verteilung der Schubspannung und der Topographie, die sich in dem Fall des Be­ reitstellens einer einzelnen Seitenwand er­ gibt, zum Vergleich mit der Isolations­ schicht des Halbleiterbauelements gemäß der vorliegenden Erfindung.
Fig. 2 stellt das Verfahren zur Bildung der Elementisola­ tionsschicht für ein Halbleiterbauelement gemäß der vor­ liegenden Erfindung dar.
Wie in Fig. 2a gezeigt ist, wird eine Kontaktstellenoxid­ schicht auf ein Siliziumsubstrat 21 abgeschieden, und dann wird eine Nitridschicht 23 darauf abgeschieden. Später, nachdem die Wärmebehandlung zur Bildung einer Feldoxid­ schicht ausgeführt wurde, spielt die Kontaktstellenoxid­ schicht 22 eine puffernde Rolle zum Reduzieren der Schub­ spannung, die durch die Differenz der thermischen Ausbrei­ tungskoeffizienten zwischen der Nitridschicht 23 und dem Silizium des Substrats hervorgerufen wird. Währenddessen verhindert die Nitridschicht die Oxidation der aktiven Region während des Feldoxidationsschrittes.
Dann wird, wie in Fig. 2b gezeigt ist, ein Photoresist auf die Nitridschicht 23 aufgebracht, und eine Photoresist­ struktur (nicht gezeigt) wird durch Belichten und Entwickeln unter Verwendung einer Isolationsregionbildungsmaske defi­ niert. Dann werden die Nitridschicht 23 und die puffernde Kontaktstellenoxidschicht 22 anisotrop geätzt.
Dann wird, wie in Fig. 2c gezeigt ist, ein anisotropes Ätzen unter Verwendung der Nitridschicht 23′ als Maske ausgeführt, um das Silizium des Substrats bis auf eine bestimmte Tiefe (tsi) zu entfernen. Wenn die Siliziumätztiefe (tsi) zu tief ist, wird während der Entfernung des Nitrids der zweiten Seitenwandbeabstandung nach der Oxidation ein Loch gebildet, und deshalb sollte die Ätztiefe wünschenswerterweise ein Viertel der erwarteten Feldoxidschichtdicke sein.
Dann wird, wie in Fig. 2d gezeigt ist, ein Polysilizium oder ein Oxid auf die gesamte Oberfläche der Struktur abgeschie­ den, und dann wird ein anisotropes Ätzen unter Verwendung des Siliziumsubstrats als Ätzstoppschicht durchgeführt, wo­ durch eine erste Seitenwandbeabstandung 211 definiert wird. Die Abscheidungsdicke des Polysiliziums oder der Oxidschicht ist entworfen, um kleiner zu sein als die Dicke tsi des Si­ liziumsubstrats plus die Dicke der Kontaktstellenoxidschicht 22 plus der Dicke der Nitridschicht 23′. Die erste Seiten­ wandbeabstandung, die so gebildet ist, wird die Erzeugung der Schubspannung vermeiden, die aufgrund einer Differenz der thermischen Ausbreitungskoeffizienten zwischen dem Siliziumsubstrat 21 und der Nitridschicht 23′ hervorgerufen werden kann. D.h. die erste Seitenwandbeabstandung 211 be­ steht aus Polysilizium oder Siliziumoxid, so daß der viskose Fluß des Oxidationsmittels während der Feldoxidation glatter wird, wodurch es möglich wird, die Schubspannung zwischen den Materialien zu steuern.
Dann wird, wie in Fig. 2e gezeigt ist, eine Nitridschicht auf die gesamte Oberfläche abgeschieden, und dann wird ein anisotropes Ätzen unter Verwendung des Siliziumsubstrats 21 als Ätzstoppschicht durchgeführt, wodurch eine zweite Sei­ tenwandbeabstandung 212 auf den Seiten der Nitridschicht­ struktur 23′ und auf der Oberfläche der ersten Seitenwand­ beabstandung 211 gebildet wird. Die zweite Seitenwandbeab­ standung 212, die so gebildet ist, wird die Bildung eines BB vermeiden, die während der Feldoxidation auftreten kann.
Dann wird, wie in Fig. 2f gezeigt ist, monokristallines Silizium mit einer Dicke von tsi auf die Oberfläche des freigelegten Siliziumsubstrats 21 aufgewachsen.
Danach wird ein Feldoxidationsverfahren ausgeführt, um eine Feldoxidschicht zu bilden, die eine aktive Region und eine isolierende Region unterscheidet. Wenn die zweite Seiten­ wandbeabstandung 212 von der ersten geätzten Front hinunter zu der Siliziumänderungstiefe nach dem Aufwachsen des mono­ kristallinen Siliziums oxidiert ist, vermeidet die zweite Seitenwandbeabstandung 212, die im Schritt (e) gebildet wird, den Fluß des Oxidationsmittels in die aktive Region (die sich unter der Nitridschicht bildet), wodurch die Bil­ dung des BB verhindert wird.
Fig. 3A und 3B stellen die Verteilung der Schubspannung und die Topographie nach dem Ausführen der Feldoxidation auf der Grundlage des Bildungsverfahrens gemäß der vorliegenden Er­ findung dar, wobei eine Simulation durch Verwendung von TSUPREM 4 ausgeführt wurde. Fig. 4A und 4B stellen die Schubspannungsvergleichsergebnisse für den Fall dar, bei dem die erste Seitenwandbeabstandung nicht gebildet ist, d. h. bei dem eine einzelne Seitenwandbeabstandung vorgesehen ist. Die zwei Fälle verwenden den gleichen Wärmezyklus.
Fig. 3A ist eine graphische Darstellung, die die Elemente­ isolationsschicht für ein Halbleiterbauelement zeigt, d. h. die Topologie der Dünnschichtstruktur eines Halbleiterbau­ elements, wobei eine Simulation unter Verwendung des Ver­ fahrenssimulators TSUPREM 4 durchgeführt wurde. Die Zeich­ nung zeigt eine Nitridschicht 33, eine Pufferkontaktstellen­ oxidschicht 32, eine erste Seitenwandbeabstandung 311, eine zweite Seitenwandbeabstandung 312, eine Feldoxidschicht 32′ und ein Siliziumsubstrat 31, nach dem Ausführen der Feld­ oxidation, und es ist insbesondere zu erkennen, daß sich kein BB gebildet hat.
Das Volumen der Kontaktstellenoxidschicht erweitert sich während der thermischen Oxidation zum Bilden einer Feldoxid­ schicht. Aus diesem Grund kann sich ein BB-Defekt auf dem äußeren Abschnitt der Grenze zwischen der Nitridschicht und dem Silizium aufgrund der Ausbreitung des Grenzabschnitts zwischen der Nitridschicht und der Feldoxidschicht bilden. Wenn das Silizium jedoch nach dem Aufwachsen des mono­ kristallinen Siliziums auf die erste geätzte Siliziumfront bis auf die Siliziumänderungstiefe hinunter oxidiert ist, verhindert die zweite Seitenwandbeabstandung 312 den Fluß des Oxidationsmittels in die aktive Region, wodurch die Bildung eines BB vermieden wird. Die ersten Seitenwandbeab­ standung nimmt die Schubspannung auf, um die Bildung eines BB zu hemmen.
Fig. 3B stellt die Verteilung der Schubspannung dar, die einen entscheidenden Einfluß auf die Bildung eines Defekts in einer Isolationsschicht eines Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt. Die Schubspannung wird aufgrund einer Differenz der thermischen Ausbreitung zwischen der Nitridschicht und dem Silizium bei den her­ kömmlichen Techniken erzeugt, und die Verteilung der Schub­ spannung ist auf den BB-Abschnitt konzentriert. Gemäß der vorliegenden Erfindung wird die erste Seitenwandbeabstandung 311 jedoch durch Verwendung von Polysilizium oder Silizium­ oxid gebildet, so daß die Beabstandung 311 fähig sein sollte, die Schubspannung zwischen den Materialien durch Glattmachen des viskosen Flusses des Oxidationsmittels zu steuern. Folglich ist, wie durch die gestrichelten Linien in der Zeichnung gezeigt ist, die Schubspannung nicht auf den herkömmlichen BB konzentriert, sondern ist gleichmäßig ver­ teilt.
Fig. 4A und 4B stellen aus Vergleichsgründen die Ver­ teilungen der Schubspannung und die Topographie für den Fall dar, bei dem lediglich eine zweite Seitenwandbeabstandung 412 in der Elementisolationsschicht für ein Halbleiterbau­ element gebildet ist.
Fig. 4A stellt die Dünnschichtstrukturtopologie für eine Isolationsschicht für ein Halbleiterbauelement für den Fall dar, bei dem lediglich die zweite Seitenwandbeabstandung vorgesehen ist, und wobei eine Simulation unter Verwendung des Verfahrenssimulators TSUPREM 4 durchgeführt wurde. Die Zeichnung zeigt eine Nitridschicht 43, eine Pufferkontakt­ stellenoxidschicht 42, die zweite Seitenwandbeabstandung 412, eine Feldoxidschicht 42′, ein Siliziumsubstrat 41 nach der Feldoxidation und inbesondere ist anders als bei Fig. 3A zu sehen, daß die zweite Seitenwandbeabstandung 42 etwas verdreht ist. Dies wird wie folgt erklärt. Wenn die zweite Seitenwandbeabstandung 412 nach dem Aufwachsen des mono­ kristallinen Siliziums auf die erste geätzte Siliziumfront bis auf die Siliziumänderungstiefe oxidiert wird, verhindert die Beabstandung 412 den Fluß des Oxidationsmittels in die aktive Region, die sich unter der Nitridschicht befindet. Es gibt jedoch keine erste Seitenwandbeabstandung wie in der vorliegenden Erfindung und deshalb kann die Schubspannung nicht gesteuert werden.
Fig. 4B stellt die Verteilung der Schubspannung dar, die die Bildung des BB-Defekts beeinflußt, für den Fall, bei dem lediglich die zweite Seitenwandbeabstandung in der Isola­ tionsschicht für ein Halbleiterbauelement vorgesehen ist. Anders als bei der vorliegenden Erfindung hat diese Struktur keine erste Seitenwandbeabstandung und die Schubspannung wird aufgrund einer Differenz der thermischen Ausbreitung zwischen der Nitridschicht und dem Silizium erzeugt. Diese Schubspannung ist auf den BB-Abschnitt konzentriert, was dazu führt, daß ein geringer BB gebildet wird. D.h. es kann gesehen werden, daß die Schubspannung sich auf den BB-Ab­ schnitt konzentriert, wie dies bei herkömmlichen Techniken der Fall ist.
Gemäß der vorliegenden Erfindung, wie sie oben beschrieben wurde, wird während der Bildung der Feldisolationsschicht eine Kontaktstellenoxidschicht zwischen dem Siliziumsubstrat und der Nitridschicht gebildet, um die Differenz der ther­ mischen Ausbreitung zwischen der Nitridschicht und dem Silizium zu absorbieren, und dann werden eine erste und eine zweite Seitenwandbeabstandung gebildet, so daß der Fluß des Oxidationsmittels in die puffernde Kontaktstellenoxidschicht gehemmt wird, und daß die Schubspannung, die die Ursache für die Beschädigungen ist, reduziert wird. Folglich wird die BB-Bildung vermieden und es wird eine dichtgepackte aktive Region sichergestellt. Weiterhin wird während des Aufwach­ sens des monokristallinen Siliziums die Aufwachsdicke opti­ miert, so daß das Bauelement geebnet wird, und daß das Ver­ fahren vereinfacht wird.

Claims (7)

1. Verfahren zur Bildung einer Elementisolationsschicht für ein Halbleiterbauelement, gekennzeichnet durch folgende Schritte:
  • (a) Bilden einer Kontaktstellenoxidschicht (22) bzw. Pad-Oxidschicht und einer Nitridschicht (23) auf einem Siliziumsubstrat;
  • (b) Ätzen der Kontaktstellenoxidschicht und der Nitrid­ schicht, um den Abschnitt zu öffnen, auf dem eine Isolationsregion gebildet werden soll;
  • (c) Entfernen einer bestimmten Dicke (tsi) des Ab­ schnitts des Siliziumsubstrats, auf dem die Iso­ lationsregion gebildet werden soll;
  • (d) Bilden einer ersten Seitenwandbeabstandung (211) auf dem teilweise entfernten Siliziumsubstrat und auf den Seiten der Kontaktstellenoxidschicht;
  • (e) Bilden einer zweiten Seitenwandbeabstandung (212) auf den Seiten der ersten Seitenwandbeabstandung (211) und auf den Seiten der Nitridschicht der Grenze der Isolationsregion;
  • (f) Aufwachsen von monokristallinem Silizium auf der Oberfläche des freigelegten Siliziumsubstrats und
  • (g) Ausführen einer Feldoxidation, um eine Feldoxid­ schicht zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die im Schritt (b) entfernte Dicke des Silizium­ substrats gleich einem Viertel der Zieldicke der er­ warteten Feldoxidschicht ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die im Schritt (d) gebildete erste Seitenwandbeab­ standung aus Polysilizium besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dicke des abgeschiedenen Polysiliziums kleiner ist als die Dicke der entfernten Dicke des Silizium­ substrats plus der Dicke der Kontaktstellenoxidschicht und plus der Dicke der Nitridschicht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Seitenwandbeabstandung (211) aus Silizium­ oxid besteht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke des abgeschiedenen Siliziumoxids kleiner ist als die entfernte Dicke des Siliziumsubstrats plus der Dicke der Kontaktstellenoxidschicht und plus der Dicke der Nitridschicht.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die im Schritt (f) aufgewachsene Dicke des mono­ kristallinen Siliziums eingestellt ist, um eine Ein­ ebnung zu erreichen.
DE4417612A 1993-10-14 1994-05-19 Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement Withdrawn DE4417612A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021278A KR970003731B1 (ko) 1993-10-14 1993-10-14 반도체 장치의 소자 격리막 제조방법

Publications (1)

Publication Number Publication Date
DE4417612A1 true DE4417612A1 (de) 1995-04-20

Family

ID=19365788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4417612A Withdrawn DE4417612A1 (de) 1993-10-14 1994-05-19 Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement

Country Status (4)

Country Link
US (1) US5457067A (de)
JP (1) JP2757786B2 (de)
KR (1) KR970003731B1 (de)
DE (1) DE4417612A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422593B2 (ja) * 1995-04-07 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5612248A (en) * 1995-10-11 1997-03-18 Micron Technology, Inc. Method for forming field oxide or other insulators during the formation of a semiconductor device
US5824594A (en) * 1996-04-29 1998-10-20 Samsung Electronics Co., Ltd. Integrated circuit device isolating methods including silicon spacers and oxidation barrier films
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
KR100247939B1 (ko) * 1997-09-08 2000-03-15 윤종용 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법
KR100352746B1 (ko) * 2000-08-18 2002-09-16 박상업 날염 인쇄물의 후처리장치
US7115449B2 (en) * 2003-06-24 2006-10-03 National Chiao Tung University Method for fabrication of polycrystalline silicon thin film transistors
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
FR2879020B1 (fr) * 2004-12-08 2007-05-04 Commissariat Energie Atomique Procede d'isolation de motifs formes dans un film mince en materiau semi-conducteur oxydable
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3402825A1 (de) * 1983-01-31 1984-08-02 Hitachi, Ltd., Tokio/Tokyo Halbleiteranordnung mit isolationsnut und herstellungsverfahren
EP0243850A2 (de) * 1986-04-29 1987-11-04 Tektronix, Inc. Selektive epitaxische Isolierungsschicht durch Oxidfeld
JPH0432246A (ja) * 1990-05-29 1992-02-04 Fujitsu Ltd 半導体装置の製造方法
EP0498717A1 (de) * 1991-02-07 1992-08-12 France Telecom Verfahren zur vergrabenen lokalisierten Oxidation eines Siliziumsubstrates und deren entsprechende integrierte Schaltung
US5252511A (en) * 1991-03-04 1993-10-12 Samsung Electronics Co., Ltd. Isolation method in a semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835938A (ja) * 1981-08-28 1983-03-02 Toshiba Corp 半導体装置の製造方法
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
JPS60133739A (ja) * 1983-12-21 1985-07-16 Fujitsu Ltd 半導体装置の製造方法
JPS63141346A (ja) * 1986-12-03 1988-06-13 Sony Corp 半導体装置の製造方法
JPS63261728A (ja) * 1987-04-20 1988-10-28 Sony Corp 半導体装置の製造方法
JPH01161851A (ja) * 1987-12-18 1989-06-26 Sony Corp 半導体装置の製造方法
JPH02206148A (ja) * 1989-02-06 1990-08-15 Toshiba Corp 半導体装置の製造方法
US5108946A (en) * 1989-05-19 1992-04-28 Motorola, Inc. Method of forming planar isolation regions
JPH02304927A (ja) * 1989-05-19 1990-12-18 Nec Corp 半導体装置の製造方法
JPH04151838A (ja) * 1990-10-15 1992-05-25 Mitsubishi Electric Corp 半導体装置の製造方法
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3402825A1 (de) * 1983-01-31 1984-08-02 Hitachi, Ltd., Tokio/Tokyo Halbleiteranordnung mit isolationsnut und herstellungsverfahren
EP0243850A2 (de) * 1986-04-29 1987-11-04 Tektronix, Inc. Selektive epitaxische Isolierungsschicht durch Oxidfeld
JPH0432246A (ja) * 1990-05-29 1992-02-04 Fujitsu Ltd 半導体装置の製造方法
EP0498717A1 (de) * 1991-02-07 1992-08-12 France Telecom Verfahren zur vergrabenen lokalisierten Oxidation eines Siliziumsubstrates und deren entsprechende integrierte Schaltung
US5252511A (en) * 1991-03-04 1993-10-12 Samsung Electronics Co., Ltd. Isolation method in a semiconductor device

Also Published As

Publication number Publication date
US5457067A (en) 1995-10-10
JPH07161704A (ja) 1995-06-23
JP2757786B2 (ja) 1998-05-25
KR970003731B1 (ko) 1997-03-21
KR950012678A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
DE4417612A1 (de) Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE19526011C1 (de) Verfahren zur Herstellung von sublithographischen Ätzmasken
DE10127231B4 (de) Herstellungsverfahren eines Halbleitersubstrats
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
WO2005034215A1 (de) Verfahren zum erzeugen einer hartmaske und hartmasken-anordnung
DE10219398B4 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE3317222A1 (de) Verfahren zum herstellen einer halbleiterstruktur
DE102006060800B4 (de) Verfahren zum Bilden eines Grabens
DE4341171A1 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE19606682C2 (de) Halbleitereinrichtung mit einem Elementisolationsoxidfilm, der eine flache Oberfläche aufweist, und Verfahren zur Herstellung einer solchen Halbleitereinrichtung
DE10011642A1 (de) Verfahren zur Erzeugung einer Flachgrabenisolation in der Halbleiterherstellung
DE102006048960B4 (de) Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE4121129A1 (de) Elementisolationsverfahren fuer halbleitervorrichtungen
DE19835891A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE102005037566A1 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE69737186T2 (de) Verfahren zur lateralen isolation einer aktiven region eines mos transistors
DE19524202C2 (de) Verfahren zur Bildung eines Feldoxydfilmes für eine Halbleitervorrichtung
DE4444609C2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: LG SEMICON CO. LTD., CHUNGCHEONGBUK-DO, KR

8110 Request for examination paragraph 44
8130 Withdrawal