DE4121129A1 - Elementisolationsverfahren fuer halbleitervorrichtungen - Google Patents

Elementisolationsverfahren fuer halbleitervorrichtungen

Info

Publication number
DE4121129A1
DE4121129A1 DE4121129A DE4121129A DE4121129A1 DE 4121129 A1 DE4121129 A1 DE 4121129A1 DE 4121129 A DE4121129 A DE 4121129A DE 4121129 A DE4121129 A DE 4121129A DE 4121129 A1 DE4121129 A1 DE 4121129A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
trench
insulation layer
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE4121129A
Other languages
English (en)
Inventor
Hyeon-Jin Cho
Soo-Gil Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4121129A1 publication Critical patent/DE4121129A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Elementisolationsverfahren für Halbleitervorrichtungen und mehr im einzelnen ein Verfahren zur Ausbildung von Elementisolationsbereichen mittels einer Grabenstruktur.
Elementisolationsbereiche spielen eine Rolle beim Vorsehen einer elektrischen Isolation zwischen Elementen für Halblei­ tervorrichtungen. Die Erhöhung der Dichte von Halbleitervor­ richtungen macht jedoch die elektrische Isolation zwischen den Elementen unmöglich, das heißt, VLSI-Schaltkreise erfor­ dern Elementisolationsbereiche im Bereich von 0,3 µm bis 0,4 µm, aber die derzeitige Fotoätztechnik ist nicht in der Lage, die Grenze des 0,5-µm-Bereichs zu überwinden. Daher besteht ein dringender Bedarf für ein neues Verfahren, das sich für VLSI-Vorrichtungen eignet. Andererseits kann selbst dann, wenn die Elementisolationsbereiche mit einer Grabenbreite un­ terhalb von 0,5 µm zu verwirklichen wären, das Vogelschnabel­ phänomen nicht verhindert werden, welches wahrscheinlich in dem Oxidationsverfahren nach dem Ätzen des Grabens auftritt.
Ein Ziel der Erfindung ist die Schaffung eines Verfahrens zur Bildung von Elementisolationsbereichen der Halbleitervorrich­ tungen, wobei die Elementisolationsbereiche versehen sind mit einer Grabenbreite unterhalb der Grabenbreite, die auf der gegenwärtigen Fotoätztechnik beruht.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Ele­ mentisolationsverfahrens der Halbleitervorrichtung, welches in der Lage ist, das Innere eines Grabens auszufüllen ohne den Vogelschnabeleffekt, der durch ein Ätzen des Grabens be­ gleitet wird.
Zur Erreichung des Zieles umfaßt das Elementisolationsverfah­ ren gemäß der Erfindung die Schritte, daß nacheinander eine erste Isolierschicht, die aus einer Oxidschicht besteht, eine zweite Isolierschicht, die aus einer Nitridschicht besteht, und eine erste leitende Schicht, die aus einer polykristalli­ nen Siliziumschicht besteht, auf ein Halbleitersubstrat eines ersten Leitfähigkeitstyps aufgebracht werden, daß ein gewähl­ ter Abschnitt der ersten leitenden Schicht entsprechend einem Elementisolationsbereich geätzt wird und der Rest der ersten leitenden Schicht einer thermischen Oxidation unterworfen wird, daß anschließend die zweite und die erste Isolier­ schicht entfernt werden unter Verwendung einer oxidierten er­ sten leitenden Schicht als Maske, und daß ein Graben gebildet wird, indem ein freigelegtes Substrat dem Ätzen unterworfen wird.
Zur Erreichung des anderen Zieles der Erfindung umfaßt das Elementisolationsverfahren erfindungsgemäß die Schritte, daß eine Pufferisolationsschicht auf der Innenwand des Grabens gebildet wird, um eine Oberfläche zu stabilisieren, die mit dem Siliziumsubstrat in Kontakt steht, daß dann eine zweite leitende Schicht aus polykristallinem Silizium über der Fläche des Siliziumsubstrats aufgebracht wird, und daß das Innere des Grabens mit nur einer oxidierten zweiten leitenden Schicht gefüllt wird, indem die Oxidation der zweiten leiten­ den Schicht eingestellt wird, oder das Innere des Grabens nach der Oxidation der zweiten leitenden Schicht mit einem anderen Isoliermaterial als einer Nitridschicht gefüllt wird.
Im folgenden wird die Erfindung anhand der Zeichnung näher beschrieben. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht der Vorrichtung der Erfindung; und
Fig. 2A bis 2I das Herstellverfahren gemäß der Erfindung.
Fig. 1 zeigt einen Schnitt der Grabenisolationsbereiche. Die Halbleitervorrichtung umfaßt: einen Isolationsgraben 22 mit einer kleineren Breite als der, die mit der gegenwärtigen Fotoätztechnik gebildet wird, wobei der Graben 22 in einer gewählten Position eines Halbleitersubstrats 10 eines ersten Leitfähigkeitstyps gebildet wird, eine oxidierte polykristal­ line Siliziumschicht 28, die benachbart der inneren Wand des Grabens 22 positioniert ist, ein Isoliermaterial 30, welches das Innere des Grabens ausfüllt, und eine Gateoxidschicht, die auf dem gewählten Abschnitt des Substrats gebildet ist und mit der oxidierten polykristallinen Siliziumschicht 28 verbunden ist.
Die Fig. 2A bis 2I zeigen das Herstellverfahren für die Halbleitervorrichtung gemäß der Erfindung. Es ist zu beach­ ten, daß die gleichen Teile wie die von Fig. 1 mit den glei­ chen Bezugszeichen bezeichnet sind.
Wie in Fig. 2A gezeigt, werden eine Auflage-Oxidschicht 12, eine Nitridschicht 14 und eine erste polykristalline Silizi­ umschicht 16 der Reihe nach aufgebracht auf das Siliziumsub­ strat 10 des ersten Leitfähigkeitstyps in Dicken von 200 bis 500 Å, 500 bis 1500 Å bzw. 1000 bis 1500 Å. Dann wird ein Fo­ tolack auf die polykristalline Siliziumschicht 16 aufge­ bracht, und durch ein Fotoätzverfahren wird ein Fotoresistmu­ ster 18 gebildet. Auf diese Weise wird ein vorgegebener Be­ reich der polykristallinen Siliziumschicht 16 entsprechend einem Elementisolationsbereich freigelegt. Dann wird die freigelegte polykristalline Siliziumschicht geätzt. Hier be­ trägt die Musterbreite des Elementisolationsbereichs 0,5 µm, welches die Grenze des Fotoätzverfahrens ist.
Wie in Fig. 2B gezeigt, wird das Fotoresistmuster 18 ent­ fernt, und dann wird der Rest der ersten polykristallinen Siliziumschicht 16 einer thermischen Oxidation unterworfen, um eine oxidierte polykristalline Siliziumschicht 20 zu bil­ den, wobei diese nach oben und zur Seite hin anschwillt. Die durch die thermische Oxidation verursachte Anschwellgröße be­ trägt etwa 500 Å. Ein Abstand d zwischen den inneren Seiten der oxidierten polykristallinen Siliziumschicht 20 beträgt 0,4 µm und wird durch die Dicke der ursprünglichen ersten po­ lykristallinen Siliziumschicht 16 gesteuert.
Wie in Fig. 2C gezeigt, wird eine Trockenätzung auf einen freigelegten Bereich der Nitridschicht 14 und der Oxidschicht 12 angewendet, um diese durch die oxidierte polykristalline Siliziumschicht 20 hindurch zu entfernen, die als Maske dient. Auf diese Weise wird eine gewählte Oberfläche des Halbleitersubstrats freigelegt. Wie in Fig. 2D gezeigt, wird der freigelegte Abschnitt des Siliziumsubstrats 10 unter Ver­ wendung der oxidierten polykristallinen Siliziumschicht 20 als Maske geätzt in eine Tiefe von 0,5 bis 3 µm, wodurch ein Graben 22 gebildet wird.
Wie in Fig. 2E gezeigt, wird eine thermische Oxidation an der inneren Fläche des Grabens 22 durchgeführt, um eine Puf­ feroxidschicht 24 zu bilden, und dann werden dahinein Stör­ stellen des ersten Leitfähigkeitstyps ionenimplantiert, wodurch eine ionenimplantierter Bereich für eine Feldblende (field stop) gebildet wird.
Wie in Fig. 2F gezeigt, wird eine zweite polykristalline Si­ liziumschicht vorgegebener Dicke auf der gesamten Oberfläche der Halbleitervorrichtung und der inneren Wand des Grabens gebildet. Wie in Fig. 2G gezeigt, wird dann eine thermische Oxidation auf die zweite polykristalline Siliziumschicht 26 angewendet, wodurch eine oxidierte polykristalline Silizium­ schicht 28 gebildet wird, die nach oben und zur Seite hin an­ geschwollen ist.
Wie in Fig. 2H gezeigt, wird eine Isolierschicht 30 über die gesamte Oberfläche des Substrats 10 aufgebracht, die aus­ reicht, um das Innere des Grabens vollständig zu füllen, und dann flach gemacht wird. Bei der Bildung der Isolierschicht 30 sollte keine Nitridschicht verwendet werden, da die oxi­ dierte Siliziumschicht 28 und die Isolierschicht 30 in dem folgenden Schritt gleichzeitig abgeätzt werden unter Verwen­ dung der Nitridschicht 14 als Ätzsperrschicht.
Wie in Fig. 2I gezeigt, werden die oxidierte polykristalline Siliziumschicht 28 und die Isolierschicht 30 ausreichend ge­ ätzt, bis die Oberfläche der Nitridschicht 14 ausreichend freigelegt ist, dann wird die Nitridschicht 14 entfernt, in­ dem sie eine naßchemische Ätzung erhält, wodurch die Bildung eines Elementisolationsbereichs in der Gestalt eines Grabens beendet ist.
In der oben erwähnten Ausführungsform der Erfindung ist das Innere des Grabens mit einer von einer Nitridschicht ver­ schiedenen Isolierschicht besetzt, wie in Fig. 2H gezeigt. Jedoch besetzt bei einer anderen Ausführungsform gemäß der Erfindung anstelle der Nitridschicht undotiertes polykristal­ lines Silizium das Innere des Grabens, und dann wird das Ziel der Erfindung durch Oxidieren des undotierten polykristalli­ nen Siliziums erreicht. In der in den Figuren gezeigten Aus­ führungsform der Erfindung wird eine Isolierschicht aufge­ bracht nach dem Oxidieren der zweiten polykristallinen Sili­ ziumschicht, wie in Fig. 2G gezeigt. In noch einer weiteren Ausführungsform der Erfindung kann jedoch das Innere des Gra­ bens lediglich mit dem zweiten polykristallinen Silizium ge­ füllt werden, ohne zusätzlich eine Isolierschicht aufzubrin­ gen, durch angemessene Steuerung der Oxidation der zweiten der zweiten polykristallinen Siliziumschicht.
Gemäß der beschriebenen Erfindung wird die Breite des Fotore­ sistmusters bis zu der Grenzbreite der Fotoätztechnik gebil­ det, und dann wird unter Nutzung der Volumenexpansion, die auf einer thermischen Oxidation der polykristallinen Schicht beruht, schließlich ein Elementisolationsbereich von 0,3 bis 0,4 µm erzielt. Da eine Pufferoxidschicht und eine polykri­ stalline Siliziumschicht nacheinander auf der inneren Wand des Grabens ausgebildet werden und danach eine thermische Oxidation an der polykristallinen Siliziumschicht durchge­ führt wird, wird ferner ein grabenförmiger Elementisolations­ bereich gebildet, in welchem das Auftreten der Vogelschna­ belerscheinung unterdrückt wird. Folglich trägt die Erfindung stark zur Erhöhung der Dichte der Halbleitervorrichtung bei.
Obzwar die Erfindung im einzelnen unter Bezug auf bevorzugte Ausführungsformen gezeigt und beschrieben worden ist, ver­ steht es sich für den Fachmann, daß die vorgenannten und an­ dere Veränderungen in der Form und in Einzelheiten vorgenom­ men werden können, ohne von dem Gedanken und Rahmen der Erfindung abzuweichen.

Claims (11)

1. Elementisolationsverfahren einer Halbleitervorrichtung, gekennzeichnet durch die Schritte,
daß nacheinander eine erste Isolationsschicht, eine zweite Isolationsschicht und eine erste leitende Schicht über einer Oberfläche eines Halbleitersubstrats eines ersten Leitfähig­ keitstyps aufgebracht werden,
daß ein gewählter Abschnitt der ersten leitenden Schicht entsprechend einem Elementisolationsbereich einem Ätzprozeß unterworfen wird und danach der Rest der ersten leitenden Schicht einem thermischen Oxidationsprozeß unterworfen wird, um so eine oxidierte erste leitende Schicht zu bilden,
daß gewählte Abschnitte der zweiten Isolationsschicht und der ersten Isolationsschicht einem Ätzprozeß unterworfen wer­ den, bis eine gewählte Oberfläche des Substrats freigelegt ist, indem die oxidierte erste leitende Schicht als Maske verwendet wird,
daß ein Graben gebildet wird durch einen Ätzprozeß, der auf eine freigelegte Oberfläche des Substrats angewendet wird,
daß eine Pufferisolationsschicht an einer inneren Wand des Grabens gebildet wird und danach eine zweite leitende Schicht über einem Rest der gesamten Fläche des Substrats und der inneren Wand des Grabens aufgebracht wird,
daß das Innere des Grabens mit einem Isolationsmaterial ge­ füllt wird,
und daß ein Abätzprozeß durchgeführt wird, bis die gewählte Oberfläche der zweiten Isolationsschicht ausreichend freige­ legt ist und danach ein freigelegter Abschnitt der zweiten Isolationsschicht durch einen Ätzprozeß entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Musterbildung durch den Ätzprozeß für den gewählten Abschnitt der ersten leitenden Schicht, wobei das Muster dem Element­ isolationsbereich entspricht, vorzugsweise wenigstens in der Konstruktionsabmessung durchgeführt wird, die mit dem in der Fotoätztechnik minimal zulässigen Konstruktionswert identisch ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des Grabens durch eine Dicke der ersten leitenden Schicht gesteuert wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste leitende Schicht ein polykristallines Silizium ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolationsschicht eine Siliziumoxidschicht ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Isolationsschicht eine Siliziumnitridschicht ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Pufferisolationsschicht eine Oxidschicht ist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite leitende Schicht ein polykristallines Silizium ist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Füllprozeß die Schritte umfaßt,
daß die zweite leitende Schicht einem thermischen Oxidati­ onsprozeß unterworfen wird,
und daß eine dritte Isolationsschicht über der gesamten in einer Dicke aufgebracht wird, die ausreicht, um das Innere des Grabens vollständig zu füllen.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Füllprozeß einen Schritt umfaßt, daß die zweite leitende Schicht thermisch oxidiert wird, bis das Innere des Grabens vollständig gefüllt ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Füllprozeß die Schritte umfaßt,
daß die zweite leitende Schicht einer thermischen Oxida­ tion unterworfen wird,
daß ein undotiertes polykristallines Silizium über der ge­ samten Oberfläche des Substrats aufgebracht wird,
und daß das undotierte polykristalline Silizium ausrei­ chend thermisch oxidiert wird, um das Innere des Grabens vollständig zu füllen.
DE4121129A 1991-04-09 1991-06-26 Elementisolationsverfahren fuer halbleitervorrichtungen Ceased DE4121129A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005647A KR920020676A (ko) 1991-04-09 1991-04-09 반도체 장치의 소자분리 방법

Publications (1)

Publication Number Publication Date
DE4121129A1 true DE4121129A1 (de) 1992-10-22

Family

ID=19313051

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4121129A Ceased DE4121129A1 (de) 1991-04-09 1991-06-26 Elementisolationsverfahren fuer halbleitervorrichtungen

Country Status (6)

Country Link
JP (1) JPH0689884A (de)
KR (1) KR920020676A (de)
DE (1) DE4121129A1 (de)
FR (1) FR2675310A1 (de)
GB (1) GB2254731A (de)
IT (1) IT1248545B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0892425A2 (de) * 1997-04-24 1999-01-20 Siemens Aktiengesellschaft Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0631306B1 (de) * 1993-06-23 2000-04-26 Siemens Aktiengesellschaft Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien
DE59405680D1 (de) * 1993-06-23 1998-05-20 Siemens Ag Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien
JP3904676B2 (ja) * 1997-04-11 2007-04-11 株式会社ルネサステクノロジ トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
GB9915589D0 (en) 1999-07-02 1999-09-01 Smithkline Beecham Plc Novel compounds
FR2800515B1 (fr) 1999-11-03 2002-03-29 St Microelectronics Sa Procede de fabrication de composants de puissance verticaux
US7648886B2 (en) 2003-01-14 2010-01-19 Globalfoundries Inc. Shallow trench isolation process
US7422961B2 (en) * 2003-03-14 2008-09-09 Advanced Micro Devices, Inc. Method of forming isolation regions for integrated circuits
US7238588B2 (en) 2003-01-14 2007-07-03 Advanced Micro Devices, Inc. Silicon buffered shallow trench isolation
US6962857B1 (en) 2003-02-05 2005-11-08 Advanced Micro Devices, Inc. Shallow trench isolation process using oxide deposition and anneal
US6921709B1 (en) 2003-07-15 2005-07-26 Advanced Micro Devices, Inc. Front side seal to prevent germanium outgassing
US7462549B2 (en) 2004-01-12 2008-12-09 Advanced Micro Devices, Inc. Shallow trench isolation process and structure with minimized strained silicon consumption
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
US4274809A (en) * 1978-10-11 1981-06-23 P.I. Specialist Engineers Limited Vertical axis wind turbines
US4396460A (en) * 1981-06-10 1983-08-02 Hitachi, Ltd. Method of forming groove isolation in a semiconductor device
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
DE3715092A1 (de) * 1986-05-09 1987-11-12 Seiko Epson Corp Verfahren zur herstellung einer halbleiteranordnung

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
JPS5961045A (ja) * 1982-09-29 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS5965446A (ja) * 1982-10-06 1984-04-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
GB2148593B (en) * 1983-10-14 1987-06-10 Hitachi Ltd Process for manufacturing the isolating regions of a semiconductor integrated circuit device
JPS6083346A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体集積回路装置
EP0178649B1 (de) * 1984-10-17 1991-07-24 Hitachi, Ltd. Komplementäre Halbleiteranordnung
JPS61107736A (ja) * 1984-10-31 1986-05-26 Toshiba Corp 半導体装置の製造方法
US4671970A (en) * 1986-02-05 1987-06-09 Ncr Corporation Trench filling and planarization process
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPH01129439A (ja) * 1987-11-16 1989-05-22 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0727974B2 (ja) * 1988-04-26 1995-03-29 三菱電機株式会社 半導体記憶装置の製造方法
JP2666384B2 (ja) * 1988-06-30 1997-10-22 ソニー株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274809A (en) * 1978-10-11 1981-06-23 P.I. Specialist Engineers Limited Vertical axis wind turbines
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
US4396460A (en) * 1981-06-10 1983-08-02 Hitachi, Ltd. Method of forming groove isolation in a semiconductor device
DE3715092A1 (de) * 1986-05-09 1987-11-12 Seiko Epson Corp Verfahren zur herstellung einer halbleiteranordnung
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Lajza, J. J. and Trumpp, H.: Recessed Oxide Isola-tion Structure and Process. In: IBM TDB, Vol. 26, No. 10 A, March 1984, S. 5214-5216 *
Varshney, R. C.: Polysilicon Oxide Process for small line Gaps. In: IBM TDB, Vol. 22, No. 8B, Jan. 1980, S. 3688-3691 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0892425A2 (de) * 1997-04-24 1999-01-20 Siemens Aktiengesellschaft Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses
EP0892425A3 (de) * 1997-04-24 2000-07-19 Siemens Aktiengesellschaft Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses

Also Published As

Publication number Publication date
KR920020676A (ko) 1992-11-21
GB9114158D0 (en) 1991-08-21
ITMI911743A0 (it) 1991-06-25
GB2254731A (en) 1992-10-14
FR2675310A1 (fr) 1992-10-16
IT1248545B (it) 1995-01-19
JPH0689884A (ja) 1994-03-29
ITMI911743A1 (it) 1992-12-25

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE3834241A1 (de) Halbleitereinrichtung
DE4215001C2 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE4121129A1 (de) Elementisolationsverfahren fuer halbleitervorrichtungen
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4330471C1 (de) Herstellverfahren für ein Bitleitungskontaktloch einer Speicherzelle
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4113962A1 (de) Halbleitereinrichtung und herstellungsverfahren fuer diese
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19603450A1 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE10223748A1 (de) Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben
DE4222467C1 (de)
DE19835898A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection