DE3715092A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE3715092A1
DE3715092A1 DE19873715092 DE3715092A DE3715092A1 DE 3715092 A1 DE3715092 A1 DE 3715092A1 DE 19873715092 DE19873715092 DE 19873715092 DE 3715092 A DE3715092 A DE 3715092A DE 3715092 A1 DE3715092 A1 DE 3715092A1
Authority
DE
Germany
Prior art keywords
film
semiconductor substrate
recess
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873715092
Other languages
English (en)
Other versions
DE3715092C2 (de
Inventor
Isamu Namose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62053453A external-priority patent/JPS63184352A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE3715092A1 publication Critical patent/DE3715092A1/de
Application granted granted Critical
Publication of DE3715092C2 publication Critical patent/DE3715092C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung und insbesondere ein Verfahren zum Her­ stellen einer Elementisolierzone in einer Halbleiteranord­ nung.
Die Fig. 5(a) bis 5(c) zeigen herkömmliche Herstellungs­ schritte zur Erzielung grabenartiger Elementisolierzonen in einer Halbleiteranordnung.
Wie in Fig. 5(a) gezeigt, wird zunächst selektiv auf einem Halbleitersubstrat 500 ein anti-anisotroper Ätzfilm 503 als Ätzmaske ausgebildet. Das Halbleitersubstrat 500 wird dann durch anisotropes Ätzen, etwa durch reaktives Ionenätzen (nachfolgend als RIE bezeichnet) unter Verwendung von CBrF3 zur Bildung von Vertiefungen 501 bis zu einer Tiefe von 0,7 µm geätzt. Die dabei gebildeten Vertiefungen 501 werden später zu Elementisolierzonen 502 bzw. 507.
Wie in Fig. 5(b) gezeigt, wird der Ätzfilm 503 dann mit­ tels Ätzens entfernt. Ein Isolierfilm 504, etwa ein Sili­ ciumoxidfilm mit einer Dicke von 1 µm wird dann durch che­ mische Dampfabschaltung (nachfolgend als CVD bezeichnet) auf dem Halbleitersubstrat 500 mit den Vertiefungen 501 ab­ geschieden.
Schließlich wird gemäß Darstellung in Fig. 5(c) der Iso­ lierfilm 504 durch Ätzen entfernt, so daß die Oberfläche des Halbleitersubstrats 500 freigelegt wird. In den Vertie­ fungen 501 bleiben dabei Teile des Isolierfilms 504 zurück und bilden Isolierzonen 505 und 506. Die Elementisolierzone 502 weist eine kleine, die Elementisolierzone 507 eine große Fläche auf.
Wie aus Fig. 5(c) erkennbar, ergeben sich bei der nach die­ sem herkömmlichen Verfahren hergestellten Halbleiteranord­ nung Probleme. Die schmale Elementisolierzone erfüllt ihre Aufgabe zufriedenstellend, da die entsprechende Vertiefung vollständig mit dem Isolierfilm, also z. B. dem Silicium­ oxidfilm, ausgefüllt ist. Wo jedoch ein Feldisolierfilm mit einer großen Fläche auf einem Halbleitersubstrat erforder­ lich ist, erfüllt eine Elementisolierzone die Funktion nicht zufriedenstellend, da die entsprechende Vertiefung nicht vollständig mit dem Isolierfilm gefüllt ist. Bei einer Halbleiteranordnung mit dem beschriebenen Aufbau tre­ ten daher die Probleme der Zunahme einer Zwischenschichtka­ pazität zwischen einer leitenden Schicht und dem Substrat sowie der Unterbrechung und des Kurzschlusses von später ausgebildeten Leitungsmustern auf.
Zur Lösung dieser Probleme sind in den Druckschriften JP-A- 55-78 540, JP-A-56-94 646 und JP-A-56-94 647 Verbesserungen offenbart worden. Diese Verbesserungen erlauben aber keine wiederholbare Ausbildung einer Elementisolierzone in Sub­ micron-Halbleiteranordnungen.
Aufgabe der Erfindung ist es, ein Verfahren zu schaffen, mit dem sich Halbleiteranordnungen herstellen lassen, die eine oder mehrere Elementisolierzonen nahezu beliebiger Fläche, Konfiguration und Breite aufweisen.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale der Patentansprüche 1 bzw. 2 gelöst.
Bei der erfindungsgemäßen Lösung wird die vorgesehene Stelle für eine Elementisolierzone in eine schmale Zone und eine breite Zone unterteilt. Zunächst wird in der schmalen Zone eine Vertiefung ausgebildet und diese mit einem Iso­ lierfilm gefüllt. Dann wird die weite Zone selektiv oxi­ diert, wobei man eine gewünschte Elementisolierschicht un­ abhängig von der Musterbreite erzielt. Wenn also eine Iso­ lierzone mit einer großen Breite erforderlich ist, wird mittels des RIE-Verfahrens oder auf andere Weise eine die vorgesehene Stelle für die weite Elementisolierzone ein­ schließende Vertiefung ausgebildet. Die Vertiefung wird dann mit Isoliermaterial gefüllt. Mit Ausnahme des von der Vertiefung umschlossenen Bereichs wird dann auf dem Halb­ leitersubstrat eine Antioxidationsmaske ausgebildet und das Halbleitersubstrat selektiv oxidiert. Dadurch wird die weite Isolierzone erhalten.
Ausführungsbeispiele der Erfindung werden nachfolgend an­ hand der Zeichnungen näher erläutert. Es zeigen
Fig. 1(a) bis (h) Herstellungsschritte eines ersten Ausführungsbeispiels der Erfindung,
Fig. 2 eine Draufsicht auf die Halbleiteran­ ordnung,
Fig. 3(a) bis (f) Herstellungsschritte eines zweiten Ausführungsbeispiels der Erfindung,
Fig. 4(a) bis (c) Herstellungsschritte eines dritten Ausführungsbeispiels der Erfindung, und
Fig. 5(a) bis (c) Herstellungsschritte eines herkömm­ lichen Verfahrens.
Es sei zunächst auf die Fig. 1 und 2 Bezug genommen. Fig. 2 zeigt eine Draufsicht auf die Halbleiteranordnung entspre­ chend der Linie A-A′ in Fig. 1(h).
Wie in Fig. 1(h) dargestellt, wird zunächst auf einem Halb­ leitersubstrat 100, etwa einem P-leitenden Siliciumsubstrat selektiv ein anti-anisotroper Ätzfilm 101 ausgebildet.
Dann werden gemäß Darstellung in Fig. 1(b) unter Verwendung des Ätzfilms 101 als Maske in dem Halbleitersubstrat 100 etwa mittels des RIE-Ätzverfahrens unter Verwendung von CBrF3-Gas Vertiefungen 102 bis zu einer Tiefe von 0,7 µm ausgebildet. Zur Herstellung einer weiten Elementisolier­ zone 110 wird eine die vorgesehene Stelle für diese Elementisolierzone 110 umschließende Vertiefung 102 herge­ stellt. Der schraffierte Bereich 201 in Fig. 2 entspricht der Vertiefung 102 von Fig. 1(b).
Je nach Bedarf wird dann gemäß Fig. 1(c) Bor durch Ionenim­ plantation in die zur Bildung von Elementisolierzonen 110 und 111 vorgesehenen Vertiefungen 102 implantiert. In einem Beispielsfall betrug die Konzentration von Bor 3 x 1015 cm-2 bei 30 keV. Auf diese Weise werden Stoppzonen 104 er­ zeugt.
In einem vierten Schritt gemäß Fig. 1(d) wird dann ein Si­ liciumoxidfilm 105 mit einer Dicke von 1 µm mittels CVD auf dem Halbleitersubstrat 100 mit den Vertiefungen 102 ausge­ bildet.
Wie in Fig. 1(e) gezeigt, wird dann der Siliciumoxidfilm 105 durch ein RIE-Verfahren unter Verwendung von CF4 + CHF3-Gas entfernt, so daß der Siliciumoxidfilm 105 nur noch in den Vertiefungen 102 zurückbleibt. Dadurch wird das Halbleitersubstrat mit Ausnahme der Vertiefungen 102 frei­ gelegt. Auf diese Weise wird der Siliciumoxidfilm 106 als Isoliermaterial in die Vertiefungen 102 im Halbleitersub­ strat 100 eingebracht.
Wie in den Fig. 1(f) und (g) dargestellt, wird das Halblei­ tersubstrat 100 (P-leitendes Silicium) dann in einer trockenen Sauerstoffatmosphäre bei 1000°C für ungefähr 100 Minuten zur bildung eines Siliciumoxidfilms 107 mit einer Dicke von etwa 0,08 µm thermisch oxidiert. Der Silicium­ oxidfilm 107 mit einer Dicke von etwa 0,08 µm kann auch durch genaue Steuerung der Filmdicke des Siliciumoxidfilms 105, der in Fig. 1(d) gezeigt ist, und durch Steuerung der Ätzzeit auf der Oberfläche des Halbleitersubstrats 100 zu­ rückbehalten werden. Ein Siliciumnitridfilm 108 mit einer Dicke von etwa 0,15 µm wird dann aus der Dampfphase, etwa durch ein CVD-Verfahren auf dem Siliciumoxidfilm 107 aufge­ wachsen. Zur Entfernung des Siliziumnitridfilms 108 von der weiten Elementisolierzone 110 wird dann ein Fotolack 109 auf den Siliumnitridfilm 108 selektiv aufgetragen. Unter Verwendung des Fotolacks 109 als Maske wird der Siliciumni­ tridfilm 108 dann durch Plasmaätzen unter Verwendung von CF4-Gas selektiv entfernt. Dann wird der Fotolack 109 durch Ätzen entfernt.
Dann wird gemäß Darstellung in Fig. 1(g) unter Verwendung des zurückbleibenden Siliciumnitridfilms 108 als Maske das Halbleitersubstrat 100 in einer feuchten Sauerstoffatmo­ sphäre bei 950°C, 8 × 105 Pa eine Stunde lang oxidiert. Auf diese Weise wird der in Fig. 1(h) gezeigte selektive Oxid­ film 112 hergestellt. Die Reste des Siliciumnitridfilms 108 werden dann durch Ätzen entfernt und dadurch die Element­ isolierzonen 110 und 111 gebildet.
Fig. 1(h) und Fig. 2 entsprechen sich in folgender Weise. In Fig. 2 ist das P-leitende Siliciumsubstrat mit 200 be­ zeichnet. Der schraffierte Teil 201 in Fig. 2 und der mit 203 gekennzeichnete Bereich entsprechen den Vertiefungen 102 in Fig. 1(h). Die Bezugszahlen 202 und 204 zeigen in Fig. 2 die Elementisolierzone 110 mit großer Fläche bzw. die Elementisolierzone 111 mit kleiner Fläche. Die mit den Bezugszahlen 203 und 204 in Fig. 2 bezeichneten Bereiche stimmen überein.
Die Fig. 3(a) bis 3(f) zeigen ein anderes Ausführungsbei­ spiel der Erfindung.
Zunächst wird die in Fig. 3(a) gezeigte Halbleiteranordnung nach den Verfahrensschritten der Fig. 1(a) bis 1(c) herge­ stellt. In Fig. 3 ist mit 300 ein P-leitendes Siliciumsub­ strat bezeichnet. 301 ist der anti-anisotrope Ätzfilm. 302 sind die Vertiefungen. 303 kennzeichnet die Borionen. 304 sind die Stoppzonen. 313 und 314 sind eine Elementisolier­ zone großer Fläche bzw. eine solche kleiner Fläche.
Ausgehend von der in Fig. 3(a) gezeigten Anordnung wird dann gemäß Fig. 3(b) ein Siliciumoxidfilm 305 mit einer Dicke von 0,08 µm unter einer trockenen Sauerstoffatmo­ sphäre auf dem P-leitenden Siliciumsubstrat 300, das mit den Vertiefungen 302 versehen ist, ausgebildet. Als ein An­ tioxidationsmaskenfilm wird dann auf dem Siliciumoxidfilm 305 aus der Dampfphase, etwa durch CVD, ein Siliciumnitrid­ film 306 von etwa 0,14 µm Dicke ausgebildet. Außerdem wird ein polykristalliner Siliciumfilm 307 einer Dicke von etwa 0,35 µm ebenfalls aus der Dampfphase, etwa durch CVD, auf­ gebracht. Darauf wird als thermoplastischer Film ein Foto­ lack 308 einer Dicke von 2 µm aufgetragen. Die Oberfläche dieses Films wird dann durch Erhitzen auf etwa 200°C für fünf Minuten geglättet.
Gemäß Darstellung in Fig. 3(c) wird dann der Fotolack 208 von der Oberfläche des polykristallinen Siliciums 307 durch Plasmaätzen unter Verwendung von Sauerstoff entfernt. Das Ende des Ätzvorgangs wird an der Oberfläche des polykri­ stallinen Siliciums 307 festgestellt. Dabei bleibt in einem Teil der Vertiefung 302 in der Elementisolierzone 313 Foto­ lack 308 zurück.
Wie in Fig. 3(d) gezeigt, wird der in der Vertiefung 302 zurückgebliebene Fotolack 308 als Maske verwendet und der polykristalline Siliciumfilm 307, der auf dem P-leitenden Siliciumsubstrat 300 freiliegt, durch Plasmaätzen unter Verwendung von CF4-Gas entfernt, so daß von ihm Teile nur noch in den Vertiefungen zurückbleiben. Der restliche Foto­ lack 308 wird durch Ätzen entfernt.
Gemäß Darstellung in Fig. 3(e) wird die Anordnung mit Aus­ nahme der für die weite Elementisolierzone 314 vorgesehenen Stelle mittels eines Fotolacks 310 maskiert. Der Silicium­ nitridfilm 306 wird beispielsweise mittels Plasmaätzens un­ ter Verwendung von CF4-Gas entfernt.
In einem weiteren Schritt wird dann gemäß Darstellung in Fig. 3(f) nach Entfernung des Fotolacks 310 das P-leitende Siliciumsubstrat 300, das durch den Siliciumnitridfilm 306 als Antioxidationsmaske maskiert war, in einer feuchten Sauerstoffatmosphäre bei 950°C, 8 × 10 5 Pa zwei Stunden lang oxidiert. Auf diese Weise wird ein selektiver Oxidfilm 311 erzeugt und das polykristalline Silicium 309 in einen Siliciumoxidfilm 312 umgewandelt. Der auf der Oberfläche des P-leitenden Siliciumsubstrats 300 freiliegende Siliciumnitridfilm 306 wird durch Ätzen entfernt. Als Er­ gebnis erhält man eine schmale Elementisolierzone 313 und eine weite Elementisolierzone 314.
Die Fig. 4(a) bis 4(c) zeigen noch ein anderes Ausführungs­ beispiel des erfindungsgemäßen Verfahrens.
Fig. 4(a) zeigt den Zustand, bei dem der Fotolack 308 nach dem Verfahrensschritt von Fig. 3(d) entfernt wurde. In den Fign. 4 ist das P-leitende Siliciumsubstrat mit 400 be­ zeichnet. 401 ist eine schmale Elementisolierzone. 402 sind Vertiefungen. 403 zeigt eine weite Elementisolierzone. 404 sind Stoppzonen. 405 ist ein Siliciumoxidfilm. 406 ist ein Siliciumnitridfilm. Ein Siliciumoxidfilm 409 wird bei­ spielsweise durch thermische Oxidation des polykristallinen Siliciums 309 von Fig. 3(d) bei 950°C, 8 × 105 Pa während vier Stunden erzeugt.
Gemäß Fig. 4(b) wird der Siliciumnitridfilm 406 auf dem P- leitenden Siliciumsubstrat 400 mit Hilfe eines Musters aus Fotolack 407 maskiert und durch Plasmaätzen unter Verwen­ dung von CF4-Gas selektiv entfernt.
Gemäß Darstellung in Fig. 4(c) wird das freiliegende P-lei­ tende Siliciumsubstrat 400 beispielsweise in feuchter oxi­ dierender Atmosphäre bei 950°C, 8 × 105 Pa, während einer Stunde oxidiert. Auf diese Weise wird ein selektiver Oxid­ film 408 ausgebildet. Der Siliciumnitridfilm 406 auf der Oberfläche des P-leitenden Siliciumsubstrats 400 wird durch Ätzen entfernt. Als Folge erhält man eine schmale Element­ isolierzone 401 und eine weite Elementisolierzone 403.
Bei den vorbeschriebenen Ausführungsbeispielen der Erfin­ dung wurde von einem P-leitenden Siliciumsubstrat als Halb­ leitersubstrat ausgegangen. Statt dessen kann auch ein N- leitendes Siliciumsubstrat verwendet werden. Wenn ein N- leitendes Siliciumsubstrat verwendet wird, wird zur Ausbil­ dung der Stoppzonen Phosphor oder Arsen ionenimplantiert. Bei dem Ausführungsbeispiel der Fig. 3(a) bis 3(f) wird ein Fotolack 308 verwendet und in eine Vertiefung im polykri­ stallinen Siliciumfilm 307 eingebracht. Anstelle des Foto­ lacks 308 kann ein BPSG-Film (Bor-Phosphor-Silicat-Glas- Film) verwendet werden. Wenn ein BPSG-Film verwendet wird, kann das RIE-Verfahren unter Verwendung eines Misch­ gases wie CF4 + H2 benutzt werden.
In den sogenannten aktiven Zonen mit Ausnahme der erfin­ dungsgemäß hergestellten schmalen Elementisolierzone und weiten Elementisolierzone werden MOS-Feldeffekttransistoren oder bipolare Transistoren auf übliche Weise hergestellt.
Im Rahmen der vorliegenden Beschreibung ist unter einer "weiten Elementisolierzone" eine Zone zu verstehen, deren von der Vertiefung eingeschlossene Fläche eine Breite von mehreren µm aufweist.

Claims (2)

1. Verfahren zum Herstellen einer Halbleiteranord­ nung, umfassend die Schritte:
  • (a) Ausbilden einer eine vorbestimmte Stelle für eine Elementisolierzone (110) umschließenden Vertiefung (102) in einem Halbleitersubstrat (100) durch anisotropes Ätzen un­ ter Verwendung eines anti-anisotropen Ätzfilms (101) als Maske,
  • (b) Einbringen eines Isolierfilms (106) in die Ver­ tiefung (102),
  • (c) Ausbilden eines Antioxidationsmaskenfilms (108) auf der Anordnung mit Ausnahme des von der Vertiefung (102) umschlossenen Bereichs des Halbleitersubstrats (100),
  • (d) Ausbilden eines selektiven Oxidfilms (112) auf dem von der Vertiefung (102) umschlossenen Bereich des Halbleitersubstrats (100) durch selektive Oxidation des Halbleitersubstrats unter Verwendung des Antioxidationsmas­ kenfilms (108) als Maske, und
  • (e) Ausbilden der mit dem Isolierfilm (106) gefüllten Vertiefung und des selektiven Oxidfilms (112) zu der Ele­ mentisolierzone (110).
2. Verfahren zum Herstellen einer Halbleiteranord­ nung, umfassend die Schritte:
  • (a) Ausbilden einer eine vorbestimmte Stelle für eine Elementisolierzone (314) umschließenden Vertiefung (302) in einem Halbleitersubstrat (300) durch anisotropes Ätzen un­ ter Verwendung eines anti-anisotropen Ätzfilms (301) als Maske,
  • (b) Ausbilden eines Antioxidationsmaskenfilms (306) auf dem Halbleitersubstrat (300) und über der Vertiefung (302),
  • (c) Einbringen von polykristallinem Silicium (309) in die Vertiefung (302) so, daß eine Seitenwand nahe der Halb­ leitersubstratoberfläche freiliegt,
  • (d) Oxidieren des polykristallinen Siliciums (309) zur Bildung eines Siliciumoxidfilms (312),
  • (e) Entfernen des Antioxidationsmaskenfilms (306) auf dem von der mit dem Siliciumoxidfilm (312) gefüllten Ver­ tiefung (302) umschlossenen Bereich der Halbleitersubstrat­ oberfläche,
  • (f) Ausbilden des von der Vertiefung (302) umschlos­ senen Bereichs des Halbleitersubstrats zu einem selektiven Oxidfilm (311) durch selektive Oxidation, und
  • (g) Ausbilden der mit dem Siliciumoxidfilm (312) ge­ füllten Vertiefung (302) und des selektiven Oxidfilms (311) zu der Elementisolierzone (314).
DE19873715092 1986-05-09 1987-05-06 Verfahren zur herstellung einer halbleiteranordnung Granted DE3715092A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10596586 1986-05-09
JP22770986 1986-09-26
JP62053453A JPS63184352A (ja) 1986-05-09 1987-03-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3715092A1 true DE3715092A1 (de) 1987-11-12
DE3715092C2 DE3715092C2 (de) 1993-07-29

Family

ID=27294953

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873715092 Granted DE3715092A1 (de) 1986-05-09 1987-05-06 Verfahren zur herstellung einer halbleiteranordnung

Country Status (6)

Country Link
DE (1) DE3715092A1 (de)
FR (1) FR2598557B1 (de)
GB (1) GB2190241B (de)
HK (1) HK28791A (de)
NL (1) NL190591C (de)
SG (1) SG60090G (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118471A1 (de) * 1990-06-06 1991-12-12 Mitsubishi Electric Corp Verfahren zur herstellung einer grabentrennstruktur
DE4121129A1 (de) * 1991-04-09 1992-10-22 Samsung Electronics Co Ltd Elementisolationsverfahren fuer halbleitervorrichtungen
DE19700854A1 (de) * 1996-06-26 1998-01-02 Lg Semicon Co Ltd Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1189143B (it) * 1986-05-16 1988-01-28 Sgs Microelettronica Spa Procedimento per la realizzazione dell'isolamento di circuiti integrati a elevatissima scala d'integrazione,in particolare in tecnologia mos e cmos
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
KR0147630B1 (ko) * 1995-04-21 1998-11-02 김광호 반도체 장치의 소자분리방법
CN102683290A (zh) * 2011-03-08 2012-09-19 无锡华润上华半导体有限公司 Rom器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
JPS5578540A (en) * 1978-12-08 1980-06-13 Hitachi Ltd Manufacture of semiconductor device
JPS5694647A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Forming method for oxidized film
JPS5694646A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Forming method for oxidized film
JPS5893342A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 半導体装置の製造方法
US4546538A (en) * 1983-09-05 1985-10-15 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4238278A (en) * 1979-06-14 1980-12-09 International Business Machines Corporation Polycrystalline silicon oxidation method for making shallow and deep isolation trenches
US4394196A (en) * 1980-07-16 1983-07-19 Tokyo Shibaura Denki Kabushiki Kaisha Method of etching, refilling and etching dielectric grooves for isolating micron size device regions
US4435446A (en) * 1982-11-15 1984-03-06 Hewlett-Packard Company Edge seal with polysilicon in LOCOS process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133978A1 (de) * 1970-07-10 1972-01-13 Philips Nv Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
JPS5578540A (en) * 1978-12-08 1980-06-13 Hitachi Ltd Manufacture of semiconductor device
JPS5694647A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Forming method for oxidized film
JPS5694646A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Forming method for oxidized film
JPS5893342A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 半導体装置の製造方法
US4546538A (en) * 1983-09-05 1985-10-15 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4118471A1 (de) * 1990-06-06 1991-12-12 Mitsubishi Electric Corp Verfahren zur herstellung einer grabentrennstruktur
DE4121129A1 (de) * 1991-04-09 1992-10-22 Samsung Electronics Co Ltd Elementisolationsverfahren fuer halbleitervorrichtungen
DE19700854A1 (de) * 1996-06-26 1998-01-02 Lg Semicon Co Ltd Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung
DE19700854B4 (de) * 1996-06-26 2007-04-05 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung

Also Published As

Publication number Publication date
SG60090G (en) 1990-09-07
GB2190241B (en) 1989-12-13
GB8710281D0 (en) 1987-06-03
NL8701087A (nl) 1987-12-01
HK28791A (en) 1991-04-26
NL190591C (nl) 1994-05-02
FR2598557B1 (fr) 1990-03-30
DE3715092C2 (de) 1993-07-29
NL190591B (nl) 1993-12-01
FR2598557A1 (fr) 1987-11-13
GB2190241A (en) 1987-11-11

Similar Documents

Publication Publication Date Title
DE3751920T2 (de) Isolationsverfahren für integrierte Schaltungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
EP0000327B1 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE3327301C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2661098C2 (de)
DE69111731T2 (de) Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.
DE3587829T2 (de) Verfahren zur herstellung von untereinander selbstalignierten gräben unter verwendung einer maske.
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE3334624C2 (de)
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
CH615781A5 (de)
DE2628407A1 (de) Verfahren zum herstellen von vergrabenen dielektrischen isolierungen
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE3715092C2 (de)
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFELFING