FR2727245A1 - Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs - Google Patents
Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs Download PDFInfo
- Publication number
- FR2727245A1 FR2727245A1 FR9415220A FR9415220A FR2727245A1 FR 2727245 A1 FR2727245 A1 FR 2727245A1 FR 9415220 A FR9415220 A FR 9415220A FR 9415220 A FR9415220 A FR 9415220A FR 2727245 A1 FR2727245 A1 FR 2727245A1
- Authority
- FR
- France
- Prior art keywords
- film
- oxide film
- trench
- polysilicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 31
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000011810 insulating material Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000005498 polishing Methods 0.000 claims description 13
- 239000008188 pellet Substances 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N nitrous oxide Inorganic materials [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 3
- 241000293849 Cordylanthus Species 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 210000003323 beak Anatomy 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- -1 oxy- Chemical class 0.000 description 3
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 206010037833 rales Diseases 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Procédé de fabrication d'un dispositif à semi-conducteurs, comprenant les étapes consistant à: former séquentiellement un film d'oxyde de pastille (52), un film de polysilicium et une couche isolante sur un substrat en silicium (51), ladite couche isolante étant composée d'un premier film d'oxyde de silicium, d'un film de nitrure et d'un deuxième film d'oxyde de silicium formés séquentiellement sur le film en polysilicium; définir des régions actives et inactives en utilisant un photomasque à motifs; éliminer la couche isolante seulement sur la région active afin de mettre à nu une surface du film de polysilicium; former une paroi latérale sur les deux bords de la couche isolante sur la région active, ladite paroi latérale étant composée d'un film de nitrure; déposer un troisième film d'oxyde de silicium à la surface du film de polysilicium; éliminer la paroi latérale et graver le substrat sur une profondeur prédéterminée pour former une tranchée; remplir un matériau isolant dans la tranchée et le déposer sur le deuxième film d'oxyde de silicium pour former un film isolant destiné à isoler; éliminer simultanément le deuxième film d'oxyde de silicium et le film d'oxyde de silicium et éliminer le film de polysilicium seulement sur la région inactive; effectuer une oxydation thermique pour former un film d'oxyde de champ (50) sur la région inactive; et éliminer séquentiellement la couche isolante et le film de polysilicium formés sur la région active.
Description
2727245 --
La présente invention concerne un procédé de fabrication d'un dispositif à semi-conduc-
teurs, et plus particulièrement à un procédé de formation d'un film d'oxyde de champ d'un dis- positif à semi-conducteurs de manière à isoler électriquement des éléments du dispositif dans le
dispositif à semi-conducteurs.
De manière générale, une technique LOCOS (oxydation locale du silicium) est très bien
connue dans l'art comme procédé d'isolation de dispositif pour un dispositif à semi-conduc-
o teurs. Pendant le procédé LOCOS, un bec d'oiseau est toujours généré. Le bec d'oiseau dé-
signe la forme selon laquelle un matériau oxyde pénètre dans une région active d'un dispositif à semi-conducteurs. Du fait d'un tel bec d'oiseau, la largeur d'une région active dans le dispositif est substantiellement raccourcie en comparaison du motif d'un masque destiné à former un film d'oxyde de champ. L'apparition d'un tel bec d'oiseau exerce une influence très néfaste sur la
fabrication de dispositifs ULSI (dispositifs intégrés à très grande échelle) nécessaires pour rin-
tégration de 64 méga ou plus.
Récemment, pour réduire la taille du bec d'oiseau, un procédé PBL (LOCOS amorti par polysilicium), qui utilise un polysilicium ayant la caractéristique d'une oxydation thermique
supplémentaire rapide en comparaison d'un monocristal, a été développé.
La figure 1 montre une structure partielle d'un dispositif à semiconducteurs qui est fa-
briqué selon le procédé PBL susmentionné. Sur la figure 1, un numéro de référence 15 indique
un polysilicium formé entre des régions d'oxyde de champ 19, 19 et situé sur un substrat en si-
licium 11 avec un film d'oxyde de pastille 13 intercalé entre eux. Lorsqu'on réalise un procédé PBL, comme la vitesse d'oxydation du polysilicium 15 est plus rapide que celle du substrat en
silicium 11, le polysilicium 15 sert de film protecteur destiné à empêcher la pénétration d'oxy-
gène dans une région active du substrat en silicium 11, un agrandissement du bec d'oiseau pou-
vant ainsi être empêché.
Cependant, un film de nitrure 17 formé sur le polysilicium 15 est déformé sous l'effet d'une contrainte apparaissant pendant que se fait l'oxydation du polysilicium 15, et ainsi de l'oxygène pénètre à travers un interstice entre le film de nitrure déformé 17 et le polysilicium
15. En conséquence, un bec d'oiseau ayant une largeur BB est produit, comme le montre la fi-
gure 1.
La figure 2 montre une autre structure d'une partie d'un dispositif à semi-conducteurs qui est fabriqué selon un procédé PBL amélioré. De même, la structure de la figure 2 possède un polysilicium 25 entre des régions d'oxyde de champ 29, 29 et situé sur un substrat en silicium
21 avec un film d'oxyde de pastille 23 intercalé entre eux. Pour empêcher que de l'oxygène pé-
nètre à travers un côté du polysilicium 25 et pour réduire la largeur du bec d'oiseau, après la formation d'un film de nitrure latéral 28, on procède à une oxydation. Cependant, comme dans le procédé PBL représenté sur la figure 1, comme il est impossible d'empêcher complètement que l'oxygène pénètre à travers l'interface entre le film de nitrure latéral 28 et le substrat 21, une contrainte apparaît sous le film de nitrure latéral 28 pendant l'oxydation. En conséquence, un interstice dans l'interface est large, et le bec d'oiseau est donc produit par l'oxydation qui suit,
comme indiqué par BB sur la figure 2.
Les figures 3A et 3B montrent la structure d'une partie d'un dispositif à semi-conducteurs qui est fabriqué par un procédé PBL développé très récemment, la figure 3A étant une vue en coupe de la structure partielle du dispositif à semi-conducteurs avant de procéder à l'oxydation thermique, et la figure 3B étant une vue en coupe de la structure partielle après avoir effectué
une oxydation thermique.
Comme le montrent les figures 3A et 3B, sur un substrat en silicium 31, des premier et deuxième films d'oxyde de pastille 33, 34 sont formés séquentiellement, puis le deuxième film d'oxyde de pastille 34 est surgravé en utilisant sur celui-ci un fil de nitrure 37 à motifs comme masque pour former une gorge latérale. Un polysilicium 35 est ensuite déposé au-dessus du film de nitrure 3 comprenant la gorge latérale et est oxydé thermiquement pour empêcher au film
de nitrure 37 d'être déformé et empêcher l'oxygène de pénétrer a travers la gorge latérale pen-
dant l'oxydation.
Comme décrit ci-dessus, pour minimiser la taille du bec d'oiseau, des procédés ont été proposés dans l'art antérieur, mais une telle formation de bec d'oiseau ne peut pas être évitée
par les procédés de l'art antérieur développés jusqu'ici.
Un objectif de la présente invention est de fournir un procédé de fabrication d'un dispositif à semi-conducteurs dans lequel un film d'oxyde de champ peut être formé sans formation d'un
bec d'oiseau.
Selon un aspect de la présente invention, le procédé de fabrication d'un dispositif à semi-
conducteurs comprend les étapes consistant à former séquentiellement un film d'oxyde de pas-
tille, un film de polysilicium et une couche isolante sur un substrat en silicium, ladite couche
isolante étant composée d'un premier film d'oxyde de silicium, d'un film de nitrure et d'un deu-
xième film d'oxyde de silicium formés séquentiellement sur le film en polysilicium; définir des régions actives et inactives en utilisant un photomasque à motifs; éliminer la couche isolante uniquement sur la région active afin de mettre à nu une surface du film de polysilicium; former
une paroi latérale sur les deux bords de la couche isolante sur la région active, ladite paroi laté-
rale étant composée d'un film de nitrure; déposer un troisième film d'oxyde de silicium sur la
surface du film de polysiliciumn; éliminer la paroi latérale et graver le substrat sur une profon-
deur prédéterminée pour former une tranchée; remplir la tranchée avec un matériau isolant et le déposer jusqu'au deuxième film d'oxyde de silicium pour former un film isolant pour isoler; éliminer simultanément le deuxième film d'oxyde de silicium et le film d'oxyde de silicium et
éliminer le film de polysilicium uniquement sur la région inactive; effectuer une oxydation ther-
mique pour former un film d'oxyde de champ sur la région inactive; et éliminer séquentielle-
ment la couche isolante et le film de polysilicium formés sur la région active.
Dans le procédé, le procédé comprend de plus l'étape de déposer un film de polysilicium
sur le film de nitrure et le film d'oxyde de pastille avant d'effectuer l'oxydation thermique.
Dans ce procédé, la profondeur de la tranchée est fixée dans le domaine de 5 pmn ou moins,
et sa largeur est fixée à 3 flm ou moins.
Dans ce procédé, le matériau isolant remplissant la tranchée est choisi parmi un BPSG
(verre de borophosphosilicate), le nitrure de silicium et un polyimide.
Selon un autre aspect de la présente invention, le procédé comprend les étapes consistant à former séq&luentiellement un film d'oxyde de pastille, un premier film de polysiliciumin, un film d'oxyde de silicium, un film de nitrure et un deuxième film de polysilicium sur un substrat en silicium; définir des régions actives et inactives en utilisant un masque de tranchées et former une tranchée des deux côtés de la région active par gravure; remplir un matériau isolant dans la
tranchée et le déposer sur le deuxième film de polysilicium pour former un film isolant pour iso-
ler; polir le film isolant en utilisant le deuxième film de polysilicium comme première barrière de polissage; éliminer le deuxième film de polysilicium et polir le film isolant en utilisant le film de nitrure comme deuxième barrière de polissage; éliminer le film de nitrure et le film d'oxyde
de silicium; déposer un film isolant protecteur uniquement sur la région active; éliminer le pre-
mier film de polysilicium pour mettre à nu la surface du film d'oxyde de pastille; effectuer une oxydation thermique pour former un film d'oxyde de champ uniquement sur la région inactive;
et éliminer les films formés sur le film d'oxyde de pastille de la région active.
Dans ce procédé, la profondeur de la tranchée est fixée dans le domaine de 5 j.m ou moins,
et sa largeur est fixée à 3 j m ou moins.
Dans ce procédé, chaque épaisseur du deuxième film de polysilicium et du film de nitrumre est déterminée en fonction de la profondeur de la tranchée et du choix de la vitesse de polissage du film isolant destiné à isoler, et le premier film de polysilicium a une épaisseur d'environ
2000 À et le film &'oxyde de pastille a une épaisseur comprise entre 300 et 500 À.
Dans ce procédé, le matériau d'isolation remplissant la tranchée est choisi parmi un BPSG
(verre de borophosphosilicate), le nitrure de silicium et un polyimide.
Selon le procédé d'isolation du dispositif de la présente invention, comme une région acti-
ve est défminie en utilisant une tranchée superficielle remplie d'isolant avant d'effectuer l'oxyda-
tion thermique, il ne pénètre pas d'oxygène dans la région active pendant l'oxydation ther-
mique. De ce fait, un film d'oxyde de champ peut être formé sans formation d'un bec d'oiseau.
Cette invention pourra être mieux comprise et son objectif apparaîtra aux hommes de l'art en se référant aux dessins annexés, dans lesquels:
La figure 1 est une vue en coupe montrant une structure partielle d'un dispositif à semi-
conducteurs qui est fabriqué selon un procédé PBL de l'art antérieur;
La figure 2 est une vue en coupe montrant une structure partielle d'un dispositif à semi-
conducteurs qui est fabriqué selon un autre procédé PBL de l'art antérieur;
Les figures 3A et 3B sont des vues en coupe montrant une structure partielle d'un disposi-
tif à semi-conducteurs qui est fabriqué selon un autre procédé PBL de l'art antérieur, la figure 3A étant une vue en coupe de la structure partielle avant de procéder à une oxydation thermique et la figure 3B étant une vue en coupe de la structure partielle après avoir effectué une oxydation thermique;
La figure 4 est une vue en coupe montrant la structure d'une partie d'un dispositif à semi-
conducteurs qui est fabriqué selon un procédé d'isolation du dispositif de la présente invention; Les figures 5A à 5J sont des vues en coupe montrant le procédé d'isolation du dispositif selon un mode de réalisation de la présente invention; et Les figures 6A à 6H sont des vues en coupe montrant le procédé d'isolation du dispositif selon un autre mode de réalisation de la présente invention.
La figure 4 montre la structure d'une partie d'un dispositif à semiconducteurs qui est fa-
briqué selon le procédé d'isolation du dispositif de la présente invention, et les figures 5A à 5J
montrent les étapes du procédé d'isolation du dispositif de la présente invention.
Concernant la figure 5A, sur un substrat 51 en silicium, plusieurs films sont formés séquentiellement. Tout d'abord, un film 52 d'oxyde de pastille ayant une épaisseur de 300 À à 500 À est formé sur une surface principale du substrat en silicium 51 par oxydation, puis un film de polysilicium 53 ayant une épaisseur d'environ 2000 À est déposé sur le film 52 d'oxyde de pastille. Ensuite, sur le film de polysilicium 53, sont formés séquentiellement plusieurs films
isolants, c'est-à-dire un premier film 54 d'oxyde de silicium, un film 55 de nitrure et un deuxiè-
me film 56 d'oxyde de silicium.
Sur la figure 5B, sur le deuxième film 56 d'oxyde de silicium, un film de vernis de masquage à motifs (non représenté) est formé pour définir des régions actives et inactives, puis
un procédé de gravure bien connu est utilisé pour éliminer les films isolants 56, 55, 54 unique-
ment sur la région inactive. Après dépôt d'un film de nitrure au-dessus, sur les deux bords des
films isolants 54, 55, 56 formés sur la région active, une paroi latérale 57 est formée par gravu-
re anisotrope. Puis un troisième film 58 d'oxyde de silicium est déposé sélectivement unique-
ment sur une surface à nu du film 53 de polysilicium sur la région inactive.
Concernant la figure SC, un procédé de formation de tranchée est effectué, une tranchée
étant ainsi formée. Tout d'abord, après élimination de la paroi latérale 57, on procède à une gra-
vure en utilisant le film 58 d'oxyde de silicium et le deuxième film 56 d'oxyde de silicium comme masque de gravure, une tranchée étant ainsi formée dans le substrat 50 en silicium à une profondeur prédéterminée. Dans ce mode de réalisation, la largeur de la tranchée est déterminée substantiellement par la largeur de la paroi latérale. De même, dans ce procédé de gravure, la profondeur de la tranchée peut être contrôlée avec précision, suffisamment pour empêcher que soit généré un bec d'oiseau au cours du processus suivant de formation d'oxyde de champ. La
profondeur de la tranchée est de préférence fixée dans le domaine de 5 pm ou moins, et sa lar-
geur est de préférence fixée à 3 im ou moins.
Ensuite, un matériau isolant vient remplir la tranchée et accumulé jusqu'au deuxième film
56 d'oxyde de silicium, permettant ainsi l'obtention d'un film isolant 59, comme le montre la fi-
gure 5D. Comme matériau isolant, un BPSG (verre de borophosphosilicate), le nitrure de sili-
cium (Si3N4) ou un polyimide peuvent être utilisés.
Comme montré sur la figure SE, les films 56, 58 d'oxyde de silicium sont éliminés simul-
tanément par un procédé de gravure bien connu et, en même temps, le film isolant 59 est élimi-
né partiellement, c'est-à-dire jusqu'à la même épaisseur que le film 56 d'oxyde de silicium.
Dans ce procédé de gravure, le film 55 de nitrure est utilisé comme barrière de gravure.
Le film 53 de polysilicium sur la région inactive est ensuite éliminé sélectivement cornme
montré sur la figure 5F.
Sur la figure 5G, un procédé d'oxydation thermique est effectué, par lequel un film d'oxy-
de thermique est formé sur la région inactive. Comme la région active est enserrée par la tran-
chée et le film 55 de nitrure au-dessus, l'oxygène ne s'introduit donc pas dans la région active.
En conséquence, un film 50 d'oxyde de champ sans bec d'oiseau est formé dans la région inac-
tive. De plus, pour utiliser une caractéristique d'oxydation rapide du polysilicium et éviter que le film 55 de nitrure se déforme, le procédé de la présente invention comprend additionnellement o l'étape consistant à déposer un film 55' de polysilicium sur la structure de la figure SF, comme
le montre la figure SG-1, avant de procéder à l'oxydation thermique. Avec le dépôt supplémen-
taire du film 55' de polysilicium, il est possible d'empêcher qu'une déformation du film 55 de
nitrure survienne pendant l'oxydation thermique, comme le montre la figure 5G-2.
Concernant les figures 5H à 5J, tous les films 55, 54, 53 qui restent sur le film 52 d'oxyde
de pastille de la région active sont éliminés les uns après les autres, la région active est complè-
tement isolée du film 50 d'oxyde de champ par le film isolant 59 remplissant la tranchée.
Comme décrit ci-dessus, dans le procédé d'isolation du dispositif de ce mode de réalisa-
tion, la région active est définie en utilisant le film isolant 59 remplissant la tranchée.
Dans ce qui suit, le procédé d'isolation de dispositif selon un autre mode de réalisation de
la présente invention va être décrit en se référant aux figures 6A à 6H.
Concernant la figure 6A, sur un substrat 61 en silicium, plusieurs films sont formés les uns après les autres. Tout d'abord un film 62 d'oxyde de pastille ayant une épaisseur de 300 À à 500 A est formé sur une surface principale du substrat 61 en silicium par oxydation, puis un premier film 63 de polysilicium ayant une épaisseur d'environ 2000 À est déposé sur le film 62 d'oxyde de pastille. Ensuite, sur le film 63 de polysilicium, plusieurs films, à savoir un film 64 d'oxyde de silicium, un film 65 de nitrure et un deuxième film 66 de polysilicium, sont formés séquenfiellement. Le deuxième film 66 de polysilicium et le film 55 de nitrure sont tous deux
utilisés comme barrière de polissage. L'épaisseur de chacun du deuxième 66 film de polysili-
cium et du film 55 de nitrure est déterminée en tenant compte de la profondeur d'une tranchée et
du choix d'une vitesse de polissage d'un film isolant destiné à isoler.
Sur la figure 6B, un procédé de formation de tranchée est effectué, par lequel une tranchée est formée. D'abord, après avoir défini une région active en utilisant un masque d'isolation de
tranchée (non représenté), on procède à une gravure sélective, par laquelle une tranchée est for-
mée dans le substrat 60 en silicium. La profondeur de la tranchée est déterminée par l'épaisseur
des films formés sur le substrat 60 et la profondeur d'une partie gravée du substrat 60 en sili-
cium. De préférence, la profondeur de la tranchée est fixée dans le domaine de 5 pln ou moins, et sa largeur est fixée à 3}rm ou moins. Un matériau isolant vient ensuite remplir la tranchée et est déposé sur le deuxième film 66 de polysilicium, pour obtenir un film isolant 69 destiné à
l'isolation, comme le montre la figure 6B.
Ensuite, comme le montre la figure 6C, le film isolant 69 est poli selon un procédé de po-
lissage chimico-mécanique jusqu'à ce qu'une surface du deuxième film 66 de polysilicium 66 soit mise a nu. Le deuxième film 66 de polysilicium est alors utilisé comme première barrière de polissage. Comme le montre la figure 6D, après avoir éliminé le deuxième film 66 de polysilicium par gravure sèche ou gravure humide, le film isolant 67 destiné à isoler est également poli selon le
procédé de polissage, en utilisant le film 65 de nitrure comme deuxième barrière de polissage.
Puis le film 65 de nitrure est également éliminé.
Pour protéger la région active définie par la tranchée vis-à-vis d'une oxydation thermique
ultérieure, un film de nitrure est déposé sur celle-ci et imprimé, ce qui fait qu'un film 65' de ni-
trure à motifs est formé uniquement sur la région active, comme le montre la figure 6E. De même, on procède à une gravure pour éliminer le film 64 d'oxyde de silicium uniquement sur une région inactive. En conséquence, une surface du premier film 63 de polysilicium est mise à nu. Comme le montre la figure 6G, après élimination du premier film 63 de polysilicium ainsi mis à nu, on procède à une oxydation thermique, par laquelle un film d'oxyde thermique est formé sur la région inactive. De même, comme la région active est enserrée par la tranchée et le
film 65' de nitrure au-dessus, l'oxygène ne s'introduit pas dans la région active pendant l'oxy-
dation thermique, comme dans le premier mode de réalisation. En conséquence, un film 60
d'oxyde de champ sans bec d'oiseau est formé dans la région inactive.
Concernant la figure 6H, tous les films 65', 64, 63 qui restent sur le film 62 d'oxyde de
pastille de la région active sont éliminés les uns après les autres, les régions actives étant com-
plètement isolées du film 60 d'oxyde de champ par le film isolant 67 rempli dans la tranchée.
Comme décrit précédemment, selon le procédé d'isolation de dispositif de la présente in-
vention, comme une région active est définie en utilisant une tranchée superficielle remplie d'isolant avant d'effectuer une oxydation thermique, l'oxygène ne pénètre pas dans la région active pendant l'oxydation thermique. Ainsi, un film d'oxyde de champ peut être formée sans
formation d'un bec d'oiseau.
De plus, pour augmenter l'intégration de circuits intégrés, il est nécessaire de minimiser la
formation d'un bec d'oiseau. Le procédé selon la présente invention est applicable à la fabrica-
tion de dispositifs à semi-conducteurs nécessaires pour l'intégration d'un giga ou plus.
I va de soi que diverses autres modifications seront évidentes pour les hommes de l'art et
pourront être apportées par eux sans s'écarter du domaine ni de l'esprit de la présente invention.
En conséquence, on ne saurait considérer que l'étendue des revendications ci-dessous se limite
à la description présentée ici, mais les revendications doivent plutôt être considérées comme en-
globant toutes les caractéristiques de nouveauté brevetables qui résident dans la présente inven-
tion, y compris toutes les caractéristiques qui seraient traitées comme équivalentes par les
hommes de l'art à qui cette invention s'adresse.
Claims (8)
1. Procédé de fabrication d'un dispositif à semi-conducteurs, le procédé comprenant les étapes consistant à: former séquentiellement un film d'oxyde de pastille, un film de polysilicium et une couche isolante sur un substrat en silicium, ladite couche isolante étant composée d'un premier film d'oxyde de silicium, d'un film de nitrure et d'un deuxième film d'oxyde de silicium formés séquentiellement sur le film en polysilicium; définir des régions actives et inactives en utilisant un photomasque à motifs; eéliminer la couche isolante uniquement sur la région active afin de mettre à nu une surface du film de polysilicium; former une paroi latérale sur les deux bords de la couche isolante sur la région active, ladite paroi latérale étant composée d'un film de nitrure; déposer un troisième film d'oxyde de silicium à la surface du film de polysilicium;
éliminer la paroi latérale et graver le substrat sur une profondeur prédéterminée pour for-
mer une tranchée; remplir la tranchée avec un matériau isolant et le déposer sur le deuxième film d'oxyde de silicium pour former un film isolant destiné à isoler;
éliminer simultanément le deuxième film d'oxyde de silicium et le film d'oxyde de sili-
cium, et éliminer le film de polysilicium uniquement sur la région inactive;
effectuer une oxydation thermique pour former un film d'oxyde de champ sur la région in-
active; et éliminer séquentiellement la couche isolante et le film de polysilicium formés sur la région active.
2. Procédé selon la Revendication 1, comprenant additionnellement l'étape consistant à dé-
poser un film de polysilicium sur le film de nitrure et le film d'oxyde de pastille avant d'effec-
tuer l'oxydation thermique.
3. Procédé selon la Revendication 1, dans lequel la profondeur de la tranchée est fixée
dans le domaine de 5 gm ou moins, et sa largeur est fixée à 3 PIm ou moins.
4. Procédé selon la Revendication 1, dans lequel le matériau isolant remplissant la tranchée
est choisi parmi un BPSG (verre de borophosphosilicate), le nitrure de silicium et un polyimi-
de.
5. Procédé de fabrication d'un dispositif à semi-conducteurs, le procédé comprenant les étapes consistant à former séquentiellement un film d'oxyde de pastille, un premier film de polysilicium, un film d'oxyde de silicium, un film de nitrure et un deuxième film de polysilicium sur un substrat en silicium; définir des régions actives et inactives en utilisant un masque de tranchées et former une tranchée des deux côtés de la région active par gravure;
remplir la tranchée avec un matériau isolant et le déposer sur le deuxième film de polysili-
cium pour former un film isolant pour isoler; polir le film isolant en utilisant le deuxième film de polysilicium comme première barrière de polissage;
éliminer le deuxième film de polysilicium et polir le film isolant en utilisant le film de nitru-
re comme deuxième barrière de polissage; éliminer le film de nitrure et le film d'oxyde de silicium; déposer un film isolant protecteur uniquement sur la région active;
éliminer le premier film de polysilicium pour mettre à nu la surface du film d'oxyde de pas-
tille; effectuer une oxydation thermique pour former un film d'oxyde de champ uniquement sur la région inactive; et
éliminer les films formés sur le film d'oxyde de pastille de la région active.
6. Procédé selon la Revendication 5, dans lequel la profondeur de la tranchée est fixée
dans le domaine de 5 pxm ou moins, et sa largeur est fixée à 3 [an ou moins.
7. Procédé selon la Revendication 5, chaque épaisseur du deuxième film de polysilicium et du film de nitrure étant déterminée en fonction de la profondeur de la tranchée et du choix de la vitesse de polissage du film isolant destiné à isoler, et le premier film de polysilicium ayant une épaisseur d'environ 2000 À et le film d'oxyde de pastille ayant une épaisseur comprise entre
300 et 500 À.
8. Procédé selon la Revendication 5, dans lequel le matériau d'isolation rempli dans la tranchée est choisi parmi un BPSG (verre de borophosphosilicate), le nitrure de silicium et un polyimide.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030900A KR0148602B1 (ko) | 1994-11-23 | 1994-11-23 | 반도체 장치의 소자 격리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2727245A1 true FR2727245A1 (fr) | 1996-05-24 |
| FR2727245B1 FR2727245B1 (fr) | 1997-01-31 |
Family
ID=19398731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9415220A Expired - Fee Related FR2727245B1 (fr) | 1994-11-23 | 1994-12-13 | Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5874347A (fr) |
| JP (1) | JP2629141B2 (fr) |
| KR (1) | KR0148602B1 (fr) |
| DE (1) | DE4444609C2 (fr) |
| FR (1) | FR2727245B1 (fr) |
| GB (1) | GB2295487B (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414230B1 (ko) * | 1996-12-24 | 2004-03-26 | 주식회사 하이닉스반도체 | 반도체장치의소자분리막형성방법 |
| US6090685A (en) * | 1997-08-22 | 2000-07-18 | Micron Technology Inc. | Method of forming a LOCOS trench isolation structure |
| US6387810B2 (en) * | 1999-06-28 | 2002-05-14 | International Business Machines Corporation | Method for homogenizing device parameters through photoresist planarization |
| KR100576249B1 (ko) * | 2001-04-27 | 2006-05-03 | 서울전자통신(주) | 다이아몬드 박막을 이용한 표면 탄성파 필터 및 그의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4331708A (en) * | 1980-11-04 | 1982-05-25 | Texas Instruments Incorporated | Method of fabricating narrow deep grooves in silicon |
| DE3402825A1 (de) * | 1983-01-31 | 1984-08-02 | Hitachi, Ltd., Tokio/Tokyo | Halbleiteranordnung mit isolationsnut und herstellungsverfahren |
| US4546538A (en) * | 1983-09-05 | 1985-10-15 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864044A (ja) * | 1981-10-14 | 1983-04-16 | Toshiba Corp | 半導体装置の製造方法 |
| NL8105559A (nl) * | 1981-12-10 | 1983-07-01 | Philips Nv | Werkwijze voor het aanbrengen van een smalle groef in een substraatgebied, in het bijzonder een halfgeleidersubstraatgebied. |
| JPS6038832A (ja) * | 1983-08-12 | 1985-02-28 | Hitachi Ltd | 半導体装置とその製造方法 |
| US4597164A (en) * | 1984-08-31 | 1986-07-01 | Texas Instruments Incorporated | Trench isolation process for integrated circuit devices |
| IT1200725B (it) * | 1985-08-28 | 1989-01-27 | Sgs Microelettronica Spa | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
| US4630356A (en) * | 1985-09-19 | 1986-12-23 | International Business Machines Corporation | Method of forming recessed oxide isolation with reduced steepness of the birds' neck |
| WO1988004106A1 (fr) * | 1986-11-24 | 1988-06-02 | Xicor, Inc. | Procede et appareil de formation de tranchees d'isolation automatiquement alignees |
| JPS63300526A (ja) * | 1987-05-29 | 1988-12-07 | Sony Corp | 半導体装置の製造方法 |
| US5002898A (en) * | 1989-10-19 | 1991-03-26 | At&T Bell Laboratories | Integrated-circuit device isolation |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| US5240512A (en) * | 1990-06-01 | 1993-08-31 | Texas Instruments Incorporated | Method and structure for forming a trench within a semiconductor layer of material |
| US5130268A (en) * | 1991-04-05 | 1992-07-14 | Sgs-Thomson Microelectronics, Inc. | Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby |
-
1994
- 1994-11-23 KR KR1019940030900A patent/KR0148602B1/ko not_active IP Right Cessation
- 1994-12-12 JP JP6307946A patent/JP2629141B2/ja not_active Expired - Fee Related
- 1994-12-13 FR FR9415220A patent/FR2727245B1/fr not_active Expired - Fee Related
- 1994-12-14 GB GB9425223A patent/GB2295487B/en not_active Expired - Fee Related
- 1994-12-14 DE DE4444609A patent/DE4444609C2/de not_active Expired - Fee Related
-
1996
- 1996-07-29 US US08/688,283 patent/US5874347A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4331708A (en) * | 1980-11-04 | 1982-05-25 | Texas Instruments Incorporated | Method of fabricating narrow deep grooves in silicon |
| DE3402825A1 (de) * | 1983-01-31 | 1984-08-02 | Hitachi, Ltd., Tokio/Tokyo | Halbleiteranordnung mit isolationsnut und herstellungsverfahren |
| US4546538A (en) * | 1983-09-05 | 1985-10-15 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions |
Non-Patent Citations (1)
| Title |
|---|
| C.T. HORNG ET AL.: "DEVICE ISOLATION BY USING A NARROW SiO2 TRENCH", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 4, NEW YORK US, pages 1405 - 1408 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9425223D0 (en) | 1995-02-08 |
| FR2727245B1 (fr) | 1997-01-31 |
| GB2295487B (en) | 1997-12-03 |
| DE4444609C2 (de) | 2001-08-02 |
| KR0148602B1 (ko) | 1998-12-01 |
| JP2629141B2 (ja) | 1997-07-09 |
| DE4444609A1 (de) | 1996-05-30 |
| GB2295487A (en) | 1996-05-29 |
| JPH08148554A (ja) | 1996-06-07 |
| KR960019656A (ko) | 1996-06-17 |
| US5874347A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2812764A1 (fr) | Procede de fabrication d'un substrat de type substrat-sur- isolant ou substrat-sur-vide et dispositif obtenu | |
| FR2952472A1 (fr) | Procede de realisation de transistors a effet de champs avec une contre-electrode et dispositif semi-conducteur | |
| EP0673062B1 (fr) | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes quasi-planes | |
| EP0463956A1 (fr) | Procédé de réalisation d'un étage d'un circuit intégré | |
| EP0167437A1 (fr) | Procédé d'autopositionnement d'un oxyde de champ localisé par rapport à une tranchée d'isolement | |
| EP0258141A1 (fr) | Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication | |
| FR2763174A1 (fr) | Procede de fabrication d'une memoire vive dynamique | |
| FR2748157A1 (fr) | Dispositif a semiconducteurs comportant une structure silicium sur isolant et procede de fabrication de ce dispositif | |
| EP1421623A1 (fr) | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication | |
| EP2840589B1 (fr) | Procédé améliore de séparation entre une zone activé d'un substrat et sa face arrière ou une portion de sa face arrière | |
| EP0673061B1 (fr) | Procédé d'isolement de zones actives d'un substrat semi-conducteur par tranchées peu profondes, notamment étroites | |
| EP0135401A1 (fr) | Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice | |
| FR2727245A1 (fr) | Procede de formation d'un film d'oxyde de champ pour dispositif a semiconducteurs | |
| WO2003019669A1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| FR2821207A1 (fr) | Procede pour former une tranchee isolante dans une structure de type semi-conducteur sur isolant, et structure de ce type comportant une telle tranchee | |
| EP0190243B1 (fr) | Procede de fabrication d'un circuit integre de type mis | |
| FR2829290A1 (fr) | Capteur d'image couleur sur substrat transparent et procede de fabrication | |
| CA2546310A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
| FR2821208A1 (fr) | Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille | |
| FR2487125A1 (fr) | Procede de formation de zones etroites dans des circuits integres, notamment pour la formation de grilles, l'isolement de composants, la formation de regions dopees et la fabrication de transistors | |
| EP0209425B1 (fr) | Procédé de réalisation d'un dispositif semiconducteur à plusieurs niveaux de grilles | |
| FR2656738A1 (fr) | Procede pour fabriquer un dispositif semiconducteur, dispositif et composant semiconducteur obtenus par le procede. | |
| WO2012089980A1 (fr) | Via traversant isole | |
| FR2728391A1 (fr) | Procede de fabrication d'un substrat soi et d'un transistor bipolaire l'utilisant | |
| FR2734403A1 (fr) | Isolement plan dans des circuits integres |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20081020 |
|
| D3 | Ip right revived | ||
| ST | Notification of lapse |
Effective date: 20140829 |