CA2546310A1 - Procede de fabrication de puces electroniques en silicium aminci - Google Patents
Procede de fabrication de puces electroniques en silicium aminci Download PDFInfo
- Publication number
- CA2546310A1 CA2546310A1 CA002546310A CA2546310A CA2546310A1 CA 2546310 A1 CA2546310 A1 CA 2546310A1 CA 002546310 A CA002546310 A CA 002546310A CA 2546310 A CA2546310 A CA 2546310A CA 2546310 A1 CA2546310 A1 CA 2546310A1
- Authority
- CA
- Canada
- Prior art keywords
- layer
- trenches
- silicon
- layers
- slice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 36
- 239000010703 silicon Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000012546 transfer Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims 32
- 239000011149 active material Substances 0.000 claims 1
- 239000002346 layers by function Substances 0.000 claims 1
- -1 and for this purpose Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003086 colorant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004737 colorimetric analysis Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- XUIMIQQOPSSXEZ-NJFSPNSNSA-N silicon-30 atom Chemical compound [30Si] XUIMIQQOPSSXEZ-NJFSPNSNSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
L~invention concerne la fabrication de capteurs d~image en couleur réalisés sur un substrat de silicium aminci. On fabrique le capteur à partir d~une tranche semiconductrice (10) comportant sur sa face avant une couche active mince (12) en matériau semiconducteur, et pour cela on réalise des couches gravées sur la couche active, le report de la tranche par sa face avant sur un substrat de report (40), l~amincissement de la tranche semiconductrice par sa face arrière, puis le dépôt, et la gravure de couches de matériaux sur la face arrière ainsi amincie. On prévoit également que des tranchées verticales étroites (20, 22, 24, 26) son creusées dans la tranche par sa face avant, avant l~operation de report, ces tranchées s~étendant à l~intérieur de la tranche sur une profondeur à peu près égale à l~épaisseur résiduelle de tranche semiconductrice qui subsistera après l~operation d~amincissement, les tranchées étant remplies d~un matériau conducteur isolé de la couche active et constituant des vias conducteurs (20~, 22~, 24~, 26~) entre la face avant et la face arrière de la couche amincie. Les tranchées servent à établir des connexions électriques entre la face avant et la face arrière de la tranche amincie. Elles peuvent aussi servir de marques d~alignement des motifs de la face avant sur ceux de la face arrière. Elles peuvent enfin servir à isoler électriquement des zones de couches actives les unes par rapport aux autres.
Description
PROCEDE DE FABRICATION DE PUCES ELECTRONIQUES EN
SILICIUM AMINCI
L'invention concerne principalement la fabrication de capteurs d'image en couleur réalisés sur un substrat dé silicium aminci.
L'amincissement du silicium sur lequel est fait le capteur d'image est une technique permettant d'amélïorer la colorimétrie en minimisant les s interférences entre points d'image voisins correspondant à des couleurs différentes ; les interférences sont réduites grâce au fait que les filtres colorés qui servent à séparer les composantes primaires de la lumière peuvent être déposés sur la face arrïère et non sur la face avant d'une plaquette de silicium et ils sont dès lors plus proches des zones 1o photosensibles formées~dans le silicium ; la face avant est celle sur laquelle sont faites les opérations de dépôt et gravure de couches formant l'essentiel de la matrice de photodétecteurs et de ses circuits de commande.
Un capteur d'image en couleur sur silicium aminci peut être réalisé
de la manière suivante : on part d'une tranche semiconductrice (silicium en 15 principe) sur la face avant de laquelle on effectue des opérations de masquage, d'implantation d'impuretés, de dépôt de couches de composition diverses provisoires ou définitives, de gravures de ces couches, de traitements thermiques, etc. ; ces opérations permettent de définir une matrice de pixels photosensibles et des circuits de traitement de signaux 2o électriques associés à ces pixels ; on reporte ensuite la tranche par sa face avant contre la face avant d'un substrat de support ; on élimine la majeure partie de l'épaisseur de la tranche semiconductrice (c'est l'opération d'amincissement), laissant subsister sur le substrat de report une fine couche semiconductrice comprenant les zones photosensibles et les circuits 2s associés ; et, ultérieurement, on dépose et on grave sur la face arrière de la couche semiconductrice ainsi amincie, diverses couches parmi lesquelles par exemple une couche métallique opaque et une couche de filtres de couleur.
On comprend qu'avec ce procédé, les filtres de couleur ne se 3o trouvent pas au-dessus d'un empilement de couches isolantes et
SILICIUM AMINCI
L'invention concerne principalement la fabrication de capteurs d'image en couleur réalisés sur un substrat dé silicium aminci.
L'amincissement du silicium sur lequel est fait le capteur d'image est une technique permettant d'amélïorer la colorimétrie en minimisant les s interférences entre points d'image voisins correspondant à des couleurs différentes ; les interférences sont réduites grâce au fait que les filtres colorés qui servent à séparer les composantes primaires de la lumière peuvent être déposés sur la face arrïère et non sur la face avant d'une plaquette de silicium et ils sont dès lors plus proches des zones 1o photosensibles formées~dans le silicium ; la face avant est celle sur laquelle sont faites les opérations de dépôt et gravure de couches formant l'essentiel de la matrice de photodétecteurs et de ses circuits de commande.
Un capteur d'image en couleur sur silicium aminci peut être réalisé
de la manière suivante : on part d'une tranche semiconductrice (silicium en 15 principe) sur la face avant de laquelle on effectue des opérations de masquage, d'implantation d'impuretés, de dépôt de couches de composition diverses provisoires ou définitives, de gravures de ces couches, de traitements thermiques, etc. ; ces opérations permettent de définir une matrice de pixels photosensibles et des circuits de traitement de signaux 2o électriques associés à ces pixels ; on reporte ensuite la tranche par sa face avant contre la face avant d'un substrat de support ; on élimine la majeure partie de l'épaisseur de la tranche semiconductrice (c'est l'opération d'amincissement), laissant subsister sur le substrat de report une fine couche semiconductrice comprenant les zones photosensibles et les circuits 2s associés ; et, ultérieurement, on dépose et on grave sur la face arrière de la couche semiconductrice ainsi amincie, diverses couches parmi lesquelles par exemple une couche métallique opaque et une couche de filtres de couleur.
On comprend qu'avec ce procédé, les filtres de couleur ne se 3o trouvent pas au-dessus d'un empilement de couches isolantes et
2 conductrices qui ont pu être déposées (en technologie CMOS ou une autre technologie) sur les zones photosensibles au cours de la fabrication de la tranche semiconductrice. Bien au contraire, les filtres sont placés au-dessous des zones photosensibles, à l'opposé des couches isolantes et conductrices qui se trouvent alors de l'autre côté des zones photosensibles. Cela veut dire que dans l'utilisation du capteur dans une caméra, la lumière arrivera du côté
de la face arrière du capteur, traversera les filtres colorés et atteindra directement les zones photosensibles sans avoir à traverser l'empilement de couches isolantes et conductrices.
1 o C'est cette proximité entre les zones photosensibles et les filtres colorés qui permet d'assurer une bonne colorimétrie, pourvu que l'amincissement soit très prononcé : l'ëpaisseur résiduelle de silicium après amincissement est de 5 à 20 micromètres environ.
Ce procédé de fabrication pose deux types de problèmes : le premier problème est un problème de contact électrique entre l'extërieur du capteur et la circuiterie qui a été gravée sur la face avant de la tranche semiconductrice, face avant qui n'est plus accessible une fois que la tranche semiconductrice a été reportée sur un substrat de report ; il faut donc que des étapes de fabrication soient prévues pour rendre cet accès possible 2o malgré l'opération de report et il faut que ces étapes de fabrication soient industriellement économiques et efficaces ; le deuxième problème est un problème de précision d'alignement des gravures qui sont faites sur la face arrière par rapport aux motifs de circuits qui ont pu être gravés, avant cette opération de report, sur la face avant : l'alignement de motifs sur les couches successives d'une même face est classique ; l'alignement de motifs situés sur deux faces différentes dont l'une n'est plus accessible est un problème plus difficile.
La présente invention a pour but de proposer un procédé de fabrication qui permet de fournir une solution à ces deux problèmes à la fois.
so Ce procédé est applicable de manière particulièrement avantageuse à la fabrication de capteurs d'image en couleurs, mais il est applicable plus généralement à la fabrication de toutes sortes de puces électroniques réalisées à partir de tranches de silicium aminci.
Selon l'invention, on propose un procédé de fabrication de puces électroniques à partir d'une tranche semiconductrice comportant sur sa face
de la face arrière du capteur, traversera les filtres colorés et atteindra directement les zones photosensibles sans avoir à traverser l'empilement de couches isolantes et conductrices.
1 o C'est cette proximité entre les zones photosensibles et les filtres colorés qui permet d'assurer une bonne colorimétrie, pourvu que l'amincissement soit très prononcé : l'ëpaisseur résiduelle de silicium après amincissement est de 5 à 20 micromètres environ.
Ce procédé de fabrication pose deux types de problèmes : le premier problème est un problème de contact électrique entre l'extërieur du capteur et la circuiterie qui a été gravée sur la face avant de la tranche semiconductrice, face avant qui n'est plus accessible une fois que la tranche semiconductrice a été reportée sur un substrat de report ; il faut donc que des étapes de fabrication soient prévues pour rendre cet accès possible 2o malgré l'opération de report et il faut que ces étapes de fabrication soient industriellement économiques et efficaces ; le deuxième problème est un problème de précision d'alignement des gravures qui sont faites sur la face arrière par rapport aux motifs de circuits qui ont pu être gravés, avant cette opération de report, sur la face avant : l'alignement de motifs sur les couches successives d'une même face est classique ; l'alignement de motifs situés sur deux faces différentes dont l'une n'est plus accessible est un problème plus difficile.
La présente invention a pour but de proposer un procédé de fabrication qui permet de fournir une solution à ces deux problèmes à la fois.
so Ce procédé est applicable de manière particulièrement avantageuse à la fabrication de capteurs d'image en couleurs, mais il est applicable plus généralement à la fabrication de toutes sortes de puces électroniques réalisées à partir de tranches de silicium aminci.
Selon l'invention, on propose un procédé de fabrication de puces électroniques à partir d'une tranche semiconductrice comportant sur sa face
3 avant une couche active mince en matériau semiconducteur, Ce procédé
comportant la réalisation de couches gravées sur la couche active, le report de la tranche par sa face avant sur un substrat de report, l'amincissement de la tranche semiconductrice par sa face arrière, puïs le dépôt et la gravure de couches de matériaux sur la face arrière ainsi amincie, procédé caractérisé
en ce que des tranchées verticales étroites sont creusées dans la tranche par sa face avant, avant l'opératïon de report, ces tranchées s'étendant à
l'intérieur de la tranche sur une profondeur à peu près ëgale à l'épaïsseur résiduelle de tranche semiconductrice qui subsïstera après l'opération yo d'amincissement, les tranchées étant remplies d'un matériau conducteur isolé du matëriau de la couche active et constituant des nias conducteurs entre la face avant et la face arrière de ia tranche amincie.
Par l'expression "tranchées verticales étroites", on entend des tranchées à fiants verticaux parallèles dont la largeur est plusieurs fois plus petite que la profondeur et que la longueur. Par l'expression "remplies d'un matériau conducteur", on entend le fait que le matériau conducteur n'est pas seulement déposé sur les parois de la tranchée mais qu'il comble l'espace ouvert lors de la réalisation de la tranchée.
Ces tranchées verticales, qui s'étendent donc à peu près jusqu'à
la future face arrière de fa tranche, peuvent aussi servir de marques d'alignement optique pour les photogravures sur la face arrière ; en effet, elles sont positionnées précisément par rapport aux motifs de face avant, elles sont verticales, et, grâce aux différences d'indice optique entre le matériau semiconducteur et les matériaux qui constituent les vias 2s conducteurs, elles sont visibles sur la face arrière après amincissement car elles débouchent directement sur cette face arrière ou bien elfes s'approchent à une très faible distance de cette face arrière.
Les tranchées qui servent de marques d'alignement sont en principe non fonctionnelles en ce qui concerne la circuiterie électronique so elles sont situées en dehors de cette circuiterie, voire même parfois en dehors de la surface réservëe aux puces sur la tranche. Mais elles sont constituées comme les tranchées qui ont un rôle fonctionnel d'établissement de connexions électriques entre la face avant et la face arrière. C'est lors d'une même opération de photogravure que sont gravëes d'une part les ss tranchées destinées à servir de marques et d'autre part les tranchées
comportant la réalisation de couches gravées sur la couche active, le report de la tranche par sa face avant sur un substrat de report, l'amincissement de la tranche semiconductrice par sa face arrière, puïs le dépôt et la gravure de couches de matériaux sur la face arrière ainsi amincie, procédé caractérisé
en ce que des tranchées verticales étroites sont creusées dans la tranche par sa face avant, avant l'opératïon de report, ces tranchées s'étendant à
l'intérieur de la tranche sur une profondeur à peu près ëgale à l'épaïsseur résiduelle de tranche semiconductrice qui subsïstera après l'opération yo d'amincissement, les tranchées étant remplies d'un matériau conducteur isolé du matëriau de la couche active et constituant des nias conducteurs entre la face avant et la face arrière de ia tranche amincie.
Par l'expression "tranchées verticales étroites", on entend des tranchées à fiants verticaux parallèles dont la largeur est plusieurs fois plus petite que la profondeur et que la longueur. Par l'expression "remplies d'un matériau conducteur", on entend le fait que le matériau conducteur n'est pas seulement déposé sur les parois de la tranchée mais qu'il comble l'espace ouvert lors de la réalisation de la tranchée.
Ces tranchées verticales, qui s'étendent donc à peu près jusqu'à
la future face arrière de fa tranche, peuvent aussi servir de marques d'alignement optique pour les photogravures sur la face arrière ; en effet, elles sont positionnées précisément par rapport aux motifs de face avant, elles sont verticales, et, grâce aux différences d'indice optique entre le matériau semiconducteur et les matériaux qui constituent les vias 2s conducteurs, elles sont visibles sur la face arrière après amincissement car elles débouchent directement sur cette face arrière ou bien elfes s'approchent à une très faible distance de cette face arrière.
Les tranchées qui servent de marques d'alignement sont en principe non fonctionnelles en ce qui concerne la circuiterie électronique so elles sont situées en dehors de cette circuiterie, voire même parfois en dehors de la surface réservëe aux puces sur la tranche. Mais elles sont constituées comme les tranchées qui ont un rôle fonctionnel d'établissement de connexions électriques entre la face avant et la face arrière. C'est lors d'une même opération de photogravure que sont gravëes d'une part les ss tranchées destinées à servir de marques et d'autre part les tranchées
4 PCT/EP2004/053003 destinées à servir de vias conducteurs, et les opérations d'isolement des parois des tranchées et de remplissage des tranchëes sont également simultanées pour les marques d'alignement et les vias fonctionnels servant à
établir des contacts entre face avant et face arrière.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en rëférence aux dessins annexés dans lesquels - les figures 1 à 9 représentent les étapes successives de 1o fabrication d'une puce de capteur d'image en couleur ;
- la figure 10 représente la puce terminée ;
- les figures 11 et 12 représentent, respectivement en coupe et en vue de dessus, la constitution d'un plot de contact de la puce.
- la figure 13 représente une variante de réalisation.
La figure 1 représente une tranche semiconductrice, en principe entièrement en silicium bien que ce ne soit pas obligatoirement le cas, sur laquelle on va réaliser une ensemble de puces de capteurs d'image individuels. La tranche sera découpée en puces individuelles à la fin du 2o processus de fabrication. Chaque capteur comprend une matrice rectangulaire de zones photosensibles, et les circuits associés permettant de recueillir les charges photogénérées en chaque pixel de la matrice et d'établir un signal électronique représentant l'image reçue par le capteur. La technologie de fabrication du capteur est de préférence mais pas obligatoirement une technologie CMOS (Complementary Metal Oxide Semiconductor).
La tranche semiconductrice de la figure 1 est de préférence constituée par un substrat de silicium 10, fortement dopé de type p, sur la face avant duquel est formëe une couche épitaxiale 12, également de type p ao mais beaucoup moins dopée. La couche épitaxiale est la couche active dans laquelle sont formëes les zones photosensibles. Typiquement, le substrat a une épaisseur de quelques centaines de micromètres et la couche épitaxiale seulement une dizaine de micromètres (de préférence entre 5 et 10 micromètres mais pouvant aller jusqu'à 30 micromètres). De manière générale, les échelles ne sont pas respectées sur les figures pour une plus grande lisibilité.
La fabrication implique d'une part des diffusions et implantations diverses dans Ie silicium à partir de la face supérieure ou face avant de la
établir des contacts entre face avant et face arrière.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en rëférence aux dessins annexés dans lesquels - les figures 1 à 9 représentent les étapes successives de 1o fabrication d'une puce de capteur d'image en couleur ;
- la figure 10 représente la puce terminée ;
- les figures 11 et 12 représentent, respectivement en coupe et en vue de dessus, la constitution d'un plot de contact de la puce.
- la figure 13 représente une variante de réalisation.
La figure 1 représente une tranche semiconductrice, en principe entièrement en silicium bien que ce ne soit pas obligatoirement le cas, sur laquelle on va réaliser une ensemble de puces de capteurs d'image individuels. La tranche sera découpée en puces individuelles à la fin du 2o processus de fabrication. Chaque capteur comprend une matrice rectangulaire de zones photosensibles, et les circuits associés permettant de recueillir les charges photogénérées en chaque pixel de la matrice et d'établir un signal électronique représentant l'image reçue par le capteur. La technologie de fabrication du capteur est de préférence mais pas obligatoirement une technologie CMOS (Complementary Metal Oxide Semiconductor).
La tranche semiconductrice de la figure 1 est de préférence constituée par un substrat de silicium 10, fortement dopé de type p, sur la face avant duquel est formëe une couche épitaxiale 12, également de type p ao mais beaucoup moins dopée. La couche épitaxiale est la couche active dans laquelle sont formëes les zones photosensibles. Typiquement, le substrat a une épaisseur de quelques centaines de micromètres et la couche épitaxiale seulement une dizaine de micromètres (de préférence entre 5 et 10 micromètres mais pouvant aller jusqu'à 30 micromètres). De manière générale, les échelles ne sont pas respectées sur les figures pour une plus grande lisibilité.
La fabrication implique d'une part des diffusions et implantations diverses dans Ie silicium à partir de la face supérieure ou face avant de la
5 tranche, pour former notamment les zones photosensibles, et d'autre part des dépôts et gravures successives de couches conductrices et isolantes.
Avant de procéder à ces dépôts et gravures de couches électriquement fonctionnelles, on va effectuer des étapes spécifiques à la présente invention. On notera qu'on pourrait aussi envisager de les effectuer après ces dépôts et gravures ou à une étape intermédiaire, mais la réalisation de ces étapes en début de processus est préférée.
Ces étapes spécïfiques consistent à former des ouvertures profondes verticales, en forme de tranchées étroites dans pratiquement toute l'épaisseur du silicium de la couche épitaxiale 12.
La figure 2 représente à titre d'illustration, quatre ouvertures 20, 22, 24, 26 ainsi formées sur la face avant de la tranche. Dans le mode de réalisation décrit, certaines de ces ouvertures (ouverture la plus à gauche 20 sur la figure 2) sont destinées à former des marques d'alignement, d'autres (ouvertures 22 et 24) sont destinées à former des contacts électriques, et 2o d'autres encore (ouverture 26 la plus à droite) peuvent avoir d'autres fonctions (isolation entre différentes zones de silicium). Elles sont réalisées dans une méme étape de fabrication.
Les ouvertures sont en principe en forme de tranchées verticales étroites, c'est-à-dire essentiellement plus profondes que larges, L'étroitesse est nécessaire dans la mesure où on verra qu'on comble ultérieurement ces tranchées et qu'il est plus facile de combler une tranchée étroite qu'une ouverture large. Ainsi, pour une ouverture de contact électrique devant laisser passer un courant important, on préférera réaliser plusieurs tranchées étroites voisines plutôt qu'une large ouverture, comme on le verra plus loin ;
3o c'est pourquoi on a représenté côte à côte deux ouvertures 22 et 24 qui sont cependant destinées à former un seul contact électrique. La largeur de la tranchée est par exemple de l'ordre de 1 à 4 micromètres pour une profondeur de 5 à 30 micromètres. La longueur des tranchées dépend de fa fonction des tranchées ; elle peut typiquement être de plusieurs dizaines de micromètres selon les besoins, soit en termes de visibilité optique (pour les
Avant de procéder à ces dépôts et gravures de couches électriquement fonctionnelles, on va effectuer des étapes spécifiques à la présente invention. On notera qu'on pourrait aussi envisager de les effectuer après ces dépôts et gravures ou à une étape intermédiaire, mais la réalisation de ces étapes en début de processus est préférée.
Ces étapes spécïfiques consistent à former des ouvertures profondes verticales, en forme de tranchées étroites dans pratiquement toute l'épaisseur du silicium de la couche épitaxiale 12.
La figure 2 représente à titre d'illustration, quatre ouvertures 20, 22, 24, 26 ainsi formées sur la face avant de la tranche. Dans le mode de réalisation décrit, certaines de ces ouvertures (ouverture la plus à gauche 20 sur la figure 2) sont destinées à former des marques d'alignement, d'autres (ouvertures 22 et 24) sont destinées à former des contacts électriques, et 2o d'autres encore (ouverture 26 la plus à droite) peuvent avoir d'autres fonctions (isolation entre différentes zones de silicium). Elles sont réalisées dans une méme étape de fabrication.
Les ouvertures sont en principe en forme de tranchées verticales étroites, c'est-à-dire essentiellement plus profondes que larges, L'étroitesse est nécessaire dans la mesure où on verra qu'on comble ultérieurement ces tranchées et qu'il est plus facile de combler une tranchée étroite qu'une ouverture large. Ainsi, pour une ouverture de contact électrique devant laisser passer un courant important, on préférera réaliser plusieurs tranchées étroites voisines plutôt qu'une large ouverture, comme on le verra plus loin ;
3o c'est pourquoi on a représenté côte à côte deux ouvertures 22 et 24 qui sont cependant destinées à former un seul contact électrique. La largeur de la tranchée est par exemple de l'ordre de 1 à 4 micromètres pour une profondeur de 5 à 30 micromètres. La longueur des tranchées dépend de fa fonction des tranchées ; elle peut typiquement être de plusieurs dizaines de micromètres selon les besoins, soit en termes de visibilité optique (pour les
6 marques d'alignement), soit en termes de besoin de surface de contact (pour les ouvertures de contact).
La profondeur des tranchées est égale à la profondeur de la couche épitaxiale ou bien légèrement supérieure ou légèrement ïnfërieure.
Pour fes marques d'alignement, - ces marques resteront visibles ultérieurement méme si les tranchées ne descendent pas jusqu'au fond de la couche épitaxïale : il peut subsister 1 à 3 micromètres de silicium épitaxial entre le fond de la tranchée et le bas de la couche ëpitaxiale sans que ce soit gênant optiquement (la couche épïtaxiale étant relativement transparente).
1o Pour les contacts électriques et l'isolation, on a avantage à faire descendre les tranchées jusqu'à la limite entre la couche épïtaxiale 10 et le substrat, voire même légèrement au delà, pour ne pas avoir besoin de graver une épaisseur de couche épitaxiale ensuite. Si à la fois des marques d'alignement et des contacts ou des tranchées d'isolatïon sont prévus, on ~5 donnera la même profondeur à toutes les tranchées et cette profondeur sera de préférence égaie à la profondeur de la couche épitaxiale. Sur les figures, les tranchées sont représentées comme ayant exactement la profondeur de la couche épitaxiale.
La formation des tranchées à l'endroit désiré se fait de préférence 2o par oxydation superficielle de la couche épitaxiale, donc création d'une couche d'oxyde 27 puis masquage par une résine, photogravure de la résine, attaque de l'oxyde de silicium dans les ouvertures de la résine, élimination de !a résine, et attaque du silicium par gravure ïonique réactive anisotrope là
oû
le silicium n'est pas protégé par l'oxyde. On sait bien aujourd'hui faire des 2~ tranchées verticales étroites de 1 à 3 micromètres de large sur une profondeur de 10 micromètres ou plus.
On va reboucher les tranchées ainsi formées, d'une part pour planariser la surface en vue des étapes ultérieures de photogravure, d'autre part pour former des vias conducteurs pour les ouvertures de contact.
$o La solution préférée (figure 3) consïste alors d'abord à oxyder superficiellement la tranche de manière à recouvrir sa surface et les parois des tranchées d'une fine pellicule (quelques dizaines de nanomètres d'épaisseur) d'oxyde de silicium isolant 28, puis à effectuer un dépôt de silicium polycristallin 30 fortement dopé, donc conducteur. Le dépôt comble 35 les tranchées étroites et recouvre la surface de la tranche. Le silicium
La profondeur des tranchées est égale à la profondeur de la couche épitaxiale ou bien légèrement supérieure ou légèrement ïnfërieure.
Pour fes marques d'alignement, - ces marques resteront visibles ultérieurement méme si les tranchées ne descendent pas jusqu'au fond de la couche épitaxïale : il peut subsister 1 à 3 micromètres de silicium épitaxial entre le fond de la tranchée et le bas de la couche ëpitaxiale sans que ce soit gênant optiquement (la couche épïtaxiale étant relativement transparente).
1o Pour les contacts électriques et l'isolation, on a avantage à faire descendre les tranchées jusqu'à la limite entre la couche épïtaxiale 10 et le substrat, voire même légèrement au delà, pour ne pas avoir besoin de graver une épaisseur de couche épitaxiale ensuite. Si à la fois des marques d'alignement et des contacts ou des tranchées d'isolatïon sont prévus, on ~5 donnera la même profondeur à toutes les tranchées et cette profondeur sera de préférence égaie à la profondeur de la couche épitaxiale. Sur les figures, les tranchées sont représentées comme ayant exactement la profondeur de la couche épitaxiale.
La formation des tranchées à l'endroit désiré se fait de préférence 2o par oxydation superficielle de la couche épitaxiale, donc création d'une couche d'oxyde 27 puis masquage par une résine, photogravure de la résine, attaque de l'oxyde de silicium dans les ouvertures de la résine, élimination de !a résine, et attaque du silicium par gravure ïonique réactive anisotrope là
oû
le silicium n'est pas protégé par l'oxyde. On sait bien aujourd'hui faire des 2~ tranchées verticales étroites de 1 à 3 micromètres de large sur une profondeur de 10 micromètres ou plus.
On va reboucher les tranchées ainsi formées, d'une part pour planariser la surface en vue des étapes ultérieures de photogravure, d'autre part pour former des vias conducteurs pour les ouvertures de contact.
$o La solution préférée (figure 3) consïste alors d'abord à oxyder superficiellement la tranche de manière à recouvrir sa surface et les parois des tranchées d'une fine pellicule (quelques dizaines de nanomètres d'épaisseur) d'oxyde de silicium isolant 28, puis à effectuer un dépôt de silicium polycristallin 30 fortement dopé, donc conducteur. Le dépôt comble 35 les tranchées étroites et recouvre la surface de la tranche. Le silicium
7 polycristallin dopé est alors éliminé sur une épaisseur verticale qui correspond à l'épaisseur dëposée sur la tranche. Le silicium subsiste dans les tranchées (figure 4) et constitue des vias conducteurs 20' 22', 24', 26' entre la face avant de la couche active épitaxiale 12 et la face arrière de cette couche. Oes vias auront effectivement une fonction de vias conducteurs pour l'établissement de contacts électriques en ce qui concerne les ouvertures 22 et 24 mais pas nécessairement en ce qui concerne les ouvertures 20 et 26.
On effectue alors les étapes de fabrication du capteur d'image ~o proprement dit avec ses circuits associés, c'est-à-dire les étapes de dopage, les implantations dans la couche épitaxiale, les traitements thermiques, les dépôts de couches conductrices et isolantes, les photogravures nëcessaires à chaque fois, etc. On n'entrera pas dans le détail de cette fabrication qui est maintenant classique. On a seulement représentë sur la figure 5 - d'une part une couche isolante 31 qui recouvre la surface de la tranche et qui est ouverte localement pour assurer des contacts, notamment au dessus des vias conducteurs 22' et 24' ;
d'autre part une couche conductrice 32, en métal ou silicium polycristallin fortement dopé, qui sert à établir des interconnexions dans le 2o circuit et qui vient notamment en contact, à travers la couche isolante 31, avec les vias conducteurs 22' et 24' ;
et enfin on a représenté globalement, sous forme d'une couche 34, un empilement de multiples couches isolantes et conductrices photogravées selon les motifs appropriés pour constituer le capteur et ses circuits associés.
Lors des étapes de photogravure, les tranchées 20, remplies de silicium polycristallin 30 isolé par la couche isolante 28 et transformées en vias 20', servent de marques optiques d'alignement pour les opérations de photogravure qui suivent la réalisation de ces tranchées. Tous les motifs de 3o gravure effectués par la face avant de la tranche semiconductrice sont donc progressivement alignés les uns sur les autres en prenant pour référence initiale les tranchées 20. Les vias conducteurs 20' sont visibles en raison des différences d'indice entre les matériaux silicium, silicium poiycristallin, et oxyde de silicium qui les composent.
On effectue alors les étapes de fabrication du capteur d'image ~o proprement dit avec ses circuits associés, c'est-à-dire les étapes de dopage, les implantations dans la couche épitaxiale, les traitements thermiques, les dépôts de couches conductrices et isolantes, les photogravures nëcessaires à chaque fois, etc. On n'entrera pas dans le détail de cette fabrication qui est maintenant classique. On a seulement représentë sur la figure 5 - d'une part une couche isolante 31 qui recouvre la surface de la tranche et qui est ouverte localement pour assurer des contacts, notamment au dessus des vias conducteurs 22' et 24' ;
d'autre part une couche conductrice 32, en métal ou silicium polycristallin fortement dopé, qui sert à établir des interconnexions dans le 2o circuit et qui vient notamment en contact, à travers la couche isolante 31, avec les vias conducteurs 22' et 24' ;
et enfin on a représenté globalement, sous forme d'une couche 34, un empilement de multiples couches isolantes et conductrices photogravées selon les motifs appropriés pour constituer le capteur et ses circuits associés.
Lors des étapes de photogravure, les tranchées 20, remplies de silicium polycristallin 30 isolé par la couche isolante 28 et transformées en vias 20', servent de marques optiques d'alignement pour les opérations de photogravure qui suivent la réalisation de ces tranchées. Tous les motifs de 3o gravure effectués par la face avant de la tranche semiconductrice sont donc progressivement alignés les uns sur les autres en prenant pour référence initiale les tranchées 20. Les vias conducteurs 20' sont visibles en raison des différences d'indice entre les matériaux silicium, silicium poiycristallin, et oxyde de silicium qui les composent.
8 La fin du processus de dépôt et gravure des couches sur la face avant comprend en principe une étape de planarisation, c'est-à-dire une étape de dépôt de couche qui comble les différences de niveau de relief dues aux étapes successives de dépôt et de gravure. On suppose donc que la partie supérieure de la couche 34 est une surface plane, par exemple réalisé à l'aide d'un dépôt d'oxyde de silicium ou de polyimide planarisant.
Le traitement de la face avant de la tranche semiconductrice est maintenant terminé. La tranche est alors reportée sur un substrat de report 40 (figure 6). Ce report se fait par la face avant de la tranche, c'est-à-dire que ~o c'est la face avant, planarisëe, qui est collée sur une face plane du substrat de report. La tranche 10 avec sa couche épitaxiale 12 et ses couches photogravées 34 est donc représentëe retournée, face avant vers le bas, sur la figure 6 et les figures suivantes.
Le report de la tranche de silicium peut se faire par plusieurs moyens, le moyen le plus simple étant un collage par adhérence moléculaire, la grande planéité des surfaces en contact engendrant des forces de contact très élevées. Un collage avec un matériau de collage est également possible.
D'autres méthodes sont encore possibles.
Après report de la tranche de silicium par sa face avant sur le 2o substrat de report, on élimine par sa face arrière (en haut sur la figure 6) la majeure partie de l'épaisseur de la tranche de silicium pour ne laisser subsister que la couche active épitaxiale 12 (figure 7).
L'opération d'amincissement peut se faire par usinage mécanique terminé par un usinage chimique, ou par usinage mécano-chimique, ou par usinage chimique uniquement, ou par d'autres procédés.
L'amincissement fait affleurer le fond des tranchées 20, 22, 24, 26 qui ont été creusées et rebouchées dans les étapes précédentes.
La surface de la tranche (appelée encore face arrière par référence à la face avant maintenant collée sur le substrat de report) peut so subir maintenant des opérations de dépôt de couches et de gravures de couches.
Pour l'alignement des motifs de gravure de ces couches, on utilise les marques optiques constituées par le fond affleurant des vias 20' formës dans les tranchëes 20. Ce fond est visible même s'il subsiste une fine couche d'isolant 28 ; il serait d'ailleurs visible même si une épaisseur de 1 ou
Le traitement de la face avant de la tranche semiconductrice est maintenant terminé. La tranche est alors reportée sur un substrat de report 40 (figure 6). Ce report se fait par la face avant de la tranche, c'est-à-dire que ~o c'est la face avant, planarisëe, qui est collée sur une face plane du substrat de report. La tranche 10 avec sa couche épitaxiale 12 et ses couches photogravées 34 est donc représentëe retournée, face avant vers le bas, sur la figure 6 et les figures suivantes.
Le report de la tranche de silicium peut se faire par plusieurs moyens, le moyen le plus simple étant un collage par adhérence moléculaire, la grande planéité des surfaces en contact engendrant des forces de contact très élevées. Un collage avec un matériau de collage est également possible.
D'autres méthodes sont encore possibles.
Après report de la tranche de silicium par sa face avant sur le 2o substrat de report, on élimine par sa face arrière (en haut sur la figure 6) la majeure partie de l'épaisseur de la tranche de silicium pour ne laisser subsister que la couche active épitaxiale 12 (figure 7).
L'opération d'amincissement peut se faire par usinage mécanique terminé par un usinage chimique, ou par usinage mécano-chimique, ou par usinage chimique uniquement, ou par d'autres procédés.
L'amincissement fait affleurer le fond des tranchées 20, 22, 24, 26 qui ont été creusées et rebouchées dans les étapes précédentes.
La surface de la tranche (appelée encore face arrière par référence à la face avant maintenant collée sur le substrat de report) peut so subir maintenant des opérations de dépôt de couches et de gravures de couches.
Pour l'alignement des motifs de gravure de ces couches, on utilise les marques optiques constituées par le fond affleurant des vias 20' formës dans les tranchëes 20. Ce fond est visible même s'il subsiste une fine couche d'isolant 28 ; il serait d'ailleurs visible même si une épaisseur de 1 ou
9 2 micromètres de silicium épitaxial subsistait entre le fond du via et la face arrière de la tranche. Les marques optiques ainsi constituées sont bien positionnées par rapport aux motifs de la face avant puisque les tranchées sont verticales.
Parmi les couches déposées et photogravées sur la face arrière, il y a en premier lieu une couche isolante 42 (figure 8) ouverte localement à
l'endroit des vias 22' et 24'. Lors de l'ouverture de cette couche isolante on ouvre également le fond isolant des vias (couche 28). Si les tranchées étaient creusées à une profondeur légèrement infërieure à celle de la couche épitaxiale, des étapes complémentaires de gravure de la couche épitaxiale seraient prévues pour compléter la formation des vias conducteurs.
II y a aussi au moins une couche conductrice 44, de préférence métallique (aluminium notamment) qui servira notamment à former des interconnexions et à constituer des plots de contact destinés à assurer la connexion avec l'extérieur de la puce après Ia fin de la fabrication. Dans le cas d'un capteur d'image, cette couche peut aussi servir de couche de masquage pour protéger de la lumière des zones de capteur (à l'intérieur de la matrice de pixels ou dans les circuits périphériques) qui, en raison du fait que le silicium est par nature photosensible, peuvent être perturbëes par la lumière. On a représenté cette couche d'interconnexïons 44 non seulement sous forme d'un plot de contact 44' qui vient en contact direct avec les vias 22' et 24', mais aussi sous forme de motifs périodiques 44" de masquage à
l'intérieur d'une zone correspondant à la matrice de pixels du capteur d'image (partie gauche de la figure 8).
2s Le plot de contact 44' pourra servir de plot de soudure d'une connexion filaire, ou bien être relié par une interconnexion de la couche 44 à
un plot de soudure de connexion filaire situé non pas au-dessus des vïas 22' et 24' mais à un autre endroit (les plots sont en principe à la périphérie de la puce) ; il est cependant plus simple de prévoir que les plots de soudure sont 3o directement situés au dessus des vias lesquels sont alors à la périphérie de la puce.
Pour un capteur d'image en couleurs, outre la couche métallique 44, les opérations de dépôt et gravure sur la face arrière comprennent notamment le dépôt et la gravure successive de trois couches de filtres colorés arrangés matriciellement pour définir des pixels juxtaposés correspondant aux couleurs primaires de la Lumière.
Le processus de dépôt des filtres colorés est le suivant : dépôt d'une première couche de planarisation 46 au dessus de l'ensemble de la 5 face arrière de la tranche. Dépôt et photogravure d'une première couleur de filtres, puis d'une deuxième puis d'une troisième.
Ces couches de filtre sont symbolisées sur la figure 9 par une couche 48 au dessus d'une zone considérée comme la zone de prise d'image du capteur.
1o La figure 10 représente la tranche terminée. La couche de filtres 48 est recouverte d'une dernière couche de planarisation et de protection 50.
C'est une couche isolante. Elle est ouverte à l'endroit des plots de soudure 44' de sorte qu'un fil de connexion pourra être soudé entre ce plot et un boîtier dans lequel sera montée la puce.
La tranche terminée est découpée classiquement en puces individuelles.
Les figures 11 et 12 représentent un détail de réalisation d'un plot de contact de connexion extérieure 44' relié par des vias conducteurs à une zone conductrice 32 qui a été rëalisée lors des étapes de fabrication, avant 2o report sur le substrat 40, sur la face avant de la tranche.
Le plot est constitué par une surface rectangulaire qui recouvre deux groupes de tranchées : le premier groupe est constitué par une série de tranchées parallèles constituées en vias conducteurs 22' qui viennent tous en contact en bas avec la zone 32 et en haut avec le plot 44' ; le deuxième groupe est une tranchée d'isolation 26' qui entoure toute la zone de couche épitaxiale située sous le plot de connexion extérieure 44'. Cette tranchée d'isolation est constituée exactement comme les vias conducteurs 22' mais elle n'est pas connectée à un conducteur supérieur et un conducteur inférieur. Sa fonction est d'isoler électriquement du reste de la couche 3o épitaxiale toute la zone de couche épitaxiale située sous le plot de contact 44'. De telles tranchées d'isolation pourraient être prévues pour isoler électriquement les unes des autres différentes zones de couche ëpitaxiale.
Par exemple, une tranchée pourrait isoler du reste de la couche à la fois un plot de contact et un amplificateur dont le plot constitue la sortie.
La largeur des tranchées est ici d'environ 1 micromètre, l'épaisseur de la couche épitaxiale donc la profondeur des tranchées est d'environ 6 micromètres, les dimensions latérales du plot sont de l'ordre de 100 micromètres.
Sur la figure 11 qui est agrandie par rapport aux figures précëdentes, on a représenté une couche d'oxyde de silicium thermique 52 pour montrer que les étapes réalisées sur la face avant peuvent bien sür inclure des étapes d'oxydation thermiques classiques.
Une variante importante de l'invention peut être envisagée. En io effet, dans ce qui vient d'étre décrit, on considère que la puce de capteur d'image finalement réalisée possède des plots de contact sur la face qui reçoit de la lumière, face qu'on a appelée face arrière de la tranche semiconductrice. Mais on peut prévoir aussi qu'après le dépôt de la couche de planarisation finale 50 on colle à nouveau la tranche sur un autre substrat de report 60, transparent, en verre ou quartz. La lumière arrive alors par ce substrat de verre ou de quartz. Le substrat de report 40 devient superflu, le substrat de verre' ou quartz assurant la tenue mëcanique de ia tranche.
On supprime ou on enlève alors le substrat de report 40, par usinage mécanique et/ou chimique, jusqu'à faire affleurer ou presque 2o affleurer la partie supérieure de l'ensemble de couches 34. Ces couches comprennent notamment des couches d'interconnexions et elfes peuvent en particulier comporter une couche métallique finale comportant des plots de contact pour la soudure de fïls de connexion. Dans ce cas, ce ne sent pas les piots 44' qui servent pour le contact avec l'extérieur puisqu'ils ne sont plus accessibles à cause du substrat de report en verre ou quartz. Mais ce sont les plots de l'ensemble 34.
Cette solution remet comme face supérieure de la puce la face avant sur laquelle ont été réalisées classiquement les étapes de dépôts implantations, gravures servant à la constitution du capteur d'image. Bien 3o pue la face arrière ne soit alors plus accessible, les tranchées faites en début de procédé permettent d'accëder facilement, à travers les plots 44', les vias conducteurs 22', 24', les zones conductrices 32, et d'autres couches conductrices de l'ensemble 34, à la métallisation de masquage de lumière 44 qui serait autrement inaccessible. Ceci est important car il est souhaitable de pouvoir contrôler le potentiel de cette métallisation arrière.
La figure 13 reprësente la constitution d'une puce de capteur ainsi réalisée, sur laquelle apparaissent, outre les éléments déjà mentionnés en référence aux figures 1 à 9, le substrat transparent 60, un plot de soudure extérieure 62, relié à travers les couches de l'ensemble 34 à la couche conductrice 32 et donc à la couche 44, et une couche de passivation et protection 64 ouverte à l'endroit du plot 62. Le plot 62 est réalisé à la fin de l'étape représentée à la figure 5.
Parmi les couches déposées et photogravées sur la face arrière, il y a en premier lieu une couche isolante 42 (figure 8) ouverte localement à
l'endroit des vias 22' et 24'. Lors de l'ouverture de cette couche isolante on ouvre également le fond isolant des vias (couche 28). Si les tranchées étaient creusées à une profondeur légèrement infërieure à celle de la couche épitaxiale, des étapes complémentaires de gravure de la couche épitaxiale seraient prévues pour compléter la formation des vias conducteurs.
II y a aussi au moins une couche conductrice 44, de préférence métallique (aluminium notamment) qui servira notamment à former des interconnexions et à constituer des plots de contact destinés à assurer la connexion avec l'extérieur de la puce après Ia fin de la fabrication. Dans le cas d'un capteur d'image, cette couche peut aussi servir de couche de masquage pour protéger de la lumière des zones de capteur (à l'intérieur de la matrice de pixels ou dans les circuits périphériques) qui, en raison du fait que le silicium est par nature photosensible, peuvent être perturbëes par la lumière. On a représenté cette couche d'interconnexïons 44 non seulement sous forme d'un plot de contact 44' qui vient en contact direct avec les vias 22' et 24', mais aussi sous forme de motifs périodiques 44" de masquage à
l'intérieur d'une zone correspondant à la matrice de pixels du capteur d'image (partie gauche de la figure 8).
2s Le plot de contact 44' pourra servir de plot de soudure d'une connexion filaire, ou bien être relié par une interconnexion de la couche 44 à
un plot de soudure de connexion filaire situé non pas au-dessus des vïas 22' et 24' mais à un autre endroit (les plots sont en principe à la périphérie de la puce) ; il est cependant plus simple de prévoir que les plots de soudure sont 3o directement situés au dessus des vias lesquels sont alors à la périphérie de la puce.
Pour un capteur d'image en couleurs, outre la couche métallique 44, les opérations de dépôt et gravure sur la face arrière comprennent notamment le dépôt et la gravure successive de trois couches de filtres colorés arrangés matriciellement pour définir des pixels juxtaposés correspondant aux couleurs primaires de la Lumière.
Le processus de dépôt des filtres colorés est le suivant : dépôt d'une première couche de planarisation 46 au dessus de l'ensemble de la 5 face arrière de la tranche. Dépôt et photogravure d'une première couleur de filtres, puis d'une deuxième puis d'une troisième.
Ces couches de filtre sont symbolisées sur la figure 9 par une couche 48 au dessus d'une zone considérée comme la zone de prise d'image du capteur.
1o La figure 10 représente la tranche terminée. La couche de filtres 48 est recouverte d'une dernière couche de planarisation et de protection 50.
C'est une couche isolante. Elle est ouverte à l'endroit des plots de soudure 44' de sorte qu'un fil de connexion pourra être soudé entre ce plot et un boîtier dans lequel sera montée la puce.
La tranche terminée est découpée classiquement en puces individuelles.
Les figures 11 et 12 représentent un détail de réalisation d'un plot de contact de connexion extérieure 44' relié par des vias conducteurs à une zone conductrice 32 qui a été rëalisée lors des étapes de fabrication, avant 2o report sur le substrat 40, sur la face avant de la tranche.
Le plot est constitué par une surface rectangulaire qui recouvre deux groupes de tranchées : le premier groupe est constitué par une série de tranchées parallèles constituées en vias conducteurs 22' qui viennent tous en contact en bas avec la zone 32 et en haut avec le plot 44' ; le deuxième groupe est une tranchée d'isolation 26' qui entoure toute la zone de couche épitaxiale située sous le plot de connexion extérieure 44'. Cette tranchée d'isolation est constituée exactement comme les vias conducteurs 22' mais elle n'est pas connectée à un conducteur supérieur et un conducteur inférieur. Sa fonction est d'isoler électriquement du reste de la couche 3o épitaxiale toute la zone de couche épitaxiale située sous le plot de contact 44'. De telles tranchées d'isolation pourraient être prévues pour isoler électriquement les unes des autres différentes zones de couche ëpitaxiale.
Par exemple, une tranchée pourrait isoler du reste de la couche à la fois un plot de contact et un amplificateur dont le plot constitue la sortie.
La largeur des tranchées est ici d'environ 1 micromètre, l'épaisseur de la couche épitaxiale donc la profondeur des tranchées est d'environ 6 micromètres, les dimensions latérales du plot sont de l'ordre de 100 micromètres.
Sur la figure 11 qui est agrandie par rapport aux figures précëdentes, on a représenté une couche d'oxyde de silicium thermique 52 pour montrer que les étapes réalisées sur la face avant peuvent bien sür inclure des étapes d'oxydation thermiques classiques.
Une variante importante de l'invention peut être envisagée. En io effet, dans ce qui vient d'étre décrit, on considère que la puce de capteur d'image finalement réalisée possède des plots de contact sur la face qui reçoit de la lumière, face qu'on a appelée face arrière de la tranche semiconductrice. Mais on peut prévoir aussi qu'après le dépôt de la couche de planarisation finale 50 on colle à nouveau la tranche sur un autre substrat de report 60, transparent, en verre ou quartz. La lumière arrive alors par ce substrat de verre ou de quartz. Le substrat de report 40 devient superflu, le substrat de verre' ou quartz assurant la tenue mëcanique de ia tranche.
On supprime ou on enlève alors le substrat de report 40, par usinage mécanique et/ou chimique, jusqu'à faire affleurer ou presque 2o affleurer la partie supérieure de l'ensemble de couches 34. Ces couches comprennent notamment des couches d'interconnexions et elfes peuvent en particulier comporter une couche métallique finale comportant des plots de contact pour la soudure de fïls de connexion. Dans ce cas, ce ne sent pas les piots 44' qui servent pour le contact avec l'extérieur puisqu'ils ne sont plus accessibles à cause du substrat de report en verre ou quartz. Mais ce sont les plots de l'ensemble 34.
Cette solution remet comme face supérieure de la puce la face avant sur laquelle ont été réalisées classiquement les étapes de dépôts implantations, gravures servant à la constitution du capteur d'image. Bien 3o pue la face arrière ne soit alors plus accessible, les tranchées faites en début de procédé permettent d'accëder facilement, à travers les plots 44', les vias conducteurs 22', 24', les zones conductrices 32, et d'autres couches conductrices de l'ensemble 34, à la métallisation de masquage de lumière 44 qui serait autrement inaccessible. Ceci est important car il est souhaitable de pouvoir contrôler le potentiel de cette métallisation arrière.
La figure 13 reprësente la constitution d'une puce de capteur ainsi réalisée, sur laquelle apparaissent, outre les éléments déjà mentionnés en référence aux figures 1 à 9, le substrat transparent 60, un plot de soudure extérieure 62, relié à travers les couches de l'ensemble 34 à la couche conductrice 32 et donc à la couche 44, et une couche de passivation et protection 64 ouverte à l'endroit du plot 62. Le plot 62 est réalisé à la fin de l'étape représentée à la figure 5.
Claims (15)
1. Procédé de fabrication de puces électroniques à partir d'une tranche semiconductrice (10) comportant sur sa face avant une couche active mince (12) en matériau semiconducteur, ce procédé comportant la réalisation de couches gravées sur la couche active, le report de la tranche par sa face avant sur un substrat de report (40), l'amincissement de la tranche semiconductrice par sa face arrière, puis le dépôt et la gravure de couches de matériaux sur la face arrière ainsi amincie, procédé caractérisé
en ce que des tranchées verticales étroites (20, 22, 24, 26) sont creusées dans la tranche par sa face avant, avant l'opération de report, ces tranchées s'étendant à l'intérieur de la tranche sur une profondeur à peu près égale à
l'épaisseur résiduelle de tranche semiconductrice qui subsistera après l'opération d'amincissement, les tranchées étant remplies d'un matériau conducteur isolé de la couche active et constituant des vias conducteurs (20', 22', 24', 26') entre la face avant et la face arrière de la couche amincie.
en ce que des tranchées verticales étroites (20, 22, 24, 26) sont creusées dans la tranche par sa face avant, avant l'opération de report, ces tranchées s'étendant à l'intérieur de la tranche sur une profondeur à peu près égale à
l'épaisseur résiduelle de tranche semiconductrice qui subsistera après l'opération d'amincissement, les tranchées étant remplies d'un matériau conducteur isolé de la couche active et constituant des vias conducteurs (20', 22', 24', 26') entre la face avant et la face arrière de la couche amincie.
2. Procédé selon la revendication 1, caractérisé en ce que les tranchées sont formées avant d'autres étapes de dépôt et gravure de couches électriquement fonctionnelles sur la face avant de la tranche semiconductrice.
3. Procédé selon la revendication 1 et 2, caractérisé en ce qu'au moins une tranchée est constituée en forme de marque d'alignement visible de la face arrière après amincissement pour permettre un alignement des motifs de gravure des couches de la face arrière par rapport aux motifs de gravure de couches sur la face avant.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce qu'au moins une couche métallique (44) est déposée sur la face arrière de la tranche après amincissement, cette couche étant reliée, par des vias conducteurs formés dans au moins une tranchée étroite, à au moins une couche conductrice (32) formée, avant report de la tranche sur le substrat de report, sur la face avant de la tranche.
5. Procédé selon la revendication 4, caractérisé en ce que la couche métallique est une couche de masquage de lumière destinée à
empêcher que la lumière ne frappe des parties sensibles à la lumière dans un capteur d'image réalisé sur la tranche.
empêcher que la lumière ne frappe des parties sensibles à la lumière dans un capteur d'image réalisé sur la tranche.
6. Procédé selon l'une des revendications 1 à 5, caractérisé en ce que des couches de filtres colorés sont déposées sur la face arrière de la tranche après report et amincissement.
7. Procédé selon la revendication , caractérisé en ce que, après dépôt des filtres colorés, on reporte la tranche semiconductrice et son substrat de report sur un autre substrat (60), transparent, et on élimine le substrat de report.
8. Procédé selon l'une des revendications précédentes, caractérisé en ce que les tranchées ont leurs parois internes recouvertes d'oxyde mince de silicium (28) et sont remplies de silicium polycristallin (30) fortement dopé pour être conducteur.
9. Procédé selon l'une des revendications 1 à 8, caractérisé en ce qu'au moins une tranchée sert à isoler latéralement une portion de couche active d'autres portions de couche active, et notamment à isoler une zone de couche active située au dessous d'un plot de connexion extérieure, des zones de couche active voisines.
10. Procédé selon l'une des revendications 1 à 9, caractérisé en ce que la tranche semiconductrice comprend un substrat de silicium fortement dopé recouvert d'une couche épitaxiale plus faiblement dopée constituant la couche active, d'environ 5 à 20 micromètres d'épaisseur, et en ce que la profondeur des tranchées est sensiblement égale à l'épaisseur de la couche épitaxiale.
11. Capteur d'image en couleur comportant - un substrat de report (40, 60), - une couche de silicium de faible épaisseur dans laquelle est réalisée une matrice de zones photosensibles, des couches gravées sur une face avant de cette couche de silicium, - au moins une couche métallique et des couches de filtres colorés gravées sur l'autre face, arrière, de la couche de silicium, - des tranchées verticales étroites traversant toute la couche de silicium, ayant leurs parois latérales revêtues d'une couche isolante et remplies d'un matériau conducteur.
i2. Capteur d'image en couleur selon la revendication 11, caractérisé en ce qu'au moins une tranchée remplie de matériau conducteur constitue un via conducteur en contact d'un côté avec la couche métallique sur la face arrière, et de l'autre avec au moins une couche conductrice sur la face avant.
13. Capteur d'image en couleur selon la revendication 12, caractérisé en ce qu'il comporte une série de tranchées verticales parallèles, disposées sous un même plot de contact de connexion extérieure du capteur d'image et connectées électriquement à ce plot.
14. Capteur d'image en couleur selon l'une des revendications 11 à 13, caractérisé en ce qu'au moins une tranchée verticale constitue une tranchée d'isolation entre deux zones de silicium voisines de la couche de silicium.
15. Capteur d'image en couleur selon la revendication 14, caractérisé en ce que la tranchée qui constitue une tranchée d'isolation entoure complètement une zone de silicium située au dessous d'un plot de contact de connexion extérieure du capteur d'image.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0314595A FR2863773B1 (fr) | 2003-12-12 | 2003-12-12 | Procede de fabrication de puces electroniques en silicium aminci |
| FR03/14595 | 2003-12-12 | ||
| PCT/EP2004/053003 WO2005067054A1 (fr) | 2003-12-12 | 2004-11-18 | Procede de fabrication de puces electroniques en silicium aminci |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA2546310A1 true CA2546310A1 (fr) | 2005-07-21 |
Family
ID=34610613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA002546310A Abandoned CA2546310A1 (fr) | 2003-12-12 | 2004-11-18 | Procede de fabrication de puces electroniques en silicium aminci |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070166956A1 (fr) |
| EP (1) | EP1700343A1 (fr) |
| JP (1) | JP4863214B2 (fr) |
| CN (1) | CN1894797A (fr) |
| CA (1) | CA2546310A1 (fr) |
| FR (1) | FR2863773B1 (fr) |
| WO (1) | WO2005067054A1 (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7504277B2 (en) * | 2005-10-12 | 2009-03-17 | Raytheon Company | Method for fabricating a high performance PIN focal plane structure using three handle wafers |
| US7749799B2 (en) | 2005-11-15 | 2010-07-06 | California Institute Of Technology | Back-illuminated imager and method for making electrical and optical connections to same |
| FR2910707B1 (fr) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | Capteur d'image a haute densite d'integration |
| FR2910705B1 (fr) * | 2006-12-20 | 2009-02-27 | E2V Semiconductors Soc Par Act | Structure de plots de connexion pour capteur d'image sur substrat aminci |
| US7875948B2 (en) | 2008-10-21 | 2011-01-25 | Jaroslav Hynecek | Backside illuminated image sensor |
| JP5682174B2 (ja) * | 2010-08-09 | 2015-03-11 | ソニー株式会社 | 固体撮像装置とその製造方法、並びに電子機器 |
| KR20130119193A (ko) * | 2012-04-23 | 2013-10-31 | 주식회사 동부하이텍 | 후면 수광 이미지 센서와 그 제조방법 |
| US9666523B2 (en) | 2015-07-24 | 2017-05-30 | Nxp Usa, Inc. | Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof |
| US10043676B2 (en) * | 2015-10-15 | 2018-08-07 | Vishay General Semiconductor Llc | Local semiconductor wafer thinning |
| CN108321215A (zh) * | 2018-03-07 | 2018-07-24 | 苏州晶方半导体科技股份有限公司 | 光学指纹识别芯片的封装结构及其制作方法 |
| US20230296994A1 (en) * | 2022-03-21 | 2023-09-21 | Infineon Technologies Ag | Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777224B2 (ja) * | 1988-07-18 | 1995-08-16 | 日本電気株式会社 | モノリシック集積回路素子の製造方法 |
| JPH08236788A (ja) * | 1995-02-28 | 1996-09-13 | Nippon Motorola Ltd | 半導体センサの製造方法 |
| US6008506A (en) * | 1996-04-25 | 1999-12-28 | Nec Corporation | SOI optical semiconductor device |
| JP3426872B2 (ja) * | 1996-09-30 | 2003-07-14 | 三洋電機株式会社 | 光半導体集積回路装置およびその製造方法 |
| JPH11274501A (ja) * | 1998-03-20 | 1999-10-08 | Denso Corp | 半導体装置 |
| JP4250788B2 (ja) * | 1998-10-15 | 2009-04-08 | 株式会社デンソー | 半導体圧力センサの製造方法 |
| JP2000183322A (ja) * | 1998-12-15 | 2000-06-30 | Sony Corp | カラー固体撮像素子及びその製造方法 |
| US6515317B1 (en) * | 2000-09-29 | 2003-02-04 | International Business Machines Corp. | Sidewall charge-coupled device with multiple trenches in multiple wells |
| JP4471480B2 (ja) * | 2000-10-18 | 2010-06-02 | 三菱電機株式会社 | 半導体装置 |
| US6621107B2 (en) * | 2001-08-23 | 2003-09-16 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| FR2829289B1 (fr) * | 2001-08-31 | 2004-11-19 | Atmel Grenoble Sa | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication |
| FR2829291B1 (fr) * | 2001-08-31 | 2005-02-04 | Atmel Grenoble Sa | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement |
| FR2829290B1 (fr) * | 2001-08-31 | 2004-09-17 | Atmel Grenoble Sa | Capteur d'image couleur sur substrat transparent et procede de fabrication |
| EP1369929B1 (fr) * | 2002-05-27 | 2016-08-03 | STMicroelectronics Srl | Procédé de fabrication de détecteurs optiques encapsulés et détecteur optique encapsulé fabriqué en utilisant ce procédé |
| JP4046069B2 (ja) * | 2003-11-17 | 2008-02-13 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| KR100561004B1 (ko) * | 2003-12-30 | 2006-03-16 | 동부아남반도체 주식회사 | 씨모스 이미지 센서 및 그 제조 방법 |
| US7498647B2 (en) * | 2004-06-10 | 2009-03-03 | Micron Technology, Inc. | Packaged microelectronic imagers and methods of packaging microelectronic imagers |
-
2003
- 2003-12-12 FR FR0314595A patent/FR2863773B1/fr not_active Expired - Fee Related
-
2004
- 2004-11-18 CN CNA2004800370925A patent/CN1894797A/zh active Pending
- 2004-11-18 US US10/582,711 patent/US20070166956A1/en not_active Abandoned
- 2004-11-18 JP JP2006543528A patent/JP4863214B2/ja not_active Expired - Fee Related
- 2004-11-18 WO PCT/EP2004/053003 patent/WO2005067054A1/fr active Application Filing
- 2004-11-18 EP EP04820955A patent/EP1700343A1/fr not_active Withdrawn
- 2004-11-18 CA CA002546310A patent/CA2546310A1/fr not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1700343A1 (fr) | 2006-09-13 |
| FR2863773A1 (fr) | 2005-06-17 |
| JP2007518253A (ja) | 2007-07-05 |
| US20070166956A1 (en) | 2007-07-19 |
| FR2863773B1 (fr) | 2006-05-19 |
| CN1894797A (zh) | 2007-01-10 |
| JP4863214B2 (ja) | 2012-01-25 |
| WO2005067054A1 (fr) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1421623B1 (fr) | Capteur d'image couleur a colorimetrie amelioree et procede de fabrication | |
| EP2064742B1 (fr) | Capteur d'image en couleur a diaphotie améliorée | |
| WO2008074688A1 (fr) | Procede de fabrication de capteur d'image a haute densite d'integration | |
| EP2306520A1 (fr) | Capteur d'image face arrière | |
| FR2930840A1 (fr) | Procede de reprise de contact sur un circuit eclaire par la face arriere | |
| CA2546310A1 (fr) | Procede de fabrication de puces electroniques en silicium aminci | |
| EP1421624B1 (fr) | Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement | |
| EP1421622B1 (fr) | Capteur d'image couleur sur substrat transparent et procede de fabrication | |
| CA2460394C (fr) | Capteur d'image avec creusement des couches de planarisation et procede de fabrication | |
| EP1421625B1 (fr) | Procede de fabrication de capteur d'image couleur avec substrat de support soude plot sur plot | |
| EP2092564B1 (fr) | Structure de plots de connexion pour capteur d'image sur substrat aminci | |
| EP1964176B1 (fr) | Capteur d'image aminci a plots de contact isoles par tranchee | |
| WO2006131427A2 (fr) | Capteur d'image a substrat semiconducteur aminci avec metallisation arriere | |
| EP2720083B1 (fr) | Procédé amélioré d'interconnexion pour micro-imageur | |
| FR2739975A1 (fr) | Procede de fabrication de composants sur une tranche de silicium | |
| FR3037720A1 (fr) | Composant electronique et son procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EEER | Examination request | ||
| FZDE | Discontinued |
Effective date: 20130828 |