CN1894797A - 制造由变薄硅构成的电子芯片的方法 - Google Patents

制造由变薄硅构成的电子芯片的方法 Download PDF

Info

Publication number
CN1894797A
CN1894797A CNA2004800370925A CN200480037092A CN1894797A CN 1894797 A CN1894797 A CN 1894797A CN A2004800370925 A CNA2004800370925 A CN A2004800370925A CN 200480037092 A CN200480037092 A CN 200480037092A CN 1894797 A CN1894797 A CN 1894797A
Authority
CN
China
Prior art keywords
layer
wafer
active layer
silicon
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800370925A
Other languages
English (en)
Inventor
皮埃尔·布朗夏尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Atmel Grenoble SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Grenoble SA filed Critical Atmel Grenoble SA
Publication of CN1894797A publication Critical patent/CN1894797A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及在变薄硅片基上形成的彩色图像传感器的制造。该传感器用半导体晶片(10)制造,该晶片的正面包含半导体材料的薄层活性层(12),为此,在该活性层上形成多个蚀刻层,该晶片的正面被粘合到支持片基(40),该半导体晶片从其背面进行减薄,然后在如此被减薄的背面沉积和蚀刻材料层。还提供了窄垂直沟槽(20、22、24、26),其在粘合加工之前从正面被蚀刻进该晶片,这些沟槽以大约等于该减薄操作之后剩余的残留半导体晶片厚度的深度延伸进入该晶片,这些沟槽用与该活性层绝缘的导电材料加以填充,并形成该已减薄层正面与背面之间的导电通道(20′、22′、24′、26′)。这些沟槽的用途是建立该已减薄晶片正面与背面之间的电气连接。它们也可以被用来作为将正面部件与背面部件加以对正的标记。最后,它们能够被用来使诸活性层区域彼此电气绝缘。

Description

制造由变薄硅构成的电子芯片的方法
本发明主要涉及在变薄硅基上制造的彩色图像传感器的制造。在其上制造图像传感器的硅基的减薄是一种通过使对应于不同颜色的相邻图像点之间的干扰最小来改进比色的技术;该干扰之所以被减小是由于用来分离光线原色的滤色器可以被沉积在硅晶片的反面而不是正面,这就使它们更靠近该硅基上形成的感光区域;该正面是指为了获得构成该光传感器矩阵及其控制电路的主要部分的各层而在其上进行沉积和蚀刻的表面。
变薄硅基上的彩色图像传感器可以按照如下方法制造:从半导体晶片(通常是硅晶片)开始,在它的正面进行如下加工:遮蔽、杂质注入、沉积各种合成物的临时或永久层、蚀刻这些层、热处理等等;这些可以形成光敏象素矩阵和与这些象素相关的电信号处理电路;之后,该晶片的正面被粘合到支持片基的正面;然后除去该半导体晶片的主要厚度部分(这就是减薄处理),留下该支持片基上残留的、包括该光敏区域以及相关电路的薄半导体层;随后,在如此被减薄的半导体层的背面沉积和蚀刻各种层,举例来说,这些层可以是不透明金属层和滤色器层。
众所周知,采用这种处理,滤色器并不位于在制造该半导体晶片的过程中也许已经(采用CMOS技术或其他技术)沉积到该光敏区域的一叠绝缘和导电层的顶端。相反,这些滤色器位于这些光敏区域之下,正对着位于这些光敏区域另一面的绝缘和导电层。这意味着,当该传感器被用于照相机时,光线会到达该传感器的背面,穿过这些滤色器并直接到达这些光敏区域,而不穿过这一叠绝缘和导电层。
正是这些光敏区域和滤色器之间的这种接近程度提供了增强的比色,只要减薄非常显著就行:减薄后的硅晶体的残留厚度大约为5~20微米。
这种制造工艺提出两类问题:第一类问题是该传感器外部和已经被蚀刻到该半导体晶片上的电路之间的电气接触问题,一旦该半导体晶片已经被粘合到该支持片基,就再也无法接触它的正面;所以,必须包括即使做了粘合处理仍然能够进行这种接触的制造步骤,而且这些制造步骤必须是工业上经济可行而且高效的;第二个问题是在该背面进行的蚀刻步骤对于可能在这种粘合加工之前已经蚀刻到该正面的电路部件的对正精度问题:同一表面上的一连串相继的层上的部件的对正是一种传统的技术;位于两个不同表面上的部件的对正,而且其中的一个表面已经无法接触,则是一个比较困难的问题。
本发明的目的就是提供同时对这两类问题提出解决方案的制造工艺过程。这个过程对彩色图像传感器的制造特别有用,但更普遍的是,它被应用于由变薄硅晶片构成的各种电子芯片的制造。
根据本发明,提出了由半导体晶片制造电子芯片的方法,该半导体晶片的正面有一个半导体材料的薄活性层,该方法包括在该活性层上形成蚀刻层,将该晶片的正面粘合到支持片基,从该半导体晶片的背面减薄该晶片,然后将材料层沉积并蚀刻到如此被减薄的背面,该方法特征是,在粘合处理之前将窄垂直沟槽蚀刻到该晶片的正面,这些沟槽以大约等于该减薄处理后的残留晶片厚度的深度延伸进入该晶片,这些沟槽用与该活性层绝缘的导电材料加以填充,从而构成该已减薄晶片的正面与背面之间的导电通道。
“窄垂直沟槽”这种表述应当被理解为具有平行垂直侧壁的沟槽,其宽度只是深度和长度的几分之一。“用导电材料加以填充”这种表述应当被理解为在这些沟槽成形时,该导电材料不仅被沉积到该沟槽的侧壁,而且它也填充该开口空间。
这些一直大约延伸到该晶片的未来背面的垂直沟槽也能够为该背面的光刻加工起光学对正标记的作用;这是因为它们被相对于该正面图案精确定位,它们是垂直的,而且由于半导体材料和构成该导电通道的材料之间的光指数的差别,减薄后它们从背面是可见的,因为它们直接正对这个背面开口,并且与这个背面非常接近。
被当作对正标记使用的沟槽基本上对电子电路是不起作用的:它们位于这个电路的外部,有时甚至是在该晶片上被保留用作芯片的表面的外部。不过,它们的形状就像那些起到建立该正面与背面之间电气连接作用的沟槽一样。无论是被用作标记的沟槽,还是被用作导电通道的沟槽,两者都以同样的光刻加工方法来蚀刻,而且对于对正标记和用来建立正面与背面之间接触的功能通道来说,沟槽壁绝缘和沟槽填充加工是同时进行的。
阅读下面参照所附例图作出的详细说明可以很容易地看出本发明的其他特征和优点。这些例图是:
—图1至图9表示彩色图像传感器的一连串相继的制造步骤;
—图10表示该完工的芯片;
—图11和图12分别以剖面形式和顶视图形式表示该芯片的接触垫的结构;
—图13表示变更的实施例。
图1表示基本上完全由硅制造的半导体晶片,当然并非必须完全由硅制造,该晶片上制造了独立图像传感器电路晶元的阵列。该晶片在该制造过程结束时被分割成独立的晶片。每个传感器包括矩形矩阵形状的光敏区域和相关电路,它们能够收集该矩阵的每个象素上由光产生的电荷,并形成代表该传感器所接收到的图像的电子信号。该传感器制造技术最好是CMOS(互补金属氧化物半导体)技术,但并非必须如此。
图1中的半导体晶片最好用高度掺杂了p型杂质的硅片基10制造,在它的正面形成了一个外延层12,这一层也是p型,但掺杂要少得多。该外延层是构成这些光敏区域的活性层。通常,该片基的厚度为几百微米,而该外延层大约只有10微米(最好在5和10微米之间,但也可能大到30微米)。一般而言,为了改进可读性,这些例图都未按比例绘制。
该制造工艺过程一方面涉及从该晶片的上面或正面对硅晶体进行的各种扩散和注入加工,其特别明显的目的是构成光敏区域,另一方面,也涉及为获得导电和绝缘层而进行的一连串相继的沉积和蚀刻加工。
在沉积和蚀刻这些电气功能层之前,要执行本发明特定的步骤。应当注意,也可以设想在这些沉积和蚀刻加工之后或者在中间步骤来执行这些加工,但这些步骤最好是在该制造工艺过程的开头执行。
这些特定的步骤包括形成窄沟槽形状的深垂直开孔,它们实际上穿过外延层12的整个硅晶体厚度。
图2以示例方式表示按照这种方法在该晶片正面形成的4个开孔20、22、24、26。在所述的实施例中,这些开孔中的一部分(图2中最左方的开口20)被设计得用来形成对正标记,另一些(开孔22和24)被设计得用来形成电气触点,其他(最右方的开口26)可以具有另外的功能(不同硅区域之间的绝缘)。它们都是在同一个制造步骤中形成的。
这些开孔通常具有窄垂直沟槽的形式,换句话说就是深度大于宽度。正如以后可以看出的那样,沟槽必须要窄,因为这些沟槽后来要加以填充,窄沟槽要比宽沟槽更容易填充。所以,下面可以看得很清楚,对必须允许大电流流过的电气触点开孔,最好形成几个相邻的窄沟槽,而不是一个宽沟槽;这就是为什么两个旨在形成一个单独电气触点的开孔22和24画得彼此相邻的原因。举例来说,深度为5~30微米的沟槽的宽度大约是1~4微米。这些沟槽的长度取决于它们的功能;通常是几十微米,这由需要来决定,或者是由于光学可见性的需要(对于对正标记),或者是由于触点表面区域的需要(对于触点开孔)。
这些沟槽的深度等于该外延层的深度,或者稍深或稍浅。对于对正标记,这些标记即使在这些沟槽没有深入到该外延层底部时也应当保持可见:在该沟槽底部和该外延层基部之间可以残留1~3微米的外延硅晶体而不会导致任何明显的光学影响(因为该外延层是相对透明的)。对于电气触点和绝缘,这些沟槽的深度最好尽量延伸到外延层10和该片基之间的边界,甚至稍微越过该边界,以便在随后不必蚀刻掉外延层的厚度。如果要同时提供对正标记和触点或绝缘沟槽,那么所有的沟槽都要有同样的深度,这个深度最好等于该外延层的厚度。在这些例图中,这些沟槽都具有与该外延层完全相同的深度。
在希望的位置形成这些沟槽最好用外延层的表面氧化方法来实现,所以要生成氧化层27,然后进行抗蚀剂掩模,抗蚀剂光刻,蚀刻这些抗蚀剂开孔内的二氧化硅,除去该保护层并在硅不受该氧化物保护的位置采用各向异性活性离子蚀刻方法来蚀刻该硅晶体。目前的技术可以产生宽度为1~3微米、深度为10微米或更深的窄垂直沟槽。
这样生成的沟槽要加以填充,这一方面是为了以后的光刻步骤而使该表面平坦,另一方面是为了为这些触点开孔形成导电通道。
首选的解决方案(图3)首先包括该晶片的表面氧化,以便用绝缘二氧化硅薄膜(厚度为几十纳米)28覆盖它的表面以及沟槽侧壁,其次包括沉积高度掺杂从而变得导电的多晶硅30。该沉积物填充这些窄沟槽并覆盖该晶片的表面。然后在垂直厚度上除去被掺杂的多晶硅,该厚度就相当于该晶片上沉积的厚度。硅残留在这些沟槽内(图4)并形成外延活性层12的正面与该层背面之间的导电通道20′、22′、24′、26′。就开孔22和24而论,这些通道将会有效地起到导电通道的作用从而构成电气触点,但是对开孔20和26而言,就不一定如此。
然后就可以执行制造图像传感器本身及其相关电路的步骤,换句话说,就是每次都需要执行的掺杂步骤、注入到该外延层、热处理步骤、导电和绝缘层沉积加工和光刻步骤等等。这个制造工艺过程的细节现在已经是常规工艺,这里不再介绍。图5所示的仅为:
—一方面,是覆盖该晶片的表面并在局部位置开口以提供触点的绝缘层31,特别显著的是在导电通道22′和24′的顶部;
—另一方面,是金属或高度掺杂的多晶硅构成的导电层32,它的目的是建立电路内部的互连,特别显著的是它穿过绝缘层31从而与导电通道22′和24′接触。
—最后,是以层34的形式被整体画出的一叠多层绝缘和导电层,它们按照适当的图案进行光刻,目的是形成该传感器和它的相关电路,
在这些光刻步骤中,填充了多晶硅30的沟槽20被用作光刻加工的光学对正标记,多晶硅30由绝缘层28绝缘并转变成通道20′,光刻加工在形成这些沟槽之后进行。所以,在该半导体晶片正面产生的所有蚀刻部件都通过取沟槽20作为初始参考而逐渐在彼此的顶部对正。导电通道20′是可见的,这是因为构成通道的硅、多晶硅和二氧化硅材料的指数不同。
在沉积和蚀刻正面各层的过程的最后通常包括平面化步骤,换句话说,这是一个层的沉积步骤,这个步骤填充由一连串相继沉积和蚀刻步骤所造成的浮雕级(relieflevel)的差别。所以要假设,层34的上部是一个平面,譬如说,是借助平面化的二氧化硅或聚酰亚胺沉积获得的平面。
该半导体晶片的正面处理到此结束。然后该晶片被粘合到支持片基40(图6)。这种粘合是通过该晶片的正面进行的,换句话说,经平面化的正面被粘合到该支持片基的平面。所以在图6和以后的例图中,晶片10连同它的外延层12和它的光刻层34反了一个方向,变成正面朝下。
硅晶片的粘合可以采用几种方式来实现,最简单的方法是借助分子粘合,极为平整的接触面产生非常高的接触力。也可以采用粘合材料来粘合。还可以采用其他方法。
在将该硅晶片正面粘合到该支持片基之后,就从背面除去该硅晶片厚度的主要部分(图6的顶部),以便仅仅留下外延活性层的遗留部分12(图7)。
减薄处理可以借助机械磨损并最后采用化学抛光进行,或者采用化学-机械抛光,或者只采用化学抛光,或者采用其他处理。
该晶片被减薄得与在前面步骤中已经蚀刻并加以填充的沟槽20、22、24、26的底部齐平。
该晶片的表面(参照现已被粘合到该支持片基的正面而言,仍然是指背面)现在就可以接受层沉积和层蚀刻加工。
为了对正这些层的蚀刻图案,采用由在沟槽20中生成的通道20′的齐平的曝露底部所形成的光学标记。即使留有一薄层绝缘层28,这个底部也是可见的;实际上,即使在该通道底部与该晶片背面之间残留厚度为1或2微米的外延硅晶体,它也仍然是可见的。因为这些沟槽是垂直的,所以这样形成的光学标记会相对于该正面的图案精确定位。
在沉积和光刻到该背面的层中,首先是在通道22′和24′位置上局部开口的一个绝缘层42(图8)。当这个绝缘层被开口时,该通道(层28)的绝缘底部也被开口。如果这些沟槽向下蚀刻到略浅于该外延层的深度,那么为了完全形成这些导电通道,就要包括蚀刻该外延层的补充步骤。
至少还应有一个最好是金属(最显著的是铝)的导电层44,其特别明显的目的是在该制造过程结束时形成互连和接触垫,它们被设计得用来提供该芯片的外部连接。在图像传感器情况下,这个层也能够被用作保护(该象素矩阵之内或这些驱动器之内的)传感器区域不受光线作用的遮蔽层,由于硅是天然光敏的,所以它可能会受光线影响。这个互连层44不仅画成直接与通道22′和24′接触的接触垫44′的形式,而且也画成与该图像传感器的象素矩阵对应的区域之内的周期遮蔽图案44″的形式(图8的左手侧)。
接触垫44′可以作为连接导线的焊接垫,或者经由层44的互连被连接到不位于通道22′和24′顶部而位于其他位置的连接导线焊接垫(这些垫通常在该芯片外围);但是,使这些焊接垫直接置于位于该芯片外围的这些通道的顶部比较简单。
对彩色图像传感器而言,为了确定与光线原色对应的相邻象素,除了金属层44以外,该背面的沉积和蚀刻加工的特别突出之处是包括相继沉积和蚀刻以矩阵形式排列的三个滤色器层。
沉积这些滤色器的工艺过程如下:在该晶片整个背面沉积第一平面化层46。沉积和蚀刻第一滤色器颜色,然后沉积第二滤色器,再沉积第三滤色器。
这些滤色器层在图9中用区域顶部的层48表示,而这个区域则被认为是该传感器的图像捕捉区域。
图10表示该完工的晶片。滤色器层48用最后的平面化和保护层50覆盖,层50是一个绝缘层。在焊接垫44′的位置上有开口,所以连接导线能够被焊接在这个垫和安装该芯片的单元之间。
该完工的晶片通常被分割为独立的芯片。
图11和图12表示形成外部连接接触垫44′的细节,该接触垫在粘合到片基40之前经由导电通道被连接到在这些制造步骤中在该晶片正面形成的导电区域。
该接触垫由覆盖两组沟槽的矩形表面组成:第一组由一系列构成导电通道22′的平行沟槽组成,它们全部与区域32的底部及接触垫44′的顶部接触;第二组是一个绝缘沟槽26′,它包围了位于该外部连接接触垫44′之下的整个外延层区域。这个绝缘沟槽是与导电通道22′完全类似的方式形成,但没有被连接到上方导体和下方导体。它的功能是使位于接触垫44′之下的整个外延层区域与该外延层的其他部分电气绝缘。这种绝缘沟槽可以被提供用来使外延层的各个区域彼此绝缘。举例来说,沟槽可以使接触垫以及其输出由该接触垫构成的放大器与该层的其他部分绝缘。
这里,这些沟槽的宽度大约为1微米,该外延层的厚度,从而这些沟槽的深度大约为6微米,该接触垫的横向尺寸大约为100微米。
在对前面的例图做了放大的图11中,画出了一个热二氧化硅层52,其目的是为了演示,在该正面进行的步骤理所当然地可以包括常规的热氧化步骤。
可以设想本发明的重要变例。事实上,在前面刚刚说明的内容中,最终形成的图像传感器芯片可以被认为在接受光线的表面上具有接触垫,该表面被称为该半导体芯片的背面。但是在沉积了最后的平面化层50后,该晶片可能再次被粘合到另一个透明的、用玻璃或石英制造的支持片基60。然后光线穿过这个玻璃或石英片基。这时,支持片基40就变成多余的,因为该玻璃或石英片基提供了该晶片的机械刚度。
然后可以采用机械和/或化学磨损/抛光方法来除去支持片基40,直到与组合件34的上部齐平或基本齐平为止。这些层的特别之处是包括互连层,特别是,它们包括含有用来焊接连接导线的接触垫的最后金属层。在这种情况下,接触垫44′不被用来做为与外部的触点,这是因为存在玻璃或石英片基,所以它们不再能够被连接,代替它们的是组合件34的接触垫。
这种解决方法用该芯片朝上的面来代替已经按照常规方法在其上执行了沉积、注入和蚀刻步骤以形成图像传感器的正面。尽管该背面不再能够被连接,但在该过程开始时制造的沟槽仍可以通过接触垫44′、导电通道22′和24′、导电区域32以及组合件34的其他导电层被很容易地连接到金属化光线遮蔽层44,不这样就无法进行连接。这一点很重要,因为我们希望能够控制和监测这个用金属处理的背面的电位。
图13表示按照这种方法制造的传感器芯片的结构,在该芯片上可以看出,除了已经参考图1至图9加以说明的部件以外,还有透明片基60、通过组合件34连接到导电层32从而连接到层44的外部焊接垫62以及在接触垫62处开口的钝化和保护层64。接触垫62是在图5所示的步骤结束时形成的。

Claims (15)

1、一种用半导体晶片(10)制造电子芯片的方法,在该晶片的正面包含半导体材料的薄活性层(12),该方法包括在该活性层上形成蚀刻层,将该晶片正面粘合到支持片基(40),从该半导体晶片的背面减薄该半导体晶片,然后在如此被减薄的背面沉积和蚀刻材料层,该方法特征是,在粘合操作之前,将窄垂直沟槽(20、22、24、26)从正面蚀刻进该晶片,这些沟槽以大约等于减薄操作后剩余的残留半导体晶片厚度的深度延伸进入该晶片,这些沟槽用与该活性层绝缘的导电材料加以填充并形成该已减薄层正面与背面之间的导电通道(20′、22′、24′、26′)。
2、如权利要求1的方法,其特征是,这些沟槽在该半导体晶片正面的电气功能层的其他沉积和蚀刻步骤之前形成。
3、如权利要求1和2之一的方法,其特征是,至少一个沟槽具有在减薄之后从背面可见的对正标记的形式,以便允许相对于用来在正面蚀刻各层的图案来对正用来在背面蚀刻各层的图案。
4、如权利要求1至3之一的方法,其特征是,在减薄之后至少一个金属层(44)被沉积到该晶片背面,这个层通过在至少一个窄沟槽内形成的导电通道被连接到在该晶片被粘合到该支持片基之前在该晶片正面形成的至少一个导电层(32)。
5、如权利要求4的方法,其特征是,该金属层是光遮蔽层,该遮蔽层被设计得能防止光线照射到在该晶片上形成的图像传感器内的光敏部分。
6、如权利要求1至5之一的方法,其特征是,在粘合和减薄之后将滤色器层沉积到该晶片的背面。
7、如权利要求6的方法,其特征是,在沉积这些滤色器之后,该半导体晶片及其支持片基被粘合到另一个透明片基(60),该支持片基则被除去。
8、如前述权利要求之一的方法,其特征是,这些沟槽的内壁覆盖了薄二氧化硅(28),并用高度掺杂从而导电的多晶硅(30)加以填充。
9、如权利要求1至8之一的方法,其特征是,至少一个沟槽的作用是为了使活性层的一部分与活性层的其他部分横向绝缘,特别显著的是使位于外部连接垫之下的活性层区域与活性层的相邻区域绝缘。
10、如权利要求1至9之一的方法,其特征是,该半导体晶片包括以轻度掺杂的外延层加以覆盖的高度掺杂的硅片基,该外延层形成该活性层,厚度大约为5~20微米,而且这些沟槽的深度基本上等于该外延层的厚度。
11、一种彩色图像传感器,包括:
—支持片基(40、60),
—其中形成光敏区域矩阵的薄硅层,
—位于该硅层正面的蚀刻层,
—蚀刻到该硅层另一面即背面的滤色器层和至少一个金属层,
—穿过整个硅层的窄垂直沟槽,其侧壁覆盖了绝缘层,而且用导电材料加以填充。
12、如权利要求11的彩色图像传感器,其特征是,至少一个填充了导电材料的沟槽形成其一侧与背面的金属层接触、其另一侧与正面的至少一个导电层接触的导电通道。
13、如权利要求12的彩色图像传感器,其特征是,包括一系列平行垂直沟槽,被排列在用来作为该图像传感器的外部连接的同一个接触垫下,并被电气连接到这个接触垫。
14、如权利要求11~13之一的彩色图像传感器,其特征是,至少一个垂直沟槽形成该硅层的两个相邻硅区域之间的绝缘沟槽。
15、如权利要求14的彩色图像传感器,其特征是,形成绝缘沟槽的沟槽完全包围了位于用来作为该图像传感器的外部连接的接触垫之下的硅区域。
CNA2004800370925A 2003-12-12 2004-11-18 制造由变薄硅构成的电子芯片的方法 Pending CN1894797A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/14595 2003-12-12
FR0314595A FR2863773B1 (fr) 2003-12-12 2003-12-12 Procede de fabrication de puces electroniques en silicium aminci

Publications (1)

Publication Number Publication Date
CN1894797A true CN1894797A (zh) 2007-01-10

Family

ID=34610613

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800370925A Pending CN1894797A (zh) 2003-12-12 2004-11-18 制造由变薄硅构成的电子芯片的方法

Country Status (7)

Country Link
US (1) US20070166956A1 (zh)
EP (1) EP1700343A1 (zh)
JP (1) JP4863214B2 (zh)
CN (1) CN1894797A (zh)
CA (1) CA2546310A1 (zh)
FR (1) FR2863773B1 (zh)
WO (1) WO2005067054A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376726A (zh) * 2010-08-09 2012-03-14 索尼公司 固态摄像器件、其制造方法和电子装置
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504277B2 (en) * 2005-10-12 2009-03-17 Raytheon Company Method for fabricating a high performance PIN focal plane structure using three handle wafers
WO2007059283A2 (en) * 2005-11-15 2007-05-24 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
FR2910707B1 (fr) * 2006-12-20 2009-06-12 E2V Semiconductors Soc Par Act Capteur d'image a haute densite d'integration
FR2910705B1 (fr) * 2006-12-20 2009-02-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
KR20130119193A (ko) * 2012-04-23 2013-10-31 주식회사 동부하이텍 후면 수광 이미지 센서와 그 제조방법
US9666523B2 (en) * 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
CN108321215B (zh) * 2018-03-07 2024-09-13 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
US20230296994A1 (en) * 2022-03-21 2023-09-21 Infineon Technologies Ag Back Side to Front Side Alignment on a Semiconductor Wafer with Special Structures
CN118522650A (zh) * 2024-07-24 2024-08-20 物元半导体技术(青岛)有限公司 半导体器件的制造方法及半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777224B2 (ja) * 1988-07-18 1995-08-16 日本電気株式会社 モノリシック集積回路素子の製造方法
JPH08236788A (ja) * 1995-02-28 1996-09-13 Nippon Motorola Ltd 半導体センサの製造方法
US6008506A (en) * 1996-04-25 1999-12-28 Nec Corporation SOI optical semiconductor device
JP3426872B2 (ja) * 1996-09-30 2003-07-14 三洋電機株式会社 光半導体集積回路装置およびその製造方法
JPH11274501A (ja) * 1998-03-20 1999-10-08 Denso Corp 半導体装置
JP4250788B2 (ja) * 1998-10-15 2009-04-08 株式会社デンソー 半導体圧力センサの製造方法
JP2000183322A (ja) * 1998-12-15 2000-06-30 Sony Corp カラー固体撮像素子及びその製造方法
US6515317B1 (en) * 2000-09-29 2003-02-04 International Business Machines Corp. Sidewall charge-coupled device with multiple trenches in multiple wells
JP4471480B2 (ja) * 2000-10-18 2010-06-02 三菱電機株式会社 半導体装置
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
FR2829289B1 (fr) * 2001-08-31 2004-11-19 Atmel Grenoble Sa Capteur d'image couleur a colorimetrie amelioree et procede de fabrication
FR2829291B1 (fr) * 2001-08-31 2005-02-04 Atmel Grenoble Sa Procede de fabrication de capteur d'image couleur avec ouvertures de contact creusees avant amincissement
FR2829290B1 (fr) * 2001-08-31 2004-09-17 Atmel Grenoble Sa Capteur d'image couleur sur substrat transparent et procede de fabrication
EP1369929B1 (en) * 2002-05-27 2016-08-03 STMicroelectronics Srl A process for manufacturing encapsulated optical sensors, and an encapsulated optical sensor manufactured using this process
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
KR100561004B1 (ko) * 2003-12-30 2006-03-16 동부아남반도체 주식회사 씨모스 이미지 센서 및 그 제조 방법
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376726A (zh) * 2010-08-09 2012-03-14 索尼公司 固态摄像器件、其制造方法和电子装置
CN108140568A (zh) * 2015-10-15 2018-06-08 威世通用半导体有限责任公司 局部半导体晶片削薄
CN108140568B (zh) * 2015-10-15 2023-02-17 威世通用半导体有限责任公司 局部半导体晶片削薄

Also Published As

Publication number Publication date
FR2863773B1 (fr) 2006-05-19
CA2546310A1 (fr) 2005-07-21
FR2863773A1 (fr) 2005-06-17
JP2007518253A (ja) 2007-07-05
WO2005067054A1 (fr) 2005-07-21
JP4863214B2 (ja) 2012-01-25
US20070166956A1 (en) 2007-07-19
EP1700343A1 (fr) 2006-09-13

Similar Documents

Publication Publication Date Title
KR101067559B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
US9240345B2 (en) Shallow trench isolation structure having air gap, CMOS image sensor using the same and method of manufacturing CMOS image sensor
CN102790058B (zh) 带有接合焊盘的半导体器件及其制造方法
US20230253429A1 (en) Semiconductor substrate with passivated full deep-trench isolation
CN103811404B (zh) 隔离结构及其形成方法
CN101901820B (zh) 半导体摄像器件及其制造方法
CN107039475A (zh) 图像传感器
KR20110022573A (ko) 박리 및 균열에 강한 이미지 센서 구조물 및 그 제조 방법
CN1894797A (zh) 制造由变薄硅构成的电子芯片的方法
CN103378111A (zh) 背照式图像传感器芯片的金属栅格及其形成方法
CN1992216A (zh) Cmos图像传感器及其制造方法
CN1744323A (zh) 用于制造cmos图像传感器的方法
US7608871B2 (en) Solid image pick-up element with a single layer electrode structure and method of producing the same
CN112349740A (zh) 背照式图像传感器及其形成方法
WO2005114735A1 (en) Method of manufacturing a solid image pick-up device and a solid image pick-up device
KR100863361B1 (ko) 이미지센서 및 그 제조방법
KR101287308B1 (ko) 홈으로 분리된 접촉 패드들을 갖는 박형화된 이미지 센서
KR100851751B1 (ko) 이미지 센서 제조 방법
JP2006351787A (ja) 固体撮像素子およびその製造方法
CN1211861C (zh) 制造半导体器件的方法及用这种方法制造的半导体器件
TWI796083B (zh) 影像感測器及其製造方法
KR20050059738A (ko) 씨모스 이미지 센서 제조방법
US7745251B2 (en) Method of fabricating CMOS image sensor
KR20050082587A (ko) 이미지센서의 제조방법
CN1992324A (zh) 图像传感器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070110