KR101067559B1 - 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 - Google Patents

고체 촬상 소자 및 고체 촬상 소자의 제조 방법 Download PDF

Info

Publication number
KR101067559B1
KR101067559B1 KR1020040093442A KR20040093442A KR101067559B1 KR 101067559 B1 KR101067559 B1 KR 101067559B1 KR 1020040093442 A KR1020040093442 A KR 1020040093442A KR 20040093442 A KR20040093442 A KR 20040093442A KR 101067559 B1 KR101067559 B1 KR 101067559B1
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
groove
silicon
solid
Prior art date
Application number
KR1020040093442A
Other languages
English (en)
Other versions
KR20050047481A (ko
Inventor
야마모또유이찌
이와모또하야또
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050047481A publication Critical patent/KR20050047481A/ko
Application granted granted Critical
Publication of KR101067559B1 publication Critical patent/KR101067559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이면 조사형 고체 촬상 소자에 대하여, 수광 센서부의 포토다이오드와 렌즈의 위치 정렬용의 얼라인먼트 마크나 패드 컨택트를 형성하는 것을 가능하게 하여, 이면 조사형 고체 촬상 소자를 실현할 수 있는, 고체 촬상 소자 및 고체 촬상 소자의 제조 방법을 제공한다. 이면 조사형 구조를 갖고, 수광 센서부 PD가 형성된 실리콘층(2)의 이면측에 렌즈(7)를 갖고, 촬상 영역(20)의 주변에서 실리콘층(2)에 절연층(13, 14)이 매립되어 형성되고, 패드부의 전극층(15)과 표면측의 배선층(11)을 접속하는 컨택트층(12)의 주위에 절연층(14)이 매립되어 형성되어 있는 고체 촬상 소자(1)를 구성한다. 또한, 이면 조사형 구조를 갖는 고체 촬상 소자를 제조할 때에, 촬상 영역(20)의 주변 및 패드부의 실리콘층(2)에 각각 홈을 형성하고, 각각의 홈에 절연층(13, 14)을 매립하고, 실리콘층(2)에 수광 센서부 PD를 형성하고, 실리콘층(2)의 표면측에 배선층(3, 11)을 형성하고, 패드부의 홈에 매립된 절연층(13) 내에 도전 재료(12)를 매립하여 패드부의 배선층(11)에 접속하고, 촬상 영역(20)의 주변의 홈에 매립된 절연층(13)을 위치 정렬 마크로서 이용하여, 실리콘층(2)의 이면측에 렌즈(7)를 형성한다.
얼라인먼트 마크, 실리콘층, 절연층, 촬상 영역, 패드부, 이면 조사형 구조

Description

고체 촬상 소자 및 고체 촬상 소자의 제조 방법{SOLID-STATE IMAGING DEVICE AND METHOD OF MANUFACTURING SOLID-STATE IMAGING DEVICE}
도 1은 본 발명의 일 실시 형태의 고체 촬상 소자의 개략 구성도(단면도).
도 2a, b는 얼라인먼트 마크의 위치를 설명하는 도면.
도 3a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 4a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 5a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 6a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 7a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 8a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 9a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 10a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 11a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 12a∼c는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 13a, b는 도 1의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 14a∼c는 도 1의 고체 촬상 소자의 다른 제조 방법을 설명하는 공정도.
도 15a∼c는 도 1의 고체 촬상 소자의 다른 제조 방법을 설명하는 공정도.
도 16a∼c는 도 1의 고체 촬상 소자의 다른 제조 방법을 설명하는 공정도.
도 17a∼c는 도 1의 고체 촬상 소자의 다른 제조 방법을 설명하는 공정도.
도 18a∼c는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 19a∼c는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 20a∼c는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 21a∼c는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 22a, b는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 23은 본 발명의 다른 실시 형태의 고체 촬상 소자의 개략 구성도(단면도).
도 24a∼c는 도 23의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 25a∼c는 도 23의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 26a, b는 도 23의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 27a∼c는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정도.
도 28a, b는 도 1의 고체 촬상 소자의 또 다른 제조 방법을 설명하는 공정 도.
도 29는 본 발명의 또 다른 실시 형태의 고체 촬상 소자의 개략 구성도(단면도).
도 30a∼c는 도 29의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 31a∼c는 도 29의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 32a∼c는 도 29의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 33a∼c는 도 29의 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 34는 표면 조사형 구조의 CMOS형 고체 촬상 소자의 단면도.
도 35는 이면 조사형 구조의 CMOS형 고체 촬상 소자의 단면도.
도 36a∼c는 이면 조사형 구조의 CMOS형 고체 촬상 소자의 제조 방법을 설명하는 공정도.
도 37d, e는 이면 조사형 구조의 CMOS형 고체 촬상 소자의 제조 방법을 설명하는 공정도.
<도면의 주요부분에 대한 부호의 설명>
1 : 고체 촬상 소자
2 : 실리콘층(제1 실리콘층)
3, 13, 14 : 절연층
4, 11 : 배선층
5 : 평탄화층
6 : 컬러 필터
7 : 온 칩 렌즈
8 : 지지 기판
9, 10 : 접착층
12 : 컨택트층
15 : 전극층
20 : 촬상 영역
본 발명은 수광 센서부에 대하여, 전극이나 배선과는 반대측의 이면측으로부터 빛을 입사시키는, 소위 이면 조사형 구조를 갖는 고체 촬상 소자 및 고체 촬상 소자의 제조 방법에 관한 것이다.
종래, 고체 촬상 소자는 기판 표면 상에 전극이나 배선을 형성하고, 그 상측으로부터 빛을 조사시키는 표면 조사형 구조가 일반적이다.
표면 조사형 구조의 고체 촬상 소자의 단면도를 도 34에 도시한다.
이 도 34에 도시하는 고체 촬상 소자(50)는, 표면 조사형 구조를 갖는 CMOS형 고체 촬상 소자이다.
각 화소의 수광 센서부를 구성하는 포토다이오드 PD가 실리콘 기판(51) 내에 형성되고, 실리콘 기판(51) 상에, 층간 절연층(52)을 개재하여 다층의 배선층(53)이 마련되고, 또한 배선층(53)보다도 상층에 컬러 필터(54) 및 렌즈(55)가 마련된 구성으로 되어 있다.
그리고, 빛 L은 렌즈(55)로부터 컬러 필터(54), 배선층(53)의 사이의 절연층(52)을 통과하여, 수광 센서부의 포토다이오드 PD에 입사하도록 되어 있다.
그러나, 고체 촬상 소자의 미세화가 진행됨에 따라서, 배선의 피치가 좁아짐과 함께 배선층(53)의 다층화가 진행되기 때문에, 렌즈(55)와 수광 센서부의 포토다이오드 PD의 거리가 넓어져 간다.
이에 의해, 도 34중에 사선을 넣어 도시한 바와 같이, 비스듬히 입사한 빛 L의 일부 Lx가 배선층(53)에 의해 차단되어 포토다이오드 PD에 닿지 않게 되기 때문에, 셰이딩 등의 바람직하지 않은 현상도 발생한다.
이 개선안으로서, 배선이 형성된 표면과는 반대측으로부터 빛을 조사하는 이면 조사형 고체 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌1 참조).
그리고, 상기 특허 문헌1에는 이면 조사형 구조의 CCD 고체 촬상 소자가 기재되어 있지만, 이 이면 조사형 구조를, CM0S형 고체 촬상 소자에도 적용하는 것이 가능하다고 생각된다.
여기서, 이면 조사형 구조를 적용한 CM0S형 고체 촬상 소자의 일례에 대하여, 단면도를 도 35에 도시한다.
각 화소의 수광 센서부를 구성하는 포토다이오드 PD가 단결정 실리콘층(61) 내에 형성되고, 단결정 실리콘층(61)의 상방에 컬러 필터(64) 및 렌즈(65)가 마련되어 있다. 또한, 단결정 실리콘층(61)은 후술하는 바와 같이, 실리콘 기판을 얇게 한 것이다.
한편, 단결정 실리콘층(61)의 하방에는 층간 절연층(62)을 개재하여 다층의 배선층(63)이 마련되고, 배선층(63)이 형성된 층간 절연층(62)은 그 아래의 지지 기판(66)에 의해 지지되어 있다.
그리고, 빛 L은 렌즈(65)로부터, 단결정 실리콘층(61)에 형성된 수광 센서부의 포토다이오드 PD에 입사하도록 되어 있다.
배선층(63)이 형성된 측을 표면측으로 하면, 빛은 이면측으로부터 포토다이오드 PD에 입사하게 되기 때문에, 이면 조사형 구조라고 불리고 있다.
도 35에 도시한 고체 촬상 소자(60)와 같이, 이면 조사형 고체 촬상 소자에서는, 배선층에 의해 입사광이 차단되지 않기 때문에, 경사 입사광에의 실효 개구율을 100%로 하는 것도 가능하게 된다.
따라서, 감도의 대폭적인 향상과 셰이딩 없는 실현에 큰 기대가 모아진다.
도 35에 도시한 고체 촬상 소자(60)는 다음과 같이 해서 제조할 수 있다.
우선, 실리콘 기판(71)의 표면 부근에, 수광 센서부를 구성하는 포토다이오드 PD를 이온 주입 등에 의해 형성한다. 그리고, 실리콘 기판(71) 상에 게이트 절연막(72)을 개재하여 제1층의 배선층(63A)을 형성하고, 또한 층간 절연층(62)을 개재하여, 제2층 이후의 배선층(63)을 순차 형성한다(이상 도 36a 참조).
다음에, 도 36b에 도시한 바와 같이, 절연층(62)의 표면에 SiO2층(73)을 형성하고, 표면을 연마함과 함께, 지지 기판(66)으로서 실리콘 기판을 준비하여, 지지 기판의 표면 SiO2층(74)을 형성하고, 이들을 SiO2층(73, 74)이 대향하도록, 상호 접합한다.
계속해서, 도 36c에 도시한 바와 같이, 상하를 반전하여 지지 기판(66)측이 아래로 되도록 배치한다.
다음에, 도 37d에 도시한 바와 같이, 표면을 연마하여 실리콘 기판(71)을 얇게 한다. 이에 의해, 내부에 포토다이오드 PD가 형성되고, 소정의 두께를 갖는 단결정 실리콘층(61)이 얻어진다.
다음에, 도 37e에 도시한 바와 같이, 단결정 실리콘층(61) 상에 평탄화층(75)(도 35에서는 생략함)을 개재하여, 컬러 필터(64), 렌즈(65)를 순차 형성한다.
그 후에는 필요에 따라서, 지지 기판(66)을 얇게 가공한다.
이와 같이 하여, 도 35에 도시한 고체 촬상 소자(60)를 제조할 수 있다.
<특허 문헌1>
일본 특허 공개 평성 6-283702호 공보(도 2)
그런데, 도 36a 내지 도 37e에 도시한 제조 공정에서는, 최종 공정(도 37e)에 있어서 렌즈(65)의 형성을 행하고 있지만, 이 때, 이미 형성되어 있는 포토다이오드 PD에 대하여 위치 정렬을 하여 렌즈(65)의 형성을 행할 필요가 있기 때문에, 얼라인먼트 마크가 불가결하다.
그러나, 종래 제안되어 있는 이면 조사형 고체 촬상 소자의 구조에서는, 이 얼라인먼트 마크를 형성하는 것에 대해서는 특별히 고려되어 있지 않다.
또한, 이면 조사형 고체 촬상 소자에서는, 실리콘 기판의 이면측에 렌즈를 형성하기 때문에, 표면 조사형 고체 촬상 소자에 있어서의 얼라인먼트 마크의 제작 방법(실리콘 기판의 표면측에 얼라인먼트 마크를 형성하는 방법)과 마찬가지의 방법으로는, 포토다이오드에 대한 렌즈의 얼라인먼트 마크를 제작할 수 없다.
또한, 마찬가지로, 배선층 측에는 지지 기판 등이 접착되어 있기 때문에, 통상의 방법으로는 패드 컨택트를 형성하는 것이 불가능하다.
그 때문에, 얼라인먼트 마크의 형성 방법 및 패드 컨택트의 형성 방법이 확립되지 않으면, 이면 조사형 고체 촬상 소자의 실현은 불가능해지고, 고체 촬상 소자의 미세화나 해상도 등의 성능의 향상이 어렵게 된다.
즉, 이면 조사형 고체 촬상 소자의 실현에는, 포토다이오드와 렌즈의 위치 정렬을 행하기 위한 실리콘 기판 상에의 얼라인먼트 마크 형성 방법, 패드 컨택트의 형성 방법이 요구되고 있다.
상술한 문제의 해결을 위해서, 본 발명에서는, 이면 조사형 고체 촬상 소자에 대하여, 수광 센서부의 포토다이오드와 렌즈의 위치 정렬용의 얼라인먼트 마크나 패드 컨택트를 형성하는 것을 가능하게 하여, 이면 조사형 고체 촬상 소자를 실현할 수 있는, 고체 촬상 소자 및 고체 촬상 소자의 제조 방법을 제공하는 것이다.
본 발명의 고체 촬상 소자는, 광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과, 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖고, 촬상 영역의 주변에 있어서, 실리콘층에 절연층이 매립되어 형성되고, 촬상 영역에 인접한 패드부에 있어서, 실리콘층의 상기 이면측에 형성된 패드부의 전극층과 표면측의 배선층을 접속하는 컨택트층의 주위에, 절연층이 매립되어 형성되어 있는 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 따르면, 광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과, 이 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 것에 의해, 소위 이면 조사형 구조의 고체 촬상 소자가 구성되고, 이면측에 렌즈가 형성되어 있다.
그리고, 촬상 영역의 주변에서 실리콘층에 절연층이 매립되어 형성되어 있음으로써, 고체 촬상 소자를 제조할 때에, 이 절연층을 위치 정렬 마크로서 이용하여, 수광 센서부와 렌즈의 위치 정렬을 행하는 것이 가능해진다.
또한, 패드부의 전극층과 표면측의 배선층을 접속하는 컨택트층의 주위에 절연층이 매립되어 형성되어 있음으로써, 절연층에 의해 컨택트층과 실리콘층을 절연할 수 있고, 표면측의 배선층에 대하여 컨택트층을 개재하여 전극층을 접속하여, 패드를 구성할 수 있다.
본 발명의 고체 촬상 소자는, 광전 변환이 행하여지는 수광 센서부가 형성되고, 단결정 실리콘층을 포함하는 제1 실리콘층과, 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 제1 실리콘층의 상기 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖고, 촬상 영역의 주변에 있어서, 제1 실리콘층에, 비정질 실리콘층 또는 다결정 실리콘층을 포함하는 제2 실리콘층이 매립되어 형성되고, 제1 실리콘층의 이면측 상에 절연층이 형성되고, 절연층의, 제2 실리콘층 상의 부분에, 금속층이 매립되어 형성되고, 촬상 영역에 인접한 패드부에 있어서, 제1 실리콘층의 이면측에 형성된 전극층과 표면측의 배선층을 접속하는 컨택트층의 주위에, 절연층이 매립되어 형성되고, 또한 이 매립된 절연층의 주위에 제2 실리콘층이 매립되어 형성되어 있는 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 따르면, 광전 변환이 행하여지는 수광 센서부가 형성된 제1 실리콘층과, 이 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 제1 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 것에 의해, 소위 이면 조사형 구조의 고체 촬상 소자가 구성되고, 이면측에 렌즈가 형성되어 있다.
그리고, 촬상 영역의 주변에 있어서 제1 실리콘층에 비정질 실리콘층 또는 다결정 실리콘층을 포함하는 제2 실리콘층이 매립되어 형성되고, 제1 실리콘층 상에 절연층이 형성되고, 절연층의 제2 실리콘층 상의 부분에 금속층이 매립되어 형성되어 있음으로써, 고체 촬상 소자를 제조할 때에, 이 금속층을 위치 정렬 마크로서 이용하여, 수광 센서부와 렌즈의 위치 정렬을 행하는 것이 가능하게 된다.
또한, 패드부에 있어서 전극층과 표면측의 배선층을 접속하는 컨택트층의 주위에, (제1 실리콘층 상에 형성되어 있는)절연층이 매립되어 형성되고, 또한 절연층의 주위에 제2 실리콘층이 매립되어 형성되어 있음으로써, 절연층에 의해 컨택트층과 제2 실리콘층 및 제1 실리콘층을 절연할 수 있고, 표면측의 배선층에 대하여 컨택트층을 개재하여 전극층을 접속하여, 패드를 구성할 수 있다.
본 발명의 고체 촬상 소자의 제조 방법은, 광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과, 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는 방법으로서, 촬상 영역의 주변에 있어서, 실리콘층의 표면측에 홈을 형성하는 공정과, 촬상 영역에 인접한 패드부에 있어서, 실리콘층의 표면측에 홈을 형성하는 공정과, 촬상 영역의 주변에 형성된 홈에 절연층을 매립하는 공정과, 패드부에 형성된 홈에 절연층을 매립하는 공정과, 적어도 촬상 영역의 주변에 절연층을 매립한 후에, 실리콘층에 수광 센서부를 형성하는 공정과, 실리콘층의 표면측에, 배선층을 형성하는 공정과, 패드부의 홈에 매립된 절연층 내에 도전 재료를 매립하고, 패드부의 배선층에 접속하는 공정과, 촬상 영역의 주변의 홈에 매립된 절연층을 위치 정렬 마크로서 이용하여, 실리콘층의 이면측에 렌즈를 형성하는 공정을 포함하는 것이다.
상술한 본 발명의 고체 촬상 소자의 제조 방법은, 광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과, 이 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는, 즉 소위 이면 조사형 구조의 고체 촬상 소자를 제조하는 것이다.
그리고, 상술한 본 발명의 고체 촬상 소자의 제조 방법에 따르면, 촬상 영역의 주변의 실리콘층에 홈을 형성하는 공정과, 촬상 영역의 주변에 형성된 홈에 절연층을 매립하는 공정과, 실리콘층의 표면측에 배선층을 형성하는 공정과, 적어도 촬상 영역의 주변에 절연층을 매립한 후에 실리콘층에 수광 센서부를 형성하는 공정과, 촬상 영역의 주변의 홈에 매립된 절연층을 위치 정렬 마크로서 이용하여 실리콘층의 이면측에 렌즈를 형성하는 공정을 포함하는 것에 의해, 절연층을 위치 정렬 마크로서 이용하여, 수광 센서부의 포토다이오드를 정확한 위치에 형성하고, 또한 렌즈를 수광 센서부의 포토다이오드 등에 대하여 정확하게 위치를 맞추어 형성 하는 것이 가능하게 된다.
또한, 패드부의 실리콘층에 홈을 형성하는 공정과, 패드부에 형성된 홈에 절연층을 매립하는 공정과, 패드부의 홈에 매립된 절연층 내에 도전 재료를 매립하여 패드부의 배선층에 접속하는 공정을 포함하는 것에 의해, 절연층 내에 매립된 도전 재료가 패드부의 배선층에 접속되고, 절연층에 의해 도전 재료와 실리콘층이 절연된다. 이에 의해, 도전 재료를 컨택트층으로서 이용하여 패드 전극을 형성함으로써, 패드를 형성할 수 있다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한, 촬상 영역의 주변의 실리콘층에 홈을 형성하는 공정에 있어서, 질화 실리콘층을 마스크로서 이용하여 실리콘층을 에칭하여, 질화 실리콘층을 남긴 상태에서 홈에 절연층으로서 산화 실리콘층을 매립하고, 표면의 산화 실리콘층을 제거하여 산화 실리콘층을 상기 홈 내에만 남기고, 그 후 질화 실리콘층을 제거하여 표면에 산화 실리콘층을 돌출시키고, 계속해서 실리콘층에 수광 센서부를 형성하는 공정을 행하는 것도 가능하다.
이 경우에는, 돌출시킨 산화 실리콘층을 위치 정렬 마크로서 이용하여 수광 센서부의 포토다이오드 등을 소정의 위치에 형성하는 것이 가능하게 된다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 촬상 영역의 주변의 실리콘층에 홈을 형성하는 공정과, 패드부의 실리콘층에 홈을 형성하는 공정을 동시에 행하고, 촬상 영역의 주변에 형성된 홈에 절연층을 매립하는 공정과, 패드부에 형성된 홈에 절연층을 매립하는 공정을 동시에 행하는 것도 가능하다.
이 경우에는, 홈의 형성 공정과 홈에 절연층을 매립하는 공정을, 촬상 영역의 주변 및 패드부에서 동시에 행하기 때문에, 공정 수를 적게 하는 것이 가능하게 된다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 촬상 영역의 주변의 실리콘층에 홈을 형성하는 공정 및 촬상 영역의 주변에 형성된 홈에 절연층을 매립하는 공정과, 패드부의 실리콘층에 홈을 형성하는 공정 및 패드부에 형성된 홈에 절연층을 매립하는 공정을 각각 따로따로 행하는 것도 가능하다.
이 경우에는, 홈의 형성 공정과 홈에 절연층을 매립하는 공정을, 촬상 영역의 주변 및 패드부에서 따로따로 행하기 때문에, 홈에 매립하는 절연층의 재료나 형성 방법을, 매립성이나 에칭율 등의 각종 특성을 고려하여 각각 최적화하는 것이 가능하게 된다.
그리고 또한, 촬상 영역의 주변에 형성된 홈에 절연층을 매립한 후에, 실리콘층에 수광 센서부를 형성하는 공정을 행하고, 그 후 패드부의 실리콘층에 홈을 형성하고, 이 홈에 절연층을 매립하는 것도 가능하다. 이 경우에는, 촬상 영역의 주변에 형성된 홈에 매립한 절연층을 위치 정렬 마크로서 이용하여, 수광 센서부의 포토다이오드 등을 정확하게 형성할 수 있다. 또한, 패드부의 홈에 매립하는 절연층은, 위치 정렬 마크로서 이용되지 않기 때문에 자유롭게 재료를 선정하는 것이 가능하다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 패드부의 홈에 매립된 절연층에, 절연층보다도 폭이 좁고, 절연층을 관통하여 패드부의 배선층 에 달하는 제2 홈을 형성하고, 이 제2 홈의 상부에 절연층보다도 폭이 좁고, 또한 제2 홈보다도 폭이 넓은 제3 홈를 형성하고, 그 후 제2 홈 및 제3 홈에 도전 재료를 매립하고 패드부의 배선층에 접속하는 것도 가능하다.
이 경우에는, 폭이 좁은 제2 홈 내의 도전 재료가 컨택트층이 되어, 아직 상부의 폭이 넓은 제3 홈 내의 도전 재료를 패드 전극으로서 이용하는 것이 가능하게 된다. 이에 의해, 컨택트층과 패드 전극을 동시에 형성할 수 있다.
본 발명의 고체 촬상 소자의 제조 방법은, 광전 변환이 행하여지는 수광 센서부가 형성된 제1 실리콘층과, 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 제1 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는 방법으로서, 촬상 영역의 주변에 있어서, 제1 실리콘층의 표면측에 홈을 형성하는 공정과, 촬상 영역에 인접한 패드부에 있어서, 제1 실리콘층의 표면측에 홈을 형성하는 공정과, 촬상 영역의 주변에 형성된 홈에, 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과, 패드부에 형성된 홈에, 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과, 적어도 촬상 영역의 주변에 제2 실리콘층을 매립한 후에, 제1 실리콘층에 수광 센서부를 형성하는 공정과, 제1 실리콘층의 표면측에, 배선층을 형성하는 공정과, 패드부의 홈에 매립된 제2 실리콘층 내에, 절연층을 개재하여 도전 재료를 매립하여 배선층에 접속하는 공정과, 절연층을 제1 실리콘층 상에 걸쳐서 형성하고, 절연층 중, 촬상 영역의 주변의 제2 실리콘층 상의 부분에 금속층을 매립하고, 금속층을 위치 정렬 마크로서 이용하여, 제1 실리콘층의 이면측에 렌즈를 형성하는 공정을 포함하는 것이다.
상술한 본 발명의 고체 촬상 소자의 제조 방법은, 광전 변환이 행하여지는 수광 센서부가 형성된 제1 실리콘층과, 이 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고, 제1 실리콘층의 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는, 즉 소위 이면 조사형 구조의 고체 촬상 소자를 제조하는 것이다.
그리고, 상술한 본 발명의 고체 촬상 소자의 제조 방법에 따르면, 촬상 영역의 주변의 제1 실리콘층에 홈을 형성하는 공정과, 촬상 영역의 주변에 형성된 홈에 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과, 적어도 촬상 영역의 주변에 제2 실리콘층을 매립한 후에 제1 실리콘층에 수광 센서부를 형성하는 공정과, 제1 실리콘층의 표면측에 배선층을 형성하는 공정과, 절연층을 상기 제1 실리콘층 상에 걸쳐서 형성하고, 이 절연층 중, 촬상 영역의 주변의 제2 실리콘층 상의 부분에 금속층을 매립하고, 이 금속층을 위치 정렬 마크로서 이용하여 제1 실리콘층의 이면측에 렌즈를 형성하는 공정을 포함하는 것에 의해, 촬상 영역의 주변의 제2 실리콘층을 위치 정렬 마크로서 이용하여, 수광 센서부의 포토다이오드 등을 정확하게 위치를 맞추어 형성하는 것이 가능하게 되고, 또한 촬상 영역의 주변의 제2 실리콘층 상의 부분에 형성된 금속층을 위치 정렬 마크로서 이용하여, 렌즈를 수광 센서부의 포토다이오드 등에 대하여 정확하게 위치를 맞추어 형성하는 것이 가능하게 된다.
또한, 패드부의 제1 실리콘층에 홈을 형성하는 공정과, 패드부에 형성된 홈에 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과, 패드부의 홈에 매립된 제2 실리콘층 내에 절연층을 개재하여 도전 재료를 매립하여 배선층에 접속하는 공정을 포함하는 것에 의해, 제2 실리콘층 내에 절연층을 개재하여 매립된 도전 재료가 패드부의 배선층에 접속되고, 절연층에 의해 도전 재료와 제2 실리콘층이 절연된다. 이에 의해, 도전 재료를 컨택트층으로서 이용하여 패드 전극을 형성함으로써, 패드를 형성할 수 있다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 촬상 영역의 주변의 제1 실리콘층에 홈을 형성하는 공정과, 패드부의 제1 실리콘층에 홈을 형성하는 공정을 동시에 행하고, 촬상 영역의 주변에 형성된 홈에 제2 실리콘층을 매립하는 공정과, 패드부에 형성된 홈에 제2 실리콘층을 매립하는 공정을 동시에 행하는 것도 가능하다.
이 경우에는, 홈의 형성 공정과 홈에 제2 실리콘층을 매립하는 공정을, 촬상 영역의 주변 및 패드부에서 동시에 행하기 때문에, 공정 수를 적게 하는 것이 가능하게 된다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 촬상 영역의 주변의 제1 실리콘층에 홈을 형성하는 공정 및 촬상 영역의 주변에 형성된 홈에 제2 실리콘층을 매립하는 공정과, 패드부의 제1 실리콘층에 홈을 형성하는 공정 및 패드부에 형성된 홈에 제2 실리콘층을 매립하는 공정을 각각 따로따로 행하는 것도 가능하다.
이 경우에는, 홈의 형성 공정과 홈에 제2 실리콘층을 매립하는 공정을, 촬상 영역의 주변 및 패드부에서 따로따로 행하기 때문에, 홈에 매립하는 제2 실리콘층 의 재료(비정질 실리콘 혹은 다결정 실리콘)나 형성 방법을, 매립성이나 에칭율 등의 각종 특성을 고려하여 각각 최적화하는 것이 가능하게 된다.
그리고 또한, 촬상 영역의 주변에 형성된 홈에 제2 실리콘층을 매립한 후에, 제1 실리콘층에 수광 센서부를 형성하는 공정을 행하고, 그 후 패드부의 제1 실리콘층에 홈을 형성하고, 이 홈에 제2 실리콘층을 매립하는 것도 가능하다. 이 경우에는, 촬상 영역의 주변에 형성된 홈에 매립한 제2 실리콘층을 위치 정렬 마크로서 이용하여, 수광 센서부의 포토다이오드 등을 정확하게 형성하는 것이 가능하게 된다. 또한, 패드부의 홈에 매립하는 제2 실리콘층은, 위치 정렬 마크로서 이용되지 않기 때문에 자유롭게 재료를 선정하는 것이 가능하다.
상술한 본 발명의 고체 촬상 소자의 제조 방법에 있어서, 또한 촬상 영역의 주변의 제1 실리콘층에 홈을 형성하는 공정에 있어서, 절연층을 마스크로서 이용하여 제1 실리콘층을 에칭하여, 절연층을 남긴 상태에서 홈에 제2 실리콘층을 매립하고, 표면의 제2 실리콘층을 제거하여 제2 실리콘층을 홈 내에만 남기고, 절연층을 제거하여 표면에 제2 실리콘층을 돌출시키고, 계속해서 제1 실리콘층에 수광 센서부를 형성하는 공정을 행하는 것도 가능하다.
이 경우에는, 돌출시킨 제2 실리콘층을 위치 정렬 마크로서 이용하여 수광 센서부의 포토다이오드 등을 소정의 위치에 형성하는 것이 가능하게 된다.
본 발명의 일 실시 형태의 고체 촬상 소자의 개략 구성도(단면도)를 도 1에 도시한다. 본 실시 형태는 본 발명을 이면 조사형 구조의 CM0S형 고체 촬상 소자 에 적용한 것이다.
이 고체 촬상 소자(1)는, 실리콘층(2) 내에 수광 센서부로 되는 포토다이오드 PD가 형성되고, 실리콘층(2)의 위에 평탄화층(5)을 개재하여 컬러 필터(16)가 형성되고, 컬러 필터(16) 상에 온 칩 렌즈(7)가 형성되어 있다. 또한, 실리콘층(2)의 아래에, 절연층(3) 내에 복수 층(도 1에서는 3층)의 배선층(4)이 형성되어 이루어지는 배선부가 마련되어 있다. 배선부는 지지 기판(8) 상에 있고, 이 지지 기판(8)에 의해 전체가 지지되어 있다. 컬러 필터(6) 및 온 칩 렌즈(7)는, 수광 센서부(포토다이오드 PD)가 형성된 실리콘층(2)의 표면측에 있는 배선층(4)과는 반대측에, 즉 실리콘층(2)의 이면측에 배치되어 있고, 이면 조사형의 구조를 갖는 고체 촬상 소자(1)로 되어 있다.
배선부의 절연층(3) 및 지지 기판(8)은 각각의 표면에 형성된 접착층(9, 10)에 의해 접착 고정되어 있다. 지지 기판(8)에 예를 들면 실리콘 기판을 이용한 경우에는, 접착층(9, 10)에 예를 들면 SiO2막을 이용할 수 있다.
또한, 촬상 영역(20)의 주변에는, 얼라인먼트 마크로 되는 절연층(예를 들면 SiO층)(13)이, 실리콘층(2)을 관통하여, 실리콘층(2) 아래의 절연층(3)의 상부에 일부 걸리듯이 형성되어 있다.
촬상 영역(20)의 밖에서는, 최상층의 배선층(4)과 동일한 층으로 형성된 배선층(11)에, 실리콘층(2) 및 절연층(3)의 상부를 관통하여 형성된 컨택트층(12)을 개재하여, 표면에 형성된 전극층(15)이 접속되어 패드부가 구성되어 있다. 컨택트 층(12)은 절연층(예를 들면 SiO2층)(14)에 의해, 실리콘층(2)과는 절연되어 있다.
얼라인먼트 마크로 되는 절연층(13)은, 실리콘층(2)에 대하여 빛의 반사율이 서로 다르기 때문에, 얼라인먼트 마크로서 이용할 수 있고, 예를 들면 상방으로부터 빛을 조사하여 절연층(13)의 위치를 검출할 수 있다.
또한, 절연층(13)과 패드부의 절연층(14)은 동시에 형성된 동일한 재질의 절연층을 포함한다.
도 1의 고체 촬상 소자(1)를 제조할 때에는, 도 2a에 평면도를 도시한 바와 같이, 웨이퍼(100) 내에 고체 촬상 소자(1)의 칩(101)을 다수 형성한다.
그리고, 얼라인먼트 마크의 절연층(13)은, 예를 들면, 도 2b에 도 2a의 웨이퍼(100)의 모식적인 확대 평면도를 도시한 바와 같이, 각 칩(101)에 있어서, 촬상 영역(20) 밖에 소정의 수 또한 소정의 위치에 배치된다.
또한, 얼라인먼트 마크의 평면 배치는, 도 2b의 배치에 한정되는 것이 아니고, 그 밖의 배치도 가능하다.
본 실시 형태의 고체 촬상 소자(1)는 예를 들면 다음과 같이 하여 제조할 수 있다.
우선, 도 3a에 도시한 바와 같이, 실리콘 기판(21)의 표면을 산화하여, 얇은 산화막(22)을 형성한다.
다음에, 도 3b에 도시한 바와 같이, 산화막(22) 상에, SiN막(질화 실리콘층)(23) 및 포토레지스트(24)를 순차 형성한다.
다음에, 도 3c에 도시한 바와 같이, 포토레지스트(24)를 노광·현상하여 개구를 형성한다.
다음에, 도 4a에 도시한 바와 같이, 포토레지스트(24)를 마스크로 하여 에칭을 행하고, SiN막(23)에 개구를 형성한다. 또한, 도 4b에 도시한 바와 같이, 포토레지스트(24)를 제거하여 SiN막(23)을 남긴다. 이에 의해, 실리콘 기판(21)의 에칭을 위한 하드 마스크(SiN막(23))가 형성된다.
다음에, 도 4c에 도시한 바와 같이, 실리콘 기판(21)에, 얼라인먼트 마크용 홈 및 패드용 컨택트홀을, 예를 들면 5∼20㎛ 정도의 깊이로, RIE법에 의해 형성한다. 그 깊이는 후에 형성되는 포토다이오드 PD의 깊이에 대응시킨다.
다음에, 도 5a에 도시한 바와 같이, 실리콘 기판(21)에 형성된 홈을 매립하여 전면적으로, 예를 들면 SiO2를 포함하는 절연층(25)을 형성한다. 여기서 매립되는 절연층(25)의 재료는, SiN 등이어도 되고, 절연 재료이면 아무 것이나 상관없다.
다음에, CMP법 혹은 RIE법에 의해, 표면의 절연층(25)을 제거한다. 이에 의해, 도 5b에 도시한 바와 같이, 홈 내와 컨택트홀 내에만 절연층(25)이 남는다.
계속해서, SiN막(23)을 제거한다. 그 후, 도 5c에 도시한 바와 같이, 실리콘층(21) 내에 수광 센서부의 포토다이오드 PD를 구성하는 불순물 영역을 형성한다. 이 때, 촬상 영역(20)의 주변에 상당하는 부분에 매립된 절연층(25)은, 그 주위의 실리콘층(21)과 반사율이 서로 다름과 함께, 표면이 돌출되어 있기 때문에, 이 절연층(25)을 이용하여, 포토다이오드 PD의 위치 정렬을 행할 수 있다.
다음에, 도 6a에 도시한 바와 같이, 실리콘 기판(21) 위에, 절연층(3)을 개재하여 다층의 배선층(4)을 순차 형성하여 배선부를 형성한다.
그 후, 절연층(3)의 표면에 SiO2막(접착층)(9)을 형성하여 표면을 평탄화 연마함과 함께, 표면에 T-SiO2막(접착층)(10)이 형성된 지지 기판(8)을 준비하고, 도 6b에 도시하는 바와 같이, SiO2막(접착층)(9, 10) 끼리가 대향하도록 하여, 배선부의 절연층(3)과 지지 기판(8)을 접합한다.
다음에, 도 7a에 도시한 바와 같이, 웨이퍼의 상하를 반전시킨다.
다음에, 웨이퍼 이면 재료인 실리콘 기판(21)을, CMP법, RIE법, BGR(백그라인드)법, 혹은 이들 3가지 방법의 조합에 의해, 도 7b에 도시한 바와 같이, 적어도 앞서 형성된 홈 및 컨택트홀 내의 절연층(25)이 노출될 때까지 얇게 한다. 이에 의해, 실리콘 기판(21)으로 실리콘층(2)이 형성되고, 절연층(25)으로 얼라인먼트 마크의 절연층(13)이 형성된다. 또한, 패드부의 절연층(25)은 컨택트층(12)의 주위의 절연막(14)으로 되는 것이다.
또한, 최종적인 실리콘층(2)의 두께에 대응하여, 실리콘 기판(21)에 형성하는 홈의 깊이를 설정하면, 홈에 매립된 절연층(25)을, 실리콘 기판(21)을 얇게 할 때의 종점 검출에 이용하는 것이 가능하게 된다.
계속해서, 패드부의 컨택트의 형성을 행한다.
우선, 표면에 포토레지스트(26)를 형성하고, 포토레지스트(26)를 노광·현상 하여, 도 7c에 도시한 바와 같이, 패드부에 개구를 갖는 마스크로 한다. 이 때, 개구의 크기는 패드부의 절연층(25)보다도 작게 한다.
다음에, 도 8a에 도시한 바와 같이, 포토레지스트(26)를 마스크로 하여, 패드부의 절연층(25) 및 패드부의 배선층(11) 상의 절연층(3)에 대하여 에칭을 행함으로써, 이들 절연층(25, 3)을 관통하여 배선층(11)에 달하는 컨택트홀을 형성한다. 이 때, 포토레지스트(26)의 개구가 패드부의 절연층(25)보다도 작기 때문에, 컨택트홀의 주위에 절연층(25)이 남고, 도 1에 도시한 절연층(14)으로 된다.
그 후, 도 8b에 도시한 바와 같이, 포토레지스트(26)를 제거한다.
다음에, 도 8c에 도시한 바와 같이, 컨택트홀을 매립하여 전면적으로, 컨택트층의 재료로 되는 금속층(27), 예를 들면 W층을 형성한다.
또한, 여기서는 컨택트홀을 매립하는 재료로서 W(텅스텐)를 이용하고 있지만, Al, 혹은 Cu, 혹은 Ag, 혹은 Au, 혹은 이들 합금을 매립 재료로 이용하여도 상관없다. 또한, 필요에 따라서, 금속층(27)을 컨택트홀에 매립하여 형성할 때에, 미리 기초에 배리어 메탈막을 형성해 두도록 한다.
다음에, 도 9a에 도시한 바와 같이, CMP법 혹은 RIE법에 의해서 표면의 금속층(27)을 제거한다. 이에 의해, 컨택트홀 내에만 금속층(27)이 남아, 컨택트층(12)으로 된다.
다음에, 도 9b에 도시한 바와 같이, 예를 들면 SiO2를 포함하는 평탄화층(5)을, 표면에 성막한다. 다음에, 도 9c에 도시한 바와 같이, 평탄화층(5)의 위에 포토레지스트(28)를 형성한다. 또한, 포토레지스트(28)를 노광·현상하여, 도 10a에 도시한 바와 같이, 패드부만 포토레지스트(28)를 제거한다.
다음에, 도 10b에 도시한 바와 같이, 포토레지스트(28)를 마스크로 하여, 평탄화층(5)을 에칭하여, 패드부만 제거한다. 이에 의해, 컨택트층(12)이 노출된다.
계속해서, 도 10c에 도시한 바와 같이 포토레지스트(28)를 제거한다.
다음에, 도 11a에 도시한 바와 같이, 표면을 피복하여, 예를 들면 Al를 포함하는 전극층(15)을 성막한다.
다음에, 도 11b에 도시한 바와 같이, 표면에 포토레지스트(29)를 형성한다. 또한, 포토레지스트(29)를 노광·현상하여, 도 11c에 도시한 바와 같이, 패드부만 포토레지스트(29)가 남도록 한다.
다음에, 도 12a에 도시한 바와 같이, 포토레지스트(29)를 마스크로 하여, 전극층(15)을 에칭하여, 패드부만 전극층(15)이 남도록 한다. 계속해서, 도 12b에 도시한 바와 같이, 포토레지스트(29)를 제거한다.
다음에, 도 12c에 도시한 바와 같이, 촬상 영역의 포토다이오드 PD의 상방에 있는 평탄화층(5) 상에, 컬러 필터(6)를 공지의 방법에 의해 형성한다.
계속해서, 도 13a에 도시한 바와 같이, 컬러 필터(6) 상에, 온 칩 렌즈로 되는 재료를 도포하여 도포막(30)을 형성한다.
마지막으로, 공지의 방법에 의해, 도포막(30)으로부터, 도 13b에 도시한 바와 같이, 표면이 곡면 형상의 온 칩 렌즈(7)를 제작한다. 이와 같이 하여, 도 1에 도시한 고체 촬상 소자(1)를 제조할 수 있다.
이 때, 포토다이오드 PD의 주위에 절연층(13)에 의해 얼라인먼트 마크가 형성되어 있기 때문에, 포토다이오드 PD와 온 칩 렌즈(7)를 위치 어긋남 없이 형성할 수 있다.
또한, 상술한 제조 공정에서는, 전극층(15)을 형성하고 나서 온 칩 렌즈(7)를 형성하고 있지만, 온 칩 렌즈(7)를 형성하고 나서 전극층(15)을 형성해도 된다.
그 경우의 제조 공정을 다음에 도시한다.
도 3a 내지 도 9b에 도시한 공정은 이 경우에도 마찬가지이다.
도 9b에 도시한 공정 후에, 도 14a에 도시한 바와 같이, 포토다이오드 PD의 상방에 있는 평탄화층(5) 상에, 컬러필터(6)를 형성한다.
계속해서, 도 14b에 도시한 바와 같이, 컬러 필터(6)의 위에, 온 칩 렌즈로 되는 재료를 도포하여 도포막(30)을 도포한다.
다음에, 도포막(30)으로부터, 도 14c에 도시한 바와 같이, 표면이 곡면 형상의 온 칩 렌즈(7)를 제작한다.
이 때, 포토다이오드 PD의 주위에 절연층(13)에 의해 얼라인먼트 마크가 형성되어 있기 때문에, 포토다이오드 PD와 온 칩 렌즈(7)를 위치 어긋남 없이 형성할 수 있다.
다음에, 도 15a에 도시한 바와 같이, 표면을 피복하여, 포토레지스트(31)를 형성한다. 또한, 포토레지스트(31)를 노광·현상하여, 도 15b에 도시한 바와 같이, 패드부만 포토레지스트(31)를 제거한다.
다음에, 도 15c에 도시한 바와 같이, 포토레지스트(31)를 마스크로 하여, 평 탄화층(5)을 에칭하여, 패드부만 제거한다. 계속해서, 도 16a에 도시한 바와 같이, 포토레지스트(31)를 제거한다.
다음에, 도 16b에 도시한 바와 같이, 표면을 피복하여 전극층(15)을 성막한다.
다음에, 도 16c에 도시한 바와 같이, 표면에 포토레지스트(32)를 형성한다. 또한, 포토레지스트(32)를 노광·현상하여, 도 17a에 도시한 바와 같이, 패드부만 포토레지스트(32)가 남도록 한다.
다음에, 도 17b에 도시한 바와 같이, 포토레지스트(32)를 마스크로 하여, 전극층(15)을 에칭하여, 패드부만 전극층(15)이 남도록 한다. 계속해서, 도 17c에 도시한 바와 같이, 포토레지스트(32)를 제거한다.
이와 같이 하여, 도 1에 도시한 고체 촬상 소자(1)를 제조할 수 있다.
이러한 제조 공정을 행함으로써, 절연층(13)을 얼라인먼트 마크로서 이용하여, 포토다이오드 PD와 온 칩 렌즈(7)를 위치 어긋남 없이 형성할 수 있고, 또한 전극층(15)에 의해 패드를 형성하는 것도 가능해져, 이면 조사형 구조의 CMOS형 고체 촬상 소자를 제조할 수 있다.
또한, 상술한 각 제조 공정에서는, 어느 것이나 실리콘 기판(21)으로 고체 촬상 소자(1)를 제조하고 있었지만, SOI 기판으로 고체 촬상 소자를 형성해도 된다. 그 경우의 제조 공정을 다음에 개시한다.
우선, 실리콘 기판(33)·SiO2막(산화 실리콘막)(34)·실리콘층(35)을 포함하는 SOI 기판(36)을 준비하고, 도 18a에 도시한 바와 같이, 이 SOI 기판(36)의 실리콘층(35)의 상면을 산화하여, 얇은 산화막(22)을 형성한다.
다음에, 도 18b에 도시한 바와 같이, 산화막(22) 상에, SiN막(23) 및 포토레지스트(24)를 순차 형성한다.
다음에, 도 18c에 도시한 바와 같이, 포토레지스트(24)를 노광·현상하여, 개구를 형성한다.
다음에, 도 19a에 도시한 바와 같이, 포토레지스트(24)를 마스크로 하여 에칭을 행하고, SiN막(23)에 개구를 형성한다. 또한, 도 19b에 도시한 바와 같이, 포토레지스트(24)를 제거하여 SiN막(23)을 남긴다. 이것에 의해, 실리콘층(35)의 에칭을 위한 하드 마스크(SiN막(23))가 형성된다.
다음에, 도 19c에 도시한 바와 같이, 실리콘층(35)에, 얼라인먼트 마크용 홈 및 패드용 컨택트홀을, (예를 들면 5∼20㎛ 정도의 깊이로) RIE법에 의해 형성한다. 이에 의해, SiO2막(34)에 달하는 컨택트홀이 형성된다. 이 때 형성되는 컨택트홀의 깊이가, 후에 형성되는 포토다이오드 PD의 깊이에 대응하도록, 미리 실리콘층(35)의 막 두께를 선정해 놓으면 된다.
다음에, 도 20a에 도시한 바와 같이, 실리콘층(35)에 형성된 홈을 매립하여 전면적으로, 예를 들면 SiO2를 포함하는 절연층(25)을 형성한다. 여기서 매립되는 절연층(25)의 재료는, SiN 등이어도 되고, 절연 재료이면 아무 것이나 상관없다.
다음에, 도 20b에 도시한 바와 같이, CMP법 혹은 RIE법에 의해, 표면의 절연층(25)을 제거한다. 이에 의해, 홈 내와 컨택트홀 내에만 절연층(25)이 남는다.
다음에, SiN막(23)을 제거한 후, 도 20c에 도시한 바와 같이, 실리콘층(35) 내에, 수광 센서부의 포토다이오드 PD를 구성하는 불순물 영역을 형성한다. 이 때, 촬상 영역(20)의 주변에 상당하는 부분에 매립된 절연층(25)은, 그 주위의 실리콘층(21)과 반사율이 서로 다름과 함께, 표면이 돌출되어 있기 때문에, 이 절연층(25)을 이용하여, 포토다이오드 PD의 위치 정렬을 행할 수 있다.
다음에, 도 21a에 도시한 바와 같이, 실리콘층(35)의 위에, 절연층(3)을 개재하여 다층의 배선층(4)을 순차 형성하여 배선부를 형성한다.
그 후, 절연층(3)의 표면에 SiO2막(접착층)(9)을 형성하여 표면을 평탄화 연마함과 함께, 표면에 T-SiO2막(접착층)(10)이 형성된 지지 기판(8)을 준비하고, 도 21b에 도시하는 바와 같이, SiO2막(접착층)(9, 10) 끼리가 대향하도록 하여, 도 21c에 도시한 바와 같이, 배선부의 절연층(3)과 지지 기판(8)을 접합한다.
다음에, 도 22a에 도시한 바와 같이, 웨이퍼의 상하를 반전시킨다.
다음에, CMP법, RIE법, BGR법, 혹은 이들 3가지 방법의 조합에 의해, 웨이퍼 이면 재료인 실리콘 기판(33), SiO2막(산화 실리콘막)(34)을 제거하여, 도 22b에 도시한 바와 같이, 실리콘층(35), 및 앞서 형성된 홈 및 컨택트홀 내의 절연층(25)을 노출시킨다. 이에 의해, 절연층(25)으로 얼라인먼트 마크의 절연층(13)이 형성된다. 또한, 패드부의 절연층(25)은 컨택트층의 주위의 절연막(14)으로 되는 것이다.
그 후에는 도 7c 내지 도 13b에 도시한 공정을 거쳐, 도 1에 도시한 고체 촬상 소자(1)를 제조할 수 있다.
상술한 본 실시 형태의 고체 촬상 소자(1)에 따르면, 촬상 영역(20)의 주변에 있어서, 실리콘층(2)을 관통하여 절연층(13)이 매립되어 형성되어 있기 때문에, 고체 촬상 소자(1)를 제조할 때에, 이 절연층(13)을 얼라인먼트 마크(위치 정렬 마크)로서 이용하여, 수광 센서부의 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬을 행하는 것이 가능하게 된다. 이에 의해, 온 칩 렌즈(7)를 정확하게 소정의 위치에 포토다이오드 PD와 위치 정렬하여 형성하는 것이 가능하게 된다.
또한, 패드부에 있어서, 실리콘층(2)의 표면측의 배선층(11)에 접속하여, 실리콘층(2)에 매립된 절연층(14) 내에 컨택트층(12)이 형성되고, 이 컨택트층(12)을 개재하여, 표면에 형성된 전극층(15)과 배선층(11)이 접속되어 있다. 이에 의해, 절연층(14)에 의해, 실리콘층(2)과 컨택트층(12)이 절연되고, 전극층(15)에 의한 패드가 구성된다.
그리고, 실리콘층(2)에 절연층(13)을 매립하고 나서 수광 센서부의 포토다이오드 PD를 형성하면, 절연층(13)을 얼라인먼트 마크로서 이용하여, 포토다이오드 PD를 소정의 위치에 정확하게 형성할 수 있다.
또한, 패드부의 실리콘층(2)에 절연층(14)을 매립하고 나서, 절연층(14) 내에 컨택트홀을 형성하고, 이 컨택트홀 내에 도전 재료를 매립하여 배선층(11)에 접속함으로써, 배선층(11) 및 전극층(15)을 접속하는 컨택트층(12)을 형성하고, 절연 층(14)에 의해 실리콘층(2)과 컨택트층(12)을 절연할 수 있다.
따라서, 본 실시 형태에 따르면, 이면 조사형 구조의 고체 촬상 소자에 있어서, 수광 센서부의 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬 마크와 패드를 형성하는 것이 가능해지기 때문에, 이면 조사형 구조의 고체 촬상 소자를 실현하는 것이 가능하게 된다.
이에 의해, 이면 조사형 구조에 의해서 경사 광의 실효 개구율 100%를 달성하는 것이 가능하게 되어, 감도를 대폭 향상하고, 또한 셰이딩 없는 실현이 가능하게 된다.
다음에, 본 발명의 다른 실시 형태의 고체 촬상 소자의 개략 구성도(단면도)를 도 23에 도시한다.
이 고체 촬상 소자(110)는, 특히 촬상 영역(20)의 주변에 있어서, 포토다이오드 PD가 형성된 제1 실리콘층(단결정 실리콘층)(2)에, 얼라인먼트 마크로서 제2 실리콘층(예를 들면, 비정질 실리콘층이나 다결정 실리콘층)(17)이 매립되어 있다. 또한, 이 제2 실리콘층(17) 상의 절연층(19)에, 금속층(16)이 형성되어 있다.
또한, 패드부에 있어서도, 도 1의 절연층(14) 대신에, 제2 실리콘층(18)이 매립되어 있다. 그리고, 배선층(11) 및 전극층(15)을 접속하는 컨택트층(12)과, 매립된 제2 실리콘층(18)을 절연하기 위해서, 컨택트층(12)과 제2 실리콘층(18)의 사이에, 절연층(19)이 들어가 있다.
또한, 절연층(19)은 도 1의 평탄화층(5)과 동일한 절연 재료를 사용하는 것도 가능하지만, 형성 방법이 평탄화층(5)과는 다르다.
이 경우에는, 금속층(16) 및 절연층(19)의 빛의 반사율이 서로 다르기 때문에, 금속층(16)이 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬을 위한 얼라인먼트 마크로 된다.
그 밖의 구성은 앞의 실시 형태의 고체 촬상 소자(1)와 마찬가지이기 때문에, 동일 부호를 붙여 중복 설명을 생략한다.
본 실시 형태의 고체 촬상 소자(110)는 예를 들면 다음과 같이 하여 제조할 수 있다.
패드부의 컨택트홀 형성 이전의 프로세스 흐름은, 절연층(13, 14)이 제2 실리콘층(17, 18)으로 변하는 것 이외에, 앞의 실시 형태의 고체 촬상 소자(1)를 제조하는 경우와 마찬가지이다. 도시하지 않지만, 포토다이오드 PD를 형성할 때에는, 촬상 영역(20)의 주변에 매립된 제2 실리콘층(17)의 표면이 돌출되어 있기 때문에, 이 제2 실리콘층(17)을 이용하여 포토다이오드 PD의 위치 정렬을 행할 수 있다.
여기서는, 도 8b에 도시한 상태에 상당하는, 패드부의 컨택트홀을 개구한 상태에서 설명한다.
도 24a에 도시한 바와 같이, 촬상 영역(20)(도 23 참조)의 주변에 있어서, 포토다이오드 PD가 형성된 제1 실리콘층(2)에 제2 실리콘층(17)이 매립되고, 컨택트홀의 주위에 제2 실리콘층(18)이 매립된 상태에서, 컨택트홀을 매립하여 전면에 절연층(37)을 형성한다.
다음에, 도 24b에 도시한 바와 같이, 표면에 포토레지스트(38)를 형성한다. 또한, 도 24c에 도시한 바와 같이, 포토레지스트(38)를 노광·현상하여, 포토레지스트(38)에 개구를 형성한다. 이 때, 얼라인먼트 마크의 부분에도 개구를 형성한다.
다음에, 도 25a에 도시한 바와 같이, 포토레지스트(38)를 마스크로 하여, 절연층(37)을 에칭한다. 이에 의해, 패드부에 배선층(11)에 달하는 홈이 형성됨과 함께, 얼라인먼트 마크부에도 홈이 형성된다. 그 후, 도 25b에 도시한 바와 같이, 포토레지스트(38)를 제거한다.
다음에, 도 25c에 도시한 바와 같이, 패드부의 구멍과 얼라인먼트 마크부의 홈을 매립하여 전면적으로, W 등의 금속층(39)을 형성한다. 또한, 필요에 따라서, 금속층(39)을 컨택트홀에 매립하여 형성할 때에, 미리 기초에 배리어 메탈막을 형성해 두도록 한다.
다음에, 도 26a에 도시한 바와 같이, 표면의 금속층(39)을 제거한다. 이에 의해, 패드부의 구멍 내 및 얼라인먼트 마크부의 홈 내에만 금속층(39)이 남는다. 패드부의 홈 내의 금속층(39)이 컨택트층(12)으로 되고, 얼라인먼트 마크부의 홈 내의 금속층(39)이 얼라인먼트 마크의 금속층(16)으로 된다. 컨택트층(12) 및 제2 실리콘층(18)은, 이들 사이에 매립된 절연층(37)(도 1의 절연층(19)으로 됨)에 의해 절연된다.
다음에, 도 26b에 도시한 바와 같이, 표면에 전극층(15)을 성막한다.
그 후는, 도 11b 내지 도 13b에 도시한 바와 마찬가지의 공정을 거쳐, 도 23에 도시한 고체 촬상 소자(110)를 제조할 수 있다.
이러한 제조 공정을 행함으로써, 금속층(16)을 얼라인먼트 마크로서 이용하여, 포토다이오드 PD와 온 칩 렌즈(7)를 위치 어긋남 없이 형성할 수 있고, 또한 전극층(15)에 의해 패드를 형성하는 것도 가능해져, 이면 조사형 구조의 CMOS형 고체 촬상 소자를 제조할 수 있다.
상술한 제조 방법에서는, 실리콘 기판(21)을 이용하고 있지만, 도 18a에 도시한 SOI 기판(36)을 이용하여 도 23에 도시한 고체 촬상 소자(110)를 제조하는 것도 가능하고, 이 경우에도 기본적인 공정의 흐름은 변하지 않는다. SOI 기판(36)의 실리콘층(35)이 본 실시 형태에서의 제1 실리콘층(2)으로 된다.
또한, 본 실시 형태에서는, 홈에 제2 실리콘층(17, 18)을 매립하기 위해서, 매립 재료가 질화막 뿐만 아니라 산화막과도 에칭의 선택성을 갖고 있고, 도 3b 내지 도 5b에 도시한 SiN막(23) 대신에 산화막을 이용하는 것도 가능하게 된다.
상술한 본 실시 형태의 고체 촬상 소자(110)에 따르면, 촬상 영역(20)의 주변에 있어서, 제1 실리콘층(2)을 관통하여 제2 실리콘층(17)이 매립되어 형성되고, 제2 실리콘층(17) 상에 금속층(16)이 형성되어 있기 때문에, 고체 촬상 소자(110)를 제조할 때에, 이 금속층(16)을 얼라인먼트 마크(위치 정렬 마크)로서 이용하여, 수광 센서부의 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬을 행하는 것이 가능하게 된다. 이에 의해, 온 칩 렌즈(7)를 정확하게 소정의 위치에 포토다이오드 PD와 위치 정렬하여 형성하는 것이 가능하게 된다.
또한, 패드부에 있어서, 제1 실리콘층(2)의 표면측의 배선층(11)에 접속하고, 제1 실리콘층(2)에 매립된 제2 실리콘층(18) 내에 절연층(19)을 개재하여 컨택 트층(12)이 형성되고, 이 컨택트층(12)을 개재하여, 표면에 형성된 전극층(15)과 배선층(11)이 접속되어 있다. 이에 의해, 절연층(19)에 의해, 제2 실리콘층(18)과 컨택트층(12)이 절연되고, 전극층(15)에 의한 패드가 구성된다.
그리고, 제1 실리콘층(2)에 제2 실리콘층(17)을 매립하고 나서 수광 센서부의 포토다이오드 PD를 형성하면, 제2 실리콘층(17)을 얼라인먼트 마크로서 이용하여, 포토다이오드 PD를 소정의 위치에 정확하게 형성할 수 있다.
또한, 패드부의 제1 실리콘층(2)에 제2 실리콘층(18)을 매립하고 나서, 제2 실리콘층(18) 내에 절연층(19)을 매립하여 형성하고, 또한 이 절연층(19) 내에 컨택트홀을 형성하고, 이 컨택트홀 내에 도전 재료를 매립하여 배선층(11)에 접속함으로써, 배선층(11) 및 전극층(15)을 접속하는 컨택트층(12)을 형성하고, 절연층(19)에 의해 제2 실리콘층(18)과 컨택트층(12)을 절연할 수 있다.
따라서, 본 실시 형태에 따르면, 이면 조사형 구조의 고체 촬상 소자에 있어서, 수광 센서부의 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬 마크와 패드를 형성하는 것이 가능하게 되기 때문에, 이면 조사형 구조의 고체 촬상 소자를 실현하는 것이 가능하게 된다.
이에 의해, 이면 조사형 구조에 의해서 경사 광의 실효 개구율 100%를 달성하는 것이 가능하게 되어, 감도를 대폭 향상하고, 또한 셰이딩 없는 실현이 가능하게 된다.
또한, 도 3a 내지 도 13b에 도시한 제조 공정에서는, 도 4c에 도시한 바와 같이, 얼라인먼트 마크용의 홈과 패드부의 컨택트홀을 동시에 형성했지만, 이들 얼라인먼트 마크용의 홈과 패드부의 컨택트홀을 따로따로 형성하는 것도 가능하다.
이들을 따로따로 형성한 경우의 제조 공정을 다음에 개시한다.
이 경우에는, 얼라이먼크 마크를 먼저 형성하고, 컨택트홀은 나중에 형성하기 때문에, 도 7b와 동일한 단계에 있어서, 도 27a에 도시한 바와 같이, 컨택트홀의 절연층(25)이 없고, 그밖에는 도 7b와 동일한 상태로 된다.
계속해서, 표면에 포토레지스트(40)를 형성하고, 이것을 노광·현상하여, 도 27b에 도시한 바와 같이, 패드부의 포토레지스트(40)에 개구를 형성한다.
다음에, 포토레지스트(40)를 마스크로 하여 실리콘층(2)을 에칭하여, 배선부의 절연층(3)에 달하는 오목부(컨택트홀)를 형성하고, 그 후, 도 27c에 도시한 바와 같이, 포토레지스트(40)를 제거한다.
다음에, 도 28a에 도시한 바와 같이, 오목부를 매립하여 전면에 SiO2층(41)을 형성한다.
그 후, 도 28b에 도시한 바와 같이, CMP법 혹은 RIE법에 의해, 표면의 SiO2층(41)을 제거한다. 이에 의해, 오목부 내에만 SiO2층(41)이 남는다. 이것으로, 도 7b와 거의 동일한 상태로 되었다.
상술한 바와 같이 얼라인먼트 마크용의 홈과 패드부의 컨택트홀을 따로따로 만든 경우에는, 얼라인먼트 마크용 홈과 패드 컨택트홀에 매립하는 재료를 각각 달리 하여, 최적의 재료를 선정할 수 있는 이점이 있다.
또한, 도 23의 고체 촬상 소자(110)를 형성할 때도, 제1 실리콘층에 홈을 형성하는 공정과, 홈에 제2 실리콘층을 매립하는 공정을, 촬상 영역의 주변과 패드부에서, 동시에 행하는 것도, 따로따로 행하는 것도, 어느 것이나 가능하다. 또한, 촬상 영역의 주변에 제2 실리콘층을 매립하고 나서 포토다이오드 PD를 형성하고, 그 후 패드부에 제2 실리콘층을 매립하는 것도 가능하다.
계속해서, 본 발명의 또 다른 실시 형태의 고체 촬상 소자의 개략 구성도(단면도)를 도 29에 도시한다. 본 실시 형태는 패드부의 컨택트층 및 전극층을 듀얼 다마신으로 형성한 구성이다.
이 고체 촬상 소자(120)는 특히 패드부에 있어서, 단면 T자형의 전극층(15)이 배선층(11)에 접속하도록 형성되어 있다. 전극층(15)은, 패드로 되는 수평 방향의 부분(15A)과, 컨택트층에 상당하는 상하 방향의 부분(15B)으로 구성되어 있다. 평탄화층(5)은 전극층(15) 상에 개구를 갖고 있다. 또한, 절연층(14)은 도 1의 고체 촬상 소자(1)와 비교하여 넓게 형성되어 있다.
그 밖의 구성은 도 1에 도시한 고체 촬상 소자(1)와 마찬가지이기 때문에, 동일 부호를 붙여 중복 설명을 생략한다.
본 실시 형태의 고체 촬상 소자(120)는 다음과 같이 하여 제조할 수 있다.
도 30a에, 도 7c와 동일한 상태를 도시한다. 이 경우에도, 도 3a 내지 도 7c에 도시한 바와 마찬가지의 공정을 거치고 있지만, 패드부에 형성된 홈(제1 홈) 내의 절연층(25)은, 그 내부에 패드도 형성하기 때문에, 컨택트 형성용의 레지스트 마스크(26)의 개구보다도 충분히 크게 형성하고 있다.
다음에, 도 30b에 도시한 바와 같이, 포토레지스트(26)를 마스크로 하여, 패드부의 절연층(25) 및 패드부의 배선층(11) 상의 절연층(3)에 대하여 RIE법에 의해 에칭을 행함으로써, 이들 절연층(25, 3)을 관통하여 패드 배선층(11)에 달하는 컨 택트홀(제2 홈)을 형성한다. 이 때, 포토레지스트(26)의 개구가 패드부의 절연층(25)보다도 충분히 작기 때문에, 컨택트홀의 주위에 절연층(25)이 남는다.
계속해서, 도 30c에 도시한 바와 같이 포토레지스트(26)를 제거한다.
다음에, 도 31a에 도시한 바와 같이, 컨택트홀(제2 홈)을 매립하여 전면적으로, 포토레지스트(42)를 형성한다. 그리고, 포토레지스트(42)를 노광·현상하여, 도 31b에 도시한 바와 같이, 패드부의 포토레지스트(42)에 개구를 형성한다. 이 때, 개구의 크기는 컨택트홀(제2 홈)보다 크고, 또한 절연층(25)보다도 작게 한다.
다음에, 도 31c에 도시한 바와 같이, 포토레지스트(42)를 마스크로 하여, 절연층(25)을 일부 에칭한다. 이 때, 컨택트홀 내의 포토레지스트(42)도 일부 제거된다. 이에 의해, 컨택트홀(제2 홈)보다도 폭이 좁은, 패드용의 홈(제3 홈)이 형성된다.
계속해서, 도 32a에 도시한 바와 같이, 포토레지스트(42)를 제거한다.
다음에, 도 32b에 도시한 바와 같이, 컨택트홀 및 패드용의 홈(제3 홈)을 매립하여 전면적으로, 컨택트층의 재료로 되는 금속층(27), 예를 들면 W 층을 형성한다. 또한, 금속층(27)을 컨택트홀에 매립하여 형성할 때에는, 필요에 따라서, 미리 기초에 배리어 메탈막을 형성해 두도록 한다.
다음에, 도 32c에 도시한 바와 같이, CMP법 혹은 RIE법에 의해서, 표면의 금속층(27)을 제거한다. 이에 의해, 컨택트홀 내 및 패드용의 홈(제3 홈) 내에만 금속층(27)이 남고, 패드로 되는 수평 방향의 부분(15A)과 상하 방향의 부분(15B)을 포함하는, 단면 T자 형상의 전극층(15)이 형성된다.
다음에, 도 33a에 도시한 바와 같이, 표면에, 평탄화층(5) 및 포토레지스트(43)를 순차 형성한다. 그리고, 포토레지스트(43)를 노광·현상하여, 도 33b에 도시한 바와 같이, 패드부의 전극층(15)의 상방의 포토레지스트(43)에 개구를 형성한다.
다음에, 포토레지스트(43)를 마스크로 하여, 평탄화층(5)을 에칭한 후, 도 33c에 도시한 바와 같이, 포토레지스트(43)를 제거한다. 이에 의해, 패드부의 전극층(15) 상의 평탄화층(5)이 제거되고, 전극층(15)이 표면에 노출된다.
그 후에는, 도 12c 내지 도 13b에 도시한 공정과 마찬가지의 공정을 거쳐, 온 칩 렌즈까지의 각 부품을 형성하고, 도 29에 도시한 고체 촬상 소자(120)를 제조할 수 있다.
이러한 제조 공정을 행함으로써, 절연층(13)을 얼라인먼트 마크로서 이용하여, 포토다이오드 PD와 온 칩 렌즈(7)를 위치 어긋남 없이 형성할 수 있고, 또한 전극층(15)에 의해 패드를 형성하는 것도 가능해져, 이면 조사형 구조의 CMOS형 고체 촬상 소자를 제조할 수 있다.
상술한 본 실시 형태의 고체 촬상 소자(120)에 따르면, 앞의 실시 형태의 고체 촬상 소자(1)와 마찬가지로, 이면 조사형 구조의 고체 촬상 소자에 있어서, 수광 센서부의 포토다이오드 PD와 온 칩 렌즈(7)의 위치 정렬 마크와 패드를 형성하는 것이 가능해지기 때문에, 이면 조사형 구조의 고체 촬상 소자를 실현하는 것이 가능하게 된다.
이에 의해, 이면 조사형 구조에 의해서 경사 광의 실효 개구율 100%를 달성 하는 것이 가능하게 되어, 감도를 대폭 향상하고, 또한 셰이딩 없는 실현이 가능하게 된다.
또한, 본 실시 형태의 고체 촬상 소자(120)에서는, 특히 패드부에 있어서, 단면 T자형의 전극층(15)이, 배선층(11)에 접속하도록 형성되어 있기 때문에, 컨택트층과 전극층을 동일한 공정에서 동시에 형성하는 것이 가능하게 된다. 이에 의해, 컨택트층의 형성 공정의 공정 수를 억제하는 것이 가능하게 된다. 또한, 컨택트층과 전극층이 동일 재료로 동시에 형성 가능하게 되기 때문에, 컨택트층과 전극층의 접촉 저항이 발생하지 않는 이점을 갖고 있다.
또한, 상술한 각 실시 형태에서는, 고체 촬상 소자(1, 110, 120)에, 얼라인먼트 마크로서 이용한 절연층(13)이나 금속층(16)이 남아 있는 구성으로 했지만, 예를 들면 얼라인먼트 마크를 도 2a의 각 칩(101)의 경계 부근에 형성한 경우에는, 다이싱 등에 의해 각 칩으로 분할할 때에, 얼라인먼트 마크가 일부 또는 전부 제거되는 경우가 있다.
또한, 상술한 실시 형태에서는, 이면 조사형 구조의 CM0S형 고체 촬상 소자에 본 발명을 적용했지만, 이면 조사형 구조를 갖는 그 밖의 구성의 고체 촬상 소자에도, 마찬가지로 본 발명을 적용할 수 있다.
예를 들면, 이면 조사형 구조를 갖는 CCD 고체 촬상 소자 등에 있어서, 본 발명을 적용하고, 얼라인먼트 마크나 패드의 전극을 형성하는 것이 가능하다.
본 발명은 상술한 실시 형태에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러 가지 구성을 취할 수 있다.
상술한 본 발명에 따르면, 촬상 영역의 주변의 홈에 매립된 절연층을, 혹은 촬상 영역의 주변의 홈에 매립된 제2 실리콘층 및 그 상의 금속층을, 위치 정렬 마크로서 이용하여, 수광 센서부(포토다이오드 등)와 렌즈의 위치 정렬을 행하는 것이 가능하게 된다.
이에 의해, 이면 조사형 구조의 고체 촬상 소자에서도, 수광 센서부(포토다이오드 등)와 렌즈의 위치를 맞추어 소정의 장소에 정확하게 형성하는 것이 가능하게 된다.
또한, 본 발명에 따르면, 패드부에 있어서, 표면측에 형성된 배선층과 접속하여, 컨택트층을 형성하고, 전극층과 배선층을 접속하여 패드를 형성하는 것이 가능하게 된다.
이에 의해, 이면 조사형 구조의 고체 촬상 소자에서도 패드를 형성하는 것이 가능하게 된다.
따라서, 본 발명에 의해, 이면 조사형 구조의 고체 촬상 소자를 실현하는 것이 가능해지고, 이면 조사형 구조에 의해 경사 입사광의 실효 개구율 100%를 달성하는 것이 가능하게 되어, 감도를 대폭 향상하고, 또한 셰이딩 없는 실현이 가능하게 된다.

Claims (19)

  1. 고체 촬상 소자로서,
    광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과,
    상기 실리콘층의 표면측에 형성된 배선층을 적어도 갖고,
    상기 실리콘층의 상기 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖고,
    촬상 영역의 주변에 있어서, 상기 실리콘층에 절연층이 매립되어 형성되고,
    상기 촬상 영역에 인접한 패드부에 있어서, 상기 실리콘층의 상기 이면측에 형성된 상기 패드부의 전극층과 상기 표면측의 배선층을 접속하는 컨택트층의 주위에, 절연층이 매립되어 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  2. 고체 촬상 소자로서,
    광전 변환이 행하여지는 수광 센서부가 형성되고, 단결정 실리콘층을 포함하는 제1 실리콘층과,
    상기 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고,
    상기 제1 실리콘층의 상기 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖고,
    촬상 영역의 주변에 있어서, 상기 제1 실리콘층에, 비정질 실리콘층 또는 다결정 실리콘층을 포함하는 제2 실리콘층이 매립되어 형성되고,
    상기 제1 실리콘층의 상기 이면측 상에 절연층이 형성되고,
    상기 절연층의, 상기 제2 실리콘층 상의 부분에, 금속층이 매립되어 형성되고,
    상기 촬상 영역에 인접한 패드부에 있어서, 상기 제1 실리콘층의 상기 이면측에 형성된 전극층과 상기 표면측의 배선층을 접속하는 컨택트층의 주위에, 절연층이 매립되어 형성되고, 또한 이 매립된 절연층의 주위에 상기 제2 실리콘층이 매립되어 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  3. 광전 변환이 행하여지는 수광 센서부가 형성된 실리콘층과,
    상기 실리콘층의 표면측에 형성된 배선층을 적어도 갖고,
    상기 실리콘층의 상기 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는 방법으로서,
    촬상 영역의 주변에 있어서, 상기 실리콘층의 상기 표면측에 홈을 형성하는 공정과,
    상기 촬상 영역에 인접한 패드부에 있어서, 상기 실리콘층의 상기 표면측에 홈을 형성하는 공정과,
    상기 촬상 영역의 주변에 형성된 상기 홈에 절연층을 매립하는 공정과,
    상기 패드부에 형성된 상기 홈에 절연층을 매립하는 공정과,
    적어도 상기 촬상 영역의 주변에 상기 절연층을 매립한 후에, 상기 실리콘층에 수광 센서부를 형성하는 공정과,
    상기 실리콘층의 상기 표면측에, 상기 배선층을 형성하는 공정과,
    상기 패드부의 상기 홈에 매립된 상기 절연층 내에 도전 재료를 매립하고, 상기 패드부의 배선층에 접속하는 공정과,
    상기 촬상 영역의 주변의 상기 홈에 매립된 절연층을 위치 정렬 마크로서 이용하여, 상기 실리콘층의 이면측에 상기 렌즈를 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 촬상 영역의 주변의 상기 실리콘층에 홈을 형성하는 공정은, 질화 실리콘층을 마스크로서 이용하여 상기 실리콘층을 에칭하고, 그 후에 상기 질화 실리콘층을 남긴 상태에서 상기 홈에 상기 절연층으로서 산화 실리콘층을 매립하고, 표면의 상기 산화 실리콘층을 제거하여 상기 산화 실리콘층을 상기 홈 내에만 남기고, 그 후 상기 질화 실리콘층을 제거하여 표면에 상기 산화 실리콘층을 돌출시키고, 계속해서 상기 실리콘층에 상기 수광 센서부를 형성하는 공정을 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  5. 제3항에 있어서,
    실리콘 기판과 산화 실리콘막과 실리콘층이 적층되어 이루어지는 적층 기판을 사용하여, 상기 적층 기판의 상기 실리콘층에 대하여, 그 촬상 영역의 주변 및 패드부에 각각 상기 홈을 형성하고, 상기 배선층을 형성한 후에 상기 적층 기판의 실리콘 기판 및 산화 실리콘막을 제거하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  6. 제3항에 있어서,
    상기 촬상 영역의 주변의 상기 실리콘층에 홈을 형성하는 공정과, 상기 패드부의 상기 실리콘층에 홈을 형성하는 공정을 동시에 행하고, 상기 촬상 영역의 주변에 형성된 상기 홈에 절연층을 매립하는 공정과, 상기 패드부에 형성된 상기 홈에 절연층을 매립하는 공정을 동시에 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  7. 제3항에 있어서,
    상기 촬상 영역의 주변의 상기 실리콘층에 홈을 형성하는 공정 및 상기 촬상 영역의 주변에 형성된 상기 홈에 절연층을 매립하는 공정과, 상기 패드부의 상기 실리콘층에 홈을 형성하는 공정 및 상기 패드부에 형성된 상기 홈에 절연층을 매립하는 공정을 각각 따로따로 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 촬상 영역의 주변에 형성된 상기 홈에 절연층을 매립한 후에, 상기 실리콘층에 수광 센서부를 형성하는 공정을 행하고, 그 후 상기 패드부의 상기 실리콘층에 홈을 형성하고, 이 홈에 절연층을 매립하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  9. 제3항에 있어서,
    상기 배선층을 형성하는 공정 후에, 상기 실리콘층의 이면측을 제거하여 상기 실리콘층을 얇게 하는 공정을 행하고, 그 후 상기 도전 재료를 매립하여 배선층에 접속하는 공정을 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 촬상 영역의 주변의 상기 홈에 매립된 상기 절연층을, 상기 실리콘층의 이면측을 제거할 때의 종점 검출에 이용하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  11. 제3항에 있어서,
    상기 패드부의 상기 홈에 매립된 상기 절연층에, 상기 절연층보다도 폭이 좁고, 상기 절연층을 관통하여 상기 패드부의 배선층에 달하는 제2 홈을 형성하고, 상기 제2 홈의 상부에 상기 절연층보다도 폭이 좁고, 또한 상기 제2 홈보다도 폭이 넓은 제3 홈을 형성하고, 그 후 상기 제2 홈 및 상기 제3의 홈에 상기 도전 재료를 매립하여 상기 패드부의 배선층에 접속하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  12. 광전 변환이 행하여지는 수광 센서부가 형성된 제1 실리콘층과,
    상기 제1 실리콘층의 표면측에 형성된 배선층을 적어도 갖고,
    상기 제1 실리콘층의 상기 표면측과는 반대의 이면측에 렌즈가 형성된 구조를 갖는 고체 촬상 소자를 제조하는 방법으로서,
    촬상 영역의 주변에 있어서, 상기 제1 실리콘층의 상기 표면측에 홈을 형성하는 공정과,
    상기 촬상 영역에 인접한 패드부에 있어서, 상기 제1 실리콘층의 상기 표면측에 홈을 형성하는 공정과,
    상기 촬상 영역의 주변에 형성된 상기 홈에, 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과,
    상기 패드부에 형성된 상기 홈에, 비정질 실리콘 또는 다결정 실리콘을 포함하는 제2 실리콘층을 매립하는 공정과,
    적어도 상기 촬상 영역의 주변에 상기 제2 실리콘층을 매립한 후에, 상기 제1 실리콘층에 수광 센서부를 형성하는 공정과,
    상기 제1 실리콘층의 상기 표면측에, 상기 배선층을 형성하는 공정과,
    상기 패드부의 상기 홈에 매립된 상기 제2 실리콘층 내에, 절연층을 개재하여 도전 재료를 매립하여 배선층에 접속하는 공정과,
    상기 절연층을 상기 제1 실리콘층 상에 걸쳐서 형성하고, 상기 절연층 중, 상기 촬상 영역의 주변의 상기 제2 실리콘층 상의 부분에 금속층을 매립하고, 상기 금속층을 위치 정렬 마크로서 이용하여, 상기 제1 실리콘층의 이면측에 상기 렌즈를 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  13. 제12항에 있어서,
    실리콘 기판과 산화 실리콘막과 상기 제1 실리콘층이 적층되어 이루어지는 적층 기판을 사용하여, 상기 적층 기판의 상기 제1 실리콘층에 대하여, 그 촬상 영역의 주변 및 패드부에 각각 상기 홈을 형성하고, 상기 배선층을 형성한 후에 상기 적층 기판의 실리콘 기판 및 산화 실리콘막을 제거하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  14. 제12항에 있어서,
    상기 촬상 영역의 주변의 상기 제1 실리콘층에 홈을 형성하는 공정과, 상기 패드부의 상기 제1 실리콘층에 홈을 형성하는 공정을 동시에 행하고, 상기 촬상 영역의 주변에 형성된 상기 홈에 상기 제2 실리콘층을 매립하는 공정과, 상기 패드부에 형성된 상기 홈에 상기 제2 실리콘층을 매립하는 공정을 동시에 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  15. 제12항에 있어서,
    상기 촬상 영역의 주변의 상기 제1 실리콘층에 홈을 형성하는 공정 및 상기 촬상 영역의 주변에 형성된 상기 홈에 상기 제2 실리콘층을 매립하는 공정과, 상기 패드부의 상기 제1 실리콘층에 홈을 형성하는 공정 및 상기 패드부에 형성된 상기 홈에 상기 제2 실리콘층을 매립하는 공정을 각각 따로따로 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 촬상 영역의 주변에 형성된 상기 홈에 상기 제2 실리콘층을 매립한 후에, 상기 제1 실리콘층에 수광 센서부를 형성하는 공정을 행하고, 그 후 상기 패드부의 상기 제1 실리콘층에 홈을 형성하고, 이 홈에 상기 제2 실리콘층을 매립하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  17. 제12항에 있어서,
    상기 배선층을 형성하는 공정 후에, 상기 제1 실리콘층의 이면측을 제거하여 상기 제1 실리콘층을 얇게 하는 공정을 행하고, 그 후 상기 도전 재료를 매립하여 배선층에 접속하는 공정을 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 촬상 영역의 주변의 상기 홈에 매립된 상기 제2 실리콘층을, 상기 제1 실리콘층의 이면측을 제거할 때의 종점 검출에 이용하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
  19. 제12항에 있어서,
    상기 촬상 영역의 주변의 상기 제1 실리콘층에 홈을 형성하는 공정에 있어서, 절연층을 마스크로서 이용하여 상기 제1 실리콘층을 에칭하여, 상기 절연층을 남긴 상태에서 상기 홈에 상기 제2 실리콘층을 매립하고, 표면의 상기 제2 실리콘층을 제거하여 상기 제2 실리콘층을 상기 홈 내에만 남기고, 상기 절연층을 제거하여 표면에 상기 제2 실리콘층을 돌출시키고, 계속해서 상기 제1 실리콘층에 상기 수광 센서부를 형성하는 공정을 행하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법.
KR1020040093442A 2003-11-17 2004-11-16 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 KR101067559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003386933A JP4046069B2 (ja) 2003-11-17 2003-11-17 固体撮像素子及び固体撮像素子の製造方法
JPJP-P-2003-00386933 2003-11-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110046412A Division KR101116444B1 (ko) 2003-11-17 2011-05-17 고체 촬상 소자 및 고체 촬상 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050047481A KR20050047481A (ko) 2005-05-20
KR101067559B1 true KR101067559B1 (ko) 2011-09-27

Family

ID=34567426

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040093442A KR101067559B1 (ko) 2003-11-17 2004-11-16 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
KR1020110046412A KR101116444B1 (ko) 2003-11-17 2011-05-17 고체 촬상 소자 및 고체 촬상 소자의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110046412A KR101116444B1 (ko) 2003-11-17 2011-05-17 고체 촬상 소자 및 고체 촬상 소자의 제조 방법

Country Status (4)

Country Link
US (6) US7101726B2 (ko)
JP (1) JP4046069B2 (ko)
KR (2) KR101067559B1 (ko)
TW (1) TWI251932B (ko)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709873B2 (ja) * 2003-02-19 2005-10-26 ソニー株式会社 固体撮像装置及び撮像カメラ
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
FR2863773B1 (fr) * 2003-12-12 2006-05-19 Atmel Grenoble Sa Procede de fabrication de puces electroniques en silicium aminci
JP4539176B2 (ja) * 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
JP4507769B2 (ja) * 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
US7425460B2 (en) * 2004-09-17 2008-09-16 California Institute Of Technology Method for implementation of back-illuminated CMOS or CCD imagers
US20070001100A1 (en) * 2005-06-30 2007-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Light reflection for backside illuminated sensor
US8274715B2 (en) 2005-07-28 2012-09-25 Omnivision Technologies, Inc. Processing color and panchromatic pixels
US8139130B2 (en) 2005-07-28 2012-03-20 Omnivision Technologies, Inc. Image sensor with improved light sensitivity
WO2007059283A2 (en) * 2005-11-15 2007-05-24 California Institute Of Technology Back-illuminated imager and method for making electrical and optical connections to same
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
FR2895566B1 (fr) * 2005-12-23 2008-04-18 Atmel Grenoble Soc Par Actions Capteur d'image aminci a plots de contact isoles par tranchee
KR100720466B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 Ｃｍｏｓ 이미지 센서의 제조방법
US8072921B2 (en) * 2006-02-13 2011-12-06 Linex Technologies, Inc. Reduced time packet transmission in a wireless communications system
US8704277B2 (en) 2006-05-09 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Spectrally efficient photodiode for backside illuminated sensor
US7638852B2 (en) 2006-05-09 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making wafer structure for backside illuminated color image sensor
US7916362B2 (en) 2006-05-22 2011-03-29 Eastman Kodak Company Image sensor with improved light sensitivity
KR100801447B1 (ko) * 2006-06-19 2008-02-11 (주)실리콘화일 배면 광 포토다이오드를 이용한 이미지센서 및 그 제조방법
US7791170B2 (en) 2006-07-10 2010-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a deep junction for electrical crosstalk reduction of an image sensor
KR100795922B1 (ko) 2006-07-28 2008-01-21 삼성전자주식회사 이미지 픽업 소자 및 이미지 픽업 소자의 제조방법
KR100791336B1 (ko) 2006-08-10 2008-01-07 삼성전자주식회사 이미지 센서 제조 방법
US8031258B2 (en) 2006-10-04 2011-10-04 Omnivision Technologies, Inc. Providing multiple video signals from single sensor
FR2910705B1 (fr) * 2006-12-20 2009-02-27 E2V Semiconductors Soc Par Act Structure de plots de connexion pour capteur d'image sur substrat aminci
US7679187B2 (en) * 2007-01-11 2010-03-16 Visera Technologies Company Limited Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US7485940B2 (en) * 2007-01-24 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring structure for improving crosstalk of backside illuminated image sensor
KR100825807B1 (ko) * 2007-02-26 2008-04-29 삼성전자주식회사 이미지 소자 및 그 제조방법
JP5193498B2 (ja) 2007-05-09 2013-05-08 富士フイルム株式会社 半導体基板、半導体素子、半導体基板の製造方法、半導体素子の製造方法
JP5055026B2 (ja) 2007-05-31 2012-10-24 富士フイルム株式会社 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板
KR100885921B1 (ko) * 2007-06-07 2009-02-26 삼성전자주식회사 후면으로 수광하는 이미지 센서
KR100894391B1 (ko) * 2007-06-12 2009-04-20 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
US7675101B2 (en) * 2007-09-07 2010-03-09 Dongbu Hitek Co., Ltd. Image sensor and manufacturing method thereof
US7999342B2 (en) 2007-09-24 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd Image sensor element for backside-illuminated sensor
KR20090035262A (ko) * 2007-10-05 2009-04-09 삼성전자주식회사 이미지 센서 및 그의 제조 방법
US8257997B2 (en) * 2007-10-17 2012-09-04 Sifotonics Technologies (Usa) Inc. Semiconductor photodetectors
KR100938951B1 (ko) * 2007-12-05 2010-01-26 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
KR101053768B1 (ko) * 2008-04-18 2011-08-02 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
KR100938723B1 (ko) * 2007-12-05 2010-01-26 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
KR100856948B1 (ko) * 2007-12-27 2008-09-04 주식회사 동부하이텍 이미지 센서 제조방법
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP4725614B2 (ja) * 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP5286820B2 (ja) * 2008-02-22 2013-09-11 ソニー株式会社 固体撮像素子の製造方法
JP4586082B2 (ja) * 2008-04-04 2010-11-24 富士フイルム株式会社 裏面照射型撮像素子及びその製造方法
US8796804B2 (en) * 2008-04-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Forming sensing elements above a semiconductor substrate
FR2930840B1 (fr) * 2008-04-30 2010-08-13 St Microelectronics Crolles 2 Procede de reprise de contact sur un circuit eclaire par la face arriere
EP2281306A4 (en) * 2008-05-30 2013-05-22 Sarnoff Corp METHOD FOR ELECTRONIC FIXING OF A BACKLACE OF A REAR-LUMINOUS IMAGE PRODUCED ON A UTSOI WAFER
KR20090128899A (ko) 2008-06-11 2009-12-16 크로스텍 캐피탈, 엘엘씨 후면 조사 이미지 센서 및 그 제조방법
TWI449373B (zh) * 2008-06-11 2014-08-11 Asustek Comp Inc 區域網路的管理方法及其裝置
JP2010003928A (ja) * 2008-06-20 2010-01-07 Toshiba Corp 固体撮像装置及びその製造方法
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8017426B2 (en) * 2008-07-09 2011-09-13 Omnivision Technologies, Inc. Color filter array alignment mark formation in backside illuminated image sensors
US7915067B2 (en) * 2008-07-09 2011-03-29 Eastman Kodak Company Backside illuminated image sensor with reduced dark current
KR100882991B1 (ko) * 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
US7875948B2 (en) * 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
FR2937790B1 (fr) * 2008-10-28 2011-03-25 E2V Semiconductors Capteur d'image aminci
KR101038889B1 (ko) * 2008-11-05 2011-06-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US8618458B2 (en) * 2008-11-07 2013-12-31 Omnivision Technologies, Inc. Back-illuminated CMOS image sensors
KR20100076525A (ko) * 2008-12-26 2010-07-06 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR101545630B1 (ko) * 2008-12-26 2015-08-19 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
KR20100078145A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP4760915B2 (ja) 2009-01-08 2011-08-31 ソニー株式会社 固体撮像素子
JP2010171038A (ja) 2009-01-20 2010-08-05 Toshiba Corp 固体撮像装置およびその製造方法
US8293122B2 (en) 2009-01-21 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dual metal for a backside package of backside illuminated image sensor
US8193555B2 (en) * 2009-02-11 2012-06-05 Megica Corporation Image and light sensor chip packages
US8224082B2 (en) * 2009-03-10 2012-07-17 Omnivision Technologies, Inc. CFA image with synthetic panchromatic image
JP5470928B2 (ja) 2009-03-11 2014-04-16 ソニー株式会社 固体撮像装置の製造方法
JP5356872B2 (ja) 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
JP2010225818A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 固体撮像装置及びその製造方法
US8068153B2 (en) * 2009-03-27 2011-11-29 Omnivision Technologies, Inc. Producing full-color image using CFA image
US8045024B2 (en) * 2009-04-15 2011-10-25 Omnivision Technologies, Inc. Producing full-color image with reduced motion blur
JP2010258340A (ja) * 2009-04-28 2010-11-11 Sanyo Electric Co Ltd 撮像装置
US8203633B2 (en) * 2009-05-27 2012-06-19 Omnivision Technologies, Inc. Four-channel color filter array pattern
US8237831B2 (en) * 2009-05-28 2012-08-07 Omnivision Technologies, Inc. Four-channel color filter array interpolation
US8125546B2 (en) * 2009-06-05 2012-02-28 Omnivision Technologies, Inc. Color filter array pattern having four-channels
US8253832B2 (en) * 2009-06-09 2012-08-28 Omnivision Technologies, Inc. Interpolation for four-channel color filter array
US8344471B2 (en) * 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8502335B2 (en) * 2009-07-29 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AlCu Process
JP5077309B2 (ja) * 2009-08-27 2012-11-21 ソニー株式会社 固体撮像素子と固体撮像装置、固体撮像素子の製造方法
JP2011086709A (ja) 2009-10-14 2011-04-28 Toshiba Corp 固体撮像装置及びその製造方法
JP5442394B2 (ja) * 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8247852B2 (en) 2009-11-17 2012-08-21 Omnivision Technologies, Inc. Backside illuminated imaging sensor with reinforced pad structure
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5532867B2 (ja) * 2009-11-30 2014-06-25 ソニー株式会社 固体撮像装置及びその製造方法、並びに固体撮像素子の製造方法及び半導体装置
US20110156195A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
US20110156197A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
JP5630027B2 (ja) 2010-01-29 2014-11-26 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器、半導体装置
KR101688084B1 (ko) 2010-06-30 2016-12-20 삼성전자주식회사 이미지 센서 및 이를 포함하는 패키지
JP2012084609A (ja) * 2010-10-07 2012-04-26 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5665599B2 (ja) * 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2012178496A (ja) 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
JP5466338B2 (ja) 2011-03-31 2014-04-09 富士フイルム株式会社 固体撮像装置及び固体撮像装置の製造方法
JP5729100B2 (ja) 2011-04-11 2015-06-03 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
US8466000B2 (en) * 2011-04-14 2013-06-18 United Microelectronics Corp. Backside-illuminated image sensor and fabricating method thereof
US8664736B2 (en) * 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
KR20120135627A (ko) * 2011-06-07 2012-12-17 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
CN106449676A (zh) 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US20130069189A1 (en) * 2011-09-20 2013-03-21 United Microelectronics Corporation Bonding pad structure and fabricating method thereof
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
JP6055598B2 (ja) 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6214132B2 (ja) 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
KR20130099425A (ko) 2012-02-29 2013-09-06 삼성전자주식회사 이미지 센서
KR101932662B1 (ko) 2012-03-16 2018-12-26 삼성전자 주식회사 이미지 센서
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
KR102023623B1 (ko) * 2012-07-03 2019-09-23 삼성전자 주식회사 반도체 소자 형성 방법
CN103531597B (zh) * 2012-07-03 2016-06-08 台湾积体电路制造股份有限公司 降低了侧壁引发的泄漏的背面照明图像传感器
JP2014022448A (ja) * 2012-07-13 2014-02-03 Toshiba Corp 固体撮像装置
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
JP6120094B2 (ja) 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP6200835B2 (ja) 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9614000B2 (en) 2014-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Biased backside illuminated sensor shield structure
JP6353354B2 (ja) 2014-12-12 2018-07-04 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
FR3037720A1 (fr) * 2015-06-19 2016-12-23 St Microelectronics Crolles 2 Sas Composant electronique et son procede de fabrication
US9847359B2 (en) * 2015-11-17 2017-12-19 Semiconductor Components Industries, Llc Image sensors with improved surface planarity
US10410981B2 (en) 2015-12-31 2019-09-10 International Business Machines Corporation Effective medium semiconductor cavities for RF applications
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
JP6821377B2 (ja) 2016-10-11 2021-01-27 キヤノン株式会社 画像読取装置、及び画像形成装置
JP6821378B2 (ja) * 2016-10-11 2021-01-27 キヤノン株式会社 画像読取装置、及び画像形成装置
US10542168B2 (en) 2016-10-11 2020-01-21 Canon Kabushiki Kaisha Image reading device and image forming apparatus
JP6849378B2 (ja) 2016-10-11 2021-03-24 キヤノン株式会社 画像読取装置、及び画像形成装置
JP6759044B2 (ja) 2016-10-11 2020-09-23 キヤノン株式会社 画像読取装置、及び画像形成装置
JP6838922B2 (ja) 2016-10-11 2021-03-03 キヤノン株式会社 画像読取装置、及び画像形成装置
CN108054178B (zh) * 2017-12-07 2021-05-07 德淮半导体有限公司 像素单元及其制造方法以及成像装置
US11756977B2 (en) 2018-06-21 2023-09-12 Semiconductor Components Industries, Llc Backside illumination image sensors
JP7366531B2 (ja) * 2018-10-29 2023-10-23 キヤノン株式会社 光電変換装置および機器
JP7449042B2 (ja) * 2019-02-28 2024-03-13 日本ルメンタム株式会社 光電変換素子、光サブアセンブリ及び光電変換素子の製造方法
JP2022144086A (ja) 2021-03-18 2022-10-03 キオクシア株式会社 記憶装置および記憶装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249632B1 (ko) 1997-04-11 2000-03-15 다니구찌 이찌로오 반도체 장치 및 그 제조방법
JP2003031785A (ja) 2001-07-11 2003-01-31 Sony Corp Ｘ−ｙアドレス型固体撮像素子およびその製造方法
JP2003078826A (ja) 2001-09-06 2003-03-14 Sony Corp 固体撮像素子
JP2003273343A (ja) 2002-03-19 2003-09-26 Sony Corp 固体撮像素子の製造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825966B2 (ja) * 1990-11-13 1998-11-18 松下電子工業株式会社 マイクロレンズ付き固体撮像装置
JP2831847B2 (ja) * 1990-11-29 1998-12-02 株式会社東芝 半導体装置の製造方法
US5216274A (en) * 1991-01-11 1993-06-01 Fuji Xerox Co., Ltd. Image sensor
EP0557098B1 (en) * 1992-02-20 1998-04-29 Matsushita Electronics Corporation Solid-State Image Pick-up Device and Method of manufacturing the same
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
JPH0621427A (ja) * 1992-07-03 1994-01-28 Mitsubishi Electric Corp 光電変換装置
JPH06283702A (ja) 1993-03-25 1994-10-07 Hamamatsu Photonics Kk 固体撮像装置
US5747860A (en) * 1995-03-13 1998-05-05 Nec Corporation Method and apparatus for fabricating semiconductor device with photodiode
JP2848268B2 (ja) * 1995-04-20 1999-01-20 日本電気株式会社 固体撮像装置およびその製造方法
DE19528573A1 (de) * 1995-08-03 1997-02-06 Siemens Ag Photodiode und Verfahren zu deren Herstellung
US5734190A (en) * 1996-03-11 1998-03-31 Eastman Kodak Company Imager having a plurality of cylindrical lenses
JP3680512B2 (ja) * 1997-01-09 2005-08-10 ソニー株式会社 固体撮像素子
GB9710301D0 (en) * 1997-05-21 1997-07-16 Philips Electronics Nv Image sensor and its manufacture
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
KR100359768B1 (ko) * 1999-03-18 2002-11-07 주식회사 하이닉스반도체 고체 촬상 소자 및 그 제조방법
US6245600B1 (en) * 1999-07-01 2001-06-12 International Business Machines Corporation Method and structure for SOI wafers to avoid electrostatic discharge
US6630701B1 (en) * 1999-08-16 2003-10-07 Micron Technology, Inc. Buried channel CMOS imager and method of forming same
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
JP2001177100A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法
JP3465655B2 (ja) * 2000-01-06 2003-11-10 日本電気株式会社 固体撮像素子
TW503467B (en) * 2000-03-17 2002-09-21 Nikon Corp Camera and the manufacturing method thereof, exposure device using the same, measurement device, alignment device and aberration measurement device
KR100562667B1 (ko) * 2000-08-31 2006-03-20 매그나칩 반도체 유한회사 이미지센서 및 그 제조방법
JP2002196104A (ja) * 2000-12-27 2002-07-10 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに光学装置
JP2002359310A (ja) * 2001-05-30 2002-12-13 Matsushita Electric Ind Co Ltd 半導体装置、及びその製造方法
US6930336B1 (en) * 2001-06-18 2005-08-16 Foveon, Inc. Vertical-color-filter detector group with trench isolation
US6759262B2 (en) * 2001-12-18 2004-07-06 Agilent Technologies, Inc. Image sensor with pixel isolation system and manufacturing method therefor
US6667222B1 (en) * 2002-01-03 2003-12-23 Taiwan Semiconductor Manufacturing Company Method to combine zero-etch and STI-etch processes into one process
US6791130B2 (en) * 2002-08-27 2004-09-14 E-Phocus, Inc. Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6673635B1 (en) * 2002-06-28 2004-01-06 Advanced Micro Devices, Inc. Method for alignment mark formation for a shallow trench isolation process
US7072534B2 (en) * 2002-07-22 2006-07-04 Applied Materials, Inc. Optical ready substrates
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
US7425460B2 (en) * 2004-09-17 2008-09-16 California Institute Of Technology Method for implementation of back-illuminated CMOS or CCD imagers
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2010040621A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 固体撮像デバイス及びその製造方法
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249632B1 (ko) 1997-04-11 2000-03-15 다니구찌 이찌로오 반도체 장치 및 그 제조방법
JP2003031785A (ja) 2001-07-11 2003-01-31 Sony Corp Ｘ−ｙアドレス型固体撮像素子およびその製造方法
JP2003078826A (ja) 2001-09-06 2003-03-14 Sony Corp 固体撮像素子
JP2003273343A (ja) 2002-03-19 2003-09-26 Sony Corp 固体撮像素子の製造方法

Also Published As

Publication number Publication date
TWI251932B (en) 2006-03-21
US20110165723A1 (en) 2011-07-07
US10249665B2 (en) 2019-04-02
US7785981B2 (en) 2010-08-31
TW200522344A (en) 2005-07-01
KR101116444B1 (ko) 2012-03-07
US20100301439A1 (en) 2010-12-02
JP4046069B2 (ja) 2008-02-13
JP2005150463A (ja) 2005-06-09
US20090011534A1 (en) 2009-01-08
KR20110056371A (ko) 2011-05-27
US7709969B2 (en) 2010-05-04
US8420434B2 (en) 2013-04-16
US20070215971A1 (en) 2007-09-20
US20060249803A1 (en) 2006-11-09
US7101726B2 (en) 2006-09-05
KR20050047481A (ko) 2005-05-20
US8283746B2 (en) 2012-10-09
US20050104148A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
KR101067559B1 (ko) 고체 촬상 소자 및 고체 촬상 소자의 제조 방법
JP4816601B2 (ja) 固体撮像素子及び固体撮像素子の製造方法
TWI706550B (zh) 固體攝像裝置及其製造方法、及電子機器
KR102051155B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기
US7977141B2 (en) Solid-state image pickup device and method of manufacturing the same
KR100499174B1 (ko) 이미지 소자
JP5245135B2 (ja) 貫通導電体を有する半導体装置およびその製造方法
JP2011009645A (ja) 半導体装置及びその製造方法
KR20110107747A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 장치의 설계 방법, 및 전자 기기
JP2005209677A (ja) 半導体装置
CN115101546A (zh) 一种半导体器件制造方法
JP2024075640A (ja) 半導体装置
JPWO2004097930A1 (ja) 半導体装置及びその製造方法
KR20060107511A (ko) 고체 촬상 소자 및 그 제조 방법
JP4182393B2 (ja) 固体撮像素子及びその製造方法
KR102503508B1 (ko) 본딩 개선을 위한 본드 패드 구조물
JP4147861B2 (ja) 固体撮像素子の製造方法
JP2008199059A (ja) 固体撮像素子及びその製造方法
KR20100073786A (ko) 이미지센서 및 그 제조방법
KR100790227B1 (ko) 반도체 장치 및 그 제조 방법
JP2010153884A (ja) Ｃｍｏｓイメージセンサの製造方法及びｃｍｏｓイメージセンサ
KR20100080235A (ko) 씨모스 이미지센서 및 그 제조방법
KR20090111288A (ko) 고체촬상장치 및 전자기기의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160909

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170908

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190906

Year of fee payment: 9