JP2001177100A - 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法 - Google Patents
薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法Info
- Publication number
- JP2001177100A JP2001177100A JP35919999A JP35919999A JP2001177100A JP 2001177100 A JP2001177100 A JP 2001177100A JP 35919999 A JP35919999 A JP 35919999A JP 35919999 A JP35919999 A JP 35919999A JP 2001177100 A JP2001177100 A JP 2001177100A
- Authority
- JP
- Japan
- Prior art keywords
- light
- insulating film
- interlayer insulating
- film
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 石英基板に対して斜めからの入射光が反射し
て薄膜トランジスタのソース領域，ドレイン領域やチャ
ネル領域に漏れ込み、光励起によるオフ電流が増加し、
液晶表示装置のコントラストを低下させるという問題が
あった。 【解決手段】 第１の遮光膜１１の端部と石英基板１と
が、石英基板１上の第１の層間絶縁膜８および第２の層
間絶縁膜１０に形成した所定のコンタクト溝１５に選択
的に埋め込んだ高融点金属から成る第２の遮光膜１６に
より接続されている構成により、石英基板１に対して斜
めからの入射光１４のうち、石英基板１と第１の層間絶
縁膜８との界面で反射された反射光１７は第２の遮光膜
１６で遮られるため、薄膜トランジスタのソース領域
２，ドレイン領域３およびチャネル領域４への光の洩れ
込みを低減でき、光励起によるオフ電流も低減でき、液
晶表示装置のコントラスト低下を抑制できる。
て薄膜トランジスタのソース領域，ドレイン領域やチャ
ネル領域に漏れ込み、光励起によるオフ電流が増加し、
液晶表示装置のコントラストを低下させるという問題が
あった。 【解決手段】 第１の遮光膜１１の端部と石英基板１と
が、石英基板１上の第１の層間絶縁膜８および第２の層
間絶縁膜１０に形成した所定のコンタクト溝１５に選択
的に埋め込んだ高融点金属から成る第２の遮光膜１６に
より接続されている構成により、石英基板１に対して斜
めからの入射光１４のうち、石英基板１と第１の層間絶
縁膜８との界面で反射された反射光１７は第２の遮光膜
１６で遮られるため、薄膜トランジスタのソース領域
２，ドレイン領域３およびチャネル領域４への光の洩れ
込みを低減でき、光励起によるオフ電流も低減でき、液
晶表示装置のコントラスト低下を抑制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）とそれを用いた液晶表示素子およびその製造
方法に関する。
（ＴＦＴ）とそれを用いた液晶表示素子およびその製造
方法に関する。
【０００２】
【従来の技術】薄膜トランジスタを画素電極のスイッチ
ング素子として用いた従来の液晶表示素子について図面
を用いて説明する。図４は従来の液晶表示素子の要部断
面図である。図４において、石英基板１上に、ソース領
域２とドレイン領域３とチャネル領域４から成るポリシ
リコン能動層が形成され、その上にゲート絶縁膜５を介
してゲート電極６と保持容量電極７とが形成され、ゲー
ト電極６と保持容量電極７の上方に第１の層間絶縁膜８
を介して信号配線層９が形成され、第１の層間絶縁膜８
と第２の層間絶縁膜１０を介して画素開口部１８上に窓
を有する第１の遮光膜１１が形成され、さらに画素開口
部１８上及び第１の遮光膜１１上に第３の層間絶縁膜１
２を介して透明画素電極１３が形成されている。
ング素子として用いた従来の液晶表示素子について図面
を用いて説明する。図４は従来の液晶表示素子の要部断
面図である。図４において、石英基板１上に、ソース領
域２とドレイン領域３とチャネル領域４から成るポリシ
リコン能動層が形成され、その上にゲート絶縁膜５を介
してゲート電極６と保持容量電極７とが形成され、ゲー
ト電極６と保持容量電極７の上方に第１の層間絶縁膜８
を介して信号配線層９が形成され、第１の層間絶縁膜８
と第２の層間絶縁膜１０を介して画素開口部１８上に窓
を有する第１の遮光膜１１が形成され、さらに画素開口
部１８上及び第１の遮光膜１１上に第３の層間絶縁膜１
２を介して透明画素電極１３が形成されている。
【０００３】このように構成される従来の液晶表示素子
の製造工程断面図を図５に示す。図５（ａ）に示すよう
に、石英基板１上にソース領域２とドレイン領域３とチ
ャネル領域４から成るポリシリコン能動層を形成した
後、ポリシリコン能動層上にゲート絶縁膜５を形成し、
その上にポリシリコンから成るゲート電極６と保持容量
電極７を形成し、次いで、第１の層間絶縁膜８を形成し
た後、ゲート電極６と保持容量電極７の上方に第１の層
間絶縁膜８を介してアルミニウムから成る信号配線層９
を形成し、その後、第２の層間絶縁膜１０を形成する。
の製造工程断面図を図５に示す。図５（ａ）に示すよう
に、石英基板１上にソース領域２とドレイン領域３とチ
ャネル領域４から成るポリシリコン能動層を形成した
後、ポリシリコン能動層上にゲート絶縁膜５を形成し、
その上にポリシリコンから成るゲート電極６と保持容量
電極７を形成し、次いで、第１の層間絶縁膜８を形成し
た後、ゲート電極６と保持容量電極７の上方に第１の層
間絶縁膜８を介してアルミニウムから成る信号配線層９
を形成し、その後、第２の層間絶縁膜１０を形成する。
【０００４】次に、図５（ｂ）に示すように、第２の層
間絶縁膜１０を介して画素開口部１８（図４）上に窓を
有する第１の遮光膜１１を形成する。さらに、図５
（ｃ）に示すように、第３の層間絶縁膜１２を形成し、
その上にＩＴＯから成る透明画素電極１３を形成する。
間絶縁膜１０を介して画素開口部１８（図４）上に窓を
有する第１の遮光膜１１を形成する。さらに、図５
（ｃ）に示すように、第３の層間絶縁膜１２を形成し、
その上にＩＴＯから成る透明画素電極１３を形成する。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、石英基板１に対して斜めからの入射光１４
のうち、石英基板１の表面で反射された反射光が多重反
射により薄膜トランジスタのソース領域２，ドレイン領
域３やチャネル領域４に漏れ込み、光励起によるオフ電
流が増加し、液晶表示装置の表示画像のコントラストを
低下させるという問題があった。
の構成では、石英基板１に対して斜めからの入射光１４
のうち、石英基板１の表面で反射された反射光が多重反
射により薄膜トランジスタのソース領域２，ドレイン領
域３やチャネル領域４に漏れ込み、光励起によるオフ電
流が増加し、液晶表示装置の表示画像のコントラストを
低下させるという問題があった。
【０００６】本発明はこのような課題を解決するもの
で、薄膜トランジスタの光励起によるオフ電流を低減で
き、液晶表示装置の表示画像のコントラストの低下を抑
制できる薄膜トランジスタとそれを用いた液晶表示素子
およびその製造方法を提供することを目的とする。
で、薄膜トランジスタの光励起によるオフ電流を低減で
き、液晶表示装置の表示画像のコントラストの低下を抑
制できる薄膜トランジスタとそれを用いた液晶表示素子
およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の薄膜トラ
ンジスタは、基板上に形成されソース領域，ドレイン領
域およびチャネル領域となる能動層と、能動層上にゲー
ト絶縁膜を介して形成したゲート電極と、ゲート電極お
よび能動層の上方に層間絶縁膜を介して形成した第１の
遮光膜とを備えた薄膜トランジスタであって、第１の遮
光膜の端部の下の層間絶縁膜に所定の溝を形成しこの溝
に第２の遮光膜を埋め込んだことを特徴とする。
ンジスタは、基板上に形成されソース領域，ドレイン領
域およびチャネル領域となる能動層と、能動層上にゲー
ト絶縁膜を介して形成したゲート電極と、ゲート電極お
よび能動層の上方に層間絶縁膜を介して形成した第１の
遮光膜とを備えた薄膜トランジスタであって、第１の遮
光膜の端部の下の層間絶縁膜に所定の溝を形成しこの溝
に第２の遮光膜を埋め込んだことを特徴とする。
【０００８】請求項２記載の液晶表示素子は、基板上に
形成されソース領域，ドレイン領域およびチャネル領域
となる能動層と、能動層上にゲート絶縁膜を介して形成
したゲート電極と、ゲート電極および能動層の上方に第
１の層間絶縁膜を介して形成した信号配線層と、信号配
線層の上方に第２の層間絶縁膜を介して形成した第１の
遮光膜と、第１の遮光膜上に第３の層間絶縁膜を介して
形成した透明画素電極とを備えた液晶表示素子であっ
て、第１の遮光膜の端部の下の第１の層間絶縁膜および
第２の層間絶縁膜に所定の溝を形成しこの溝に高融点金
属からなる第２の遮光膜を埋め込んだことを特徴とす
る。
形成されソース領域，ドレイン領域およびチャネル領域
となる能動層と、能動層上にゲート絶縁膜を介して形成
したゲート電極と、ゲート電極および能動層の上方に第
１の層間絶縁膜を介して形成した信号配線層と、信号配
線層の上方に第２の層間絶縁膜を介して形成した第１の
遮光膜と、第１の遮光膜上に第３の層間絶縁膜を介して
形成した透明画素電極とを備えた液晶表示素子であっ
て、第１の遮光膜の端部の下の第１の層間絶縁膜および
第２の層間絶縁膜に所定の溝を形成しこの溝に高融点金
属からなる第２の遮光膜を埋め込んだことを特徴とす
る。
【０００９】請求項３記載の液晶表示素子は、請求項２
記載の液晶表示素子において、第２の遮光膜を構成する
高融点金属がタングステンであることを特徴とする。
記載の液晶表示素子において、第２の遮光膜を構成する
高融点金属がタングステンであることを特徴とする。
【００１０】請求項４記載の液晶表示素子は、請求項２
記載の液晶表示素子において、第２の遮光膜は、高融点
金属に代えて、半導体膜からなることを特徴とする。
記載の液晶表示素子において、第２の遮光膜は、高融点
金属に代えて、半導体膜からなることを特徴とする。
【００１１】請求項５記載の液晶表示素子は、請求項２
記載の液晶表示素子において、第２の遮光膜は、高融点
金属に代えて、絶縁膜からなることを特徴とする。
記載の液晶表示素子において、第２の遮光膜は、高融点
金属に代えて、絶縁膜からなることを特徴とする。
【００１２】請求項６記載の液晶表示素子の製造方法
は、基板上にソース領域，ドレイン領域およびチャネル
領域となる能動層を形成し、その上にゲート絶縁膜を介
してゲート電極を形成する工程と、ゲート電極および能
動層の上方に第１の層間絶縁膜を介して信号配線層、さ
らにその上に第２の層間絶縁膜を形成する工程と、能動
層の外側で第１の層間絶縁膜および第２の層間絶縁膜に
所定の溝を形成する工程と、溝に高融点金属を選択成長
させることにより溝に埋め込まれた埋込み遮光膜を形成
する工程と、能動層の上方の第２の層間絶縁膜上で、か
つ端部が埋込み遮光膜上になるように主遮光膜を形成す
る工程と、主遮光膜および第２の層間絶縁膜上に第３の
層間絶縁膜を形成する工程と、第３の層間絶縁膜上に透
明画素電極を形成する工程とを含むことを特徴とする。
は、基板上にソース領域，ドレイン領域およびチャネル
領域となる能動層を形成し、その上にゲート絶縁膜を介
してゲート電極を形成する工程と、ゲート電極および能
動層の上方に第１の層間絶縁膜を介して信号配線層、さ
らにその上に第２の層間絶縁膜を形成する工程と、能動
層の外側で第１の層間絶縁膜および第２の層間絶縁膜に
所定の溝を形成する工程と、溝に高融点金属を選択成長
させることにより溝に埋め込まれた埋込み遮光膜を形成
する工程と、能動層の上方の第２の層間絶縁膜上で、か
つ端部が埋込み遮光膜上になるように主遮光膜を形成す
る工程と、主遮光膜および第２の層間絶縁膜上に第３の
層間絶縁膜を形成する工程と、第３の層間絶縁膜上に透
明画素電極を形成する工程とを含むことを特徴とする。
【００１３】以上の本発明によれば、基板に対して斜め
からの入射光のうち、基板の表面で反射された反射光が
第２の遮光膜（埋込み遮光膜）で遮られるため、薄膜ト
ランジスタのソース領域，ドレイン領域およびチャネル
領域への光の漏れ込みを低減でき、従って光励起による
オフ電流を低減できる。
からの入射光のうち、基板の表面で反射された反射光が
第２の遮光膜（埋込み遮光膜）で遮られるため、薄膜ト
ランジスタのソース領域，ドレイン領域およびチャネル
領域への光の漏れ込みを低減でき、従って光励起による
オフ電流を低減できる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。
て、図面を参照しながら詳細に説明する。
【００１５】図１は、本発明の実施の形態における液晶
表示素子の要部断面を示したものである。図１におい
て、石英基板１上に、ソース領域２とドレイン領域３と
チャネル領域４から成るポリシリコン能動層が形成さ
れ、その上にゲート絶縁膜５を介してゲート電極６と保
持容量電極７とが形成され、ゲート電極６と保持容量電
極７の上方に第１の層間絶縁膜８を介して信号配線層９
が形成され、第１の層間絶縁膜８と第２の層間絶縁膜１
０を介して画素開口部１８上に窓を有する第１の遮光膜
１１が形成され、さらに画素開口部１８上及び第１の遮
光膜１１上に第３の層間絶縁膜１２を介して透明画素電
極１３が形成されている。なお、信号配線層９はアルミ
ニウムで形成され、遮光性を有する。また、画素開口部
１８は光が透過してくる領域である。第１の遮光膜１１
は、ＷＳｉ2 （タングステンシリサイド）で形成され、
アルミニウムの信号配線層９で遮光できない領域を遮光
するために設けられている。また、透明画素電極１３と
接触している部分の第１の遮光膜１１は、透明画素電極
１３と信号配線層９とのコンタクト抵抗を下げるための
バリアメタル層しての役割を果たしている。また、薄膜
トランジスタのソース領域２は信号配線層９と電気的に
接続され、ドレイン領域３は第１の遮光膜１１を介して
透明画素電極１３と電気的に接続されている。以上の構
成は、従来例の図４の構成と同じである。
表示素子の要部断面を示したものである。図１におい
て、石英基板１上に、ソース領域２とドレイン領域３と
チャネル領域４から成るポリシリコン能動層が形成さ
れ、その上にゲート絶縁膜５を介してゲート電極６と保
持容量電極７とが形成され、ゲート電極６と保持容量電
極７の上方に第１の層間絶縁膜８を介して信号配線層９
が形成され、第１の層間絶縁膜８と第２の層間絶縁膜１
０を介して画素開口部１８上に窓を有する第１の遮光膜
１１が形成され、さらに画素開口部１８上及び第１の遮
光膜１１上に第３の層間絶縁膜１２を介して透明画素電
極１３が形成されている。なお、信号配線層９はアルミ
ニウムで形成され、遮光性を有する。また、画素開口部
１８は光が透過してくる領域である。第１の遮光膜１１
は、ＷＳｉ2 （タングステンシリサイド）で形成され、
アルミニウムの信号配線層９で遮光できない領域を遮光
するために設けられている。また、透明画素電極１３と
接触している部分の第１の遮光膜１１は、透明画素電極
１３と信号配線層９とのコンタクト抵抗を下げるための
バリアメタル層しての役割を果たしている。また、薄膜
トランジスタのソース領域２は信号配線層９と電気的に
接続され、ドレイン領域３は第１の遮光膜１１を介して
透明画素電極１３と電気的に接続されている。以上の構
成は、従来例の図４の構成と同じである。
【００１６】そして、本実施の形態は、第１の遮光膜１
１の端部の下の第１の層間絶縁膜８および第２の層間絶
縁膜１０に所定のコンタクト溝１５を形成し、このコン
タクト溝１５に選択的に高融点金属（例えばタングステ
ン）を埋め込んで第２の遮光膜１６を形成したことを特
徴とするものである。図２に、本実施の形態の液晶表示
素子の平面図を示す。図２に示すように、第２の遮光膜
１６は、第１の遮光膜１１の端部に沿って、それぞれの
画素開口部１８の周囲に形成される。なお、図２では、
図面の作成上、第２の遮光膜１６を第１の遮光膜１１の
外側に沿って形成しているように示しているが、実際は
図１のように第１の遮光膜１１の端部の下に形成してい
る。
１の端部の下の第１の層間絶縁膜８および第２の層間絶
縁膜１０に所定のコンタクト溝１５を形成し、このコン
タクト溝１５に選択的に高融点金属（例えばタングステ
ン）を埋め込んで第２の遮光膜１６を形成したことを特
徴とするものである。図２に、本実施の形態の液晶表示
素子の平面図を示す。図２に示すように、第２の遮光膜
１６は、第１の遮光膜１１の端部に沿って、それぞれの
画素開口部１８の周囲に形成される。なお、図２では、
図面の作成上、第２の遮光膜１６を第１の遮光膜１１の
外側に沿って形成しているように示しているが、実際は
図１のように第１の遮光膜１１の端部の下に形成してい
る。
【００１７】また、本実施の形態は、従来例同様、薄膜
トランジスタを画素電極のスイッチング素子として用い
たアクティブマトリックス型の液晶表示素子であり、図
示していないが、透明画素電極１３は、液晶層を介し
て、対向基板に形成された対向電極（共通電極）と対向
配置されている。このように、薄膜トランジスタを透明
画素電極１３のスイッチング素子として用いた液晶表示
素子では、一定周期でオンして信号を液晶に書き込む。
スイッチング素子がオフの間は、液晶がダイナミックメ
モリの働きをして信号を保持する。液晶層に印加されて
いる映像信号電圧の保持能力を高める目的で、各画素に
割り当てられる容量（保持容量）用として保持容量電極
７を形成している。
トランジスタを画素電極のスイッチング素子として用い
たアクティブマトリックス型の液晶表示素子であり、図
示していないが、透明画素電極１３は、液晶層を介し
て、対向基板に形成された対向電極（共通電極）と対向
配置されている。このように、薄膜トランジスタを透明
画素電極１３のスイッチング素子として用いた液晶表示
素子では、一定周期でオンして信号を液晶に書き込む。
スイッチング素子がオフの間は、液晶がダイナミックメ
モリの働きをして信号を保持する。液晶層に印加されて
いる映像信号電圧の保持能力を高める目的で、各画素に
割り当てられる容量（保持容量）用として保持容量電極
７を形成している。
【００１８】以上のように構成される本実施の形態の液
晶表示素子について、その製造方法を図３を参照しなが
ら説明する。図３は、本発明の実施の形態における液晶
表示素子の製造方法を示したものである。
晶表示素子について、その製造方法を図３を参照しなが
ら説明する。図３は、本発明の実施の形態における液晶
表示素子の製造方法を示したものである。
【００１９】図３（ａ）に示すように、石英基板１上に
ソース領域２とドレイン領域３とチャネル領域４から成
るポリシリコン能動層を形成した後、ポリシリコン能動
層上にゲート絶縁膜５を形成し、その上にポリシリコン
から成るゲート電極６と保持容量電極７を形成し、次い
で、第１の層間絶縁膜８を形成した後、ゲート電極６と
保持容量電極７の上方に第１の層間絶縁膜８を介してア
ルミニウムから成る信号配線層９を形成し、その後、第
２の層間絶縁膜１０を形成する。
ソース領域２とドレイン領域３とチャネル領域４から成
るポリシリコン能動層を形成した後、ポリシリコン能動
層上にゲート絶縁膜５を形成し、その上にポリシリコン
から成るゲート電極６と保持容量電極７を形成し、次い
で、第１の層間絶縁膜８を形成した後、ゲート電極６と
保持容量電極７の上方に第１の層間絶縁膜８を介してア
ルミニウムから成る信号配線層９を形成し、その後、第
２の層間絶縁膜１０を形成する。
【００２０】次に、図３（ｂ）に示すように、石英基板
１上の第１の層間絶縁膜８および第２の層間絶縁膜１０
に、フォトレジストをマスクとして異方性ドライエッチ
ング法により所定のコンタクト溝１５を形成した後、六
弗化タングステンとモノシランを原料として減圧ＣＶＤ
法により、反応圧力が約１３．３〜１３３Ｐａ（０．１
〜１．０Ｔｏｒｒ）、成長温度２５０〜６５０℃にて、
コンタクト溝１５にタングステンを選択成長させて第２
の遮光膜（埋込み遮光膜）１６を形成する。
１上の第１の層間絶縁膜８および第２の層間絶縁膜１０
に、フォトレジストをマスクとして異方性ドライエッチ
ング法により所定のコンタクト溝１５を形成した後、六
弗化タングステンとモノシランを原料として減圧ＣＶＤ
法により、反応圧力が約１３．３〜１３３Ｐａ（０．１
〜１．０Ｔｏｒｒ）、成長温度２５０〜６５０℃にて、
コンタクト溝１５にタングステンを選択成長させて第２
の遮光膜（埋込み遮光膜）１６を形成する。
【００２１】次に、図３（ｃ）に示すように、第２の層
間絶縁膜１０上に形成され、かつ端部が第２の遮光膜１
６上になるように画素開口部１８（図１）上に窓を有す
る第１の遮光膜（主遮光膜）１１を形成した後、画素開
口部１８上及び第１の遮光膜１１上に第３の層間絶縁膜
１２を形成し、その上にＩＴＯから成る透明画素電極１
３を形成する。
間絶縁膜１０上に形成され、かつ端部が第２の遮光膜１
６上になるように画素開口部１８（図１）上に窓を有す
る第１の遮光膜（主遮光膜）１１を形成した後、画素開
口部１８上及び第１の遮光膜１１上に第３の層間絶縁膜
１２を形成し、その上にＩＴＯから成る透明画素電極１
３を形成する。
【００２２】本実施の形態によれば、図１に示すよう
に、斜めからの入射光１４のうち、石英基板１と第１の
層間絶縁膜８との界面で反射された反射光１７は第２の
遮光膜１６で遮られるため、薄膜トランジスタのソース
領域２，ドレイン領域３およびチャネル領域４への光の
漏れ込みを低減でき、従って光励起によるオフ電流を低
減でき、液晶表示装置の表示画像のコントラストの低下
を抑制できる。
に、斜めからの入射光１４のうち、石英基板１と第１の
層間絶縁膜８との界面で反射された反射光１７は第２の
遮光膜１６で遮られるため、薄膜トランジスタのソース
領域２，ドレイン領域３およびチャネル領域４への光の
漏れ込みを低減でき、従って光励起によるオフ電流を低
減でき、液晶表示装置の表示画像のコントラストの低下
を抑制できる。
【００２３】なお、本実施の形態では、第２の遮光膜１
６にＷ（タングステン）を用いたが、他の高融点金属
（Ｍｏ，Ｔｉ，ＴｉＮ，ＴｉＷ等）を用いてもよい。あ
るいは、高融点金属に代えて、半導体膜あるいは絶縁膜
を用いてもよい。これは、遮光性の高い材料の方が好ま
しいものであり、半導体膜より絶縁膜の方が好ましく、
絶縁膜より高融点金属の方が好ましい。
６にＷ（タングステン）を用いたが、他の高融点金属
（Ｍｏ，Ｔｉ，ＴｉＮ，ＴｉＷ等）を用いてもよい。あ
るいは、高融点金属に代えて、半導体膜あるいは絶縁膜
を用いてもよい。これは、遮光性の高い材料の方が好ま
しいものであり、半導体膜より絶縁膜の方が好ましく、
絶縁膜より高融点金属の方が好ましい。
【００２４】
【発明の効果】以上のように本発明によれば、基板に対
して斜めからの入射光のうち、基板の表面で反射された
反射光は第２の遮光膜（埋込み遮光膜）で遮られるた
め、薄膜トランジスタのソース領域，ドレイン領域およ
びチャネル領域への光の漏れ込みを低減でき、従って光
励起によるオフ電流も低減でき、液晶表示装置の表示画
像のコントラストの低下を抑制できる効果が得られる。
して斜めからの入射光のうち、基板の表面で反射された
反射光は第２の遮光膜（埋込み遮光膜）で遮られるた
め、薄膜トランジスタのソース領域，ドレイン領域およ
びチャネル領域への光の漏れ込みを低減でき、従って光
励起によるオフ電流も低減でき、液晶表示装置の表示画
像のコントラストの低下を抑制できる効果が得られる。
【図１】本発明の実施の形態における液晶表示素子の要
部構成断面図。
部構成断面図。
【図２】本発明の実施の形態における液晶表示素子の模
式平面図。
式平面図。
【図３】本発明の実施の形態における液晶表示素子の製
造方法を示す工程断面図。
造方法を示す工程断面図。
【図４】従来の液晶表示素子の要部構成断面図。
【図５】従来の液晶表示素子の製造方法を示す工程断面
図。
図。
１ 石英基板 ２ ソース領域 ３ ドレイン領域 ４ チャネル領域 ５ ゲート絶縁膜 ６ ゲート電極 ７ 保持容量電極 ８ 第１の層間絶縁膜 ９ 信号配線層 １０ 第２の層間絶縁膜 １１ 第１の遮光膜 １２ 第３の層間絶縁膜 １３ 透明画素電極 １４ 斜めからの入射光 １５ コンタクト溝 １６ 第２の遮光膜 １７ 反射光 １８ 画素開口部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H091 FA34Y FB08 FB09 FC02 FD04 GA01 GA02 GA13 LA17 LA30 2H092 JA25 JA28 JA36 JA40 JA44 JA46 JB51 KA04 KA07 KB04 MA07 MA18 NA22 PA01 PA09 5C094 AA06 AA16 BA03 BA43 CA19 DA13 EA03 EA06 EA07 ED15 FB02 FB12 FB14 FB15 GB01 5F110 AA05 AA06 AA21 BB01 CC02 DD03 EE09 GG02 GG13 HL03 HL07 NN02 NN03 NN42 NN45 NN46 NN48 NN72 NN73
Claims (6)
- 【請求項１】 基板上に形成されソース領域，ドレイン
領域およびチャネル領域となる能動層と、前記能動層上
にゲート絶縁膜を介して形成したゲート電極と、前記ゲ
ート電極および前記能動層の上方に層間絶縁膜を介して
形成した第１の遮光膜とを備えた薄膜トランジスタであ
って、 前記第１の遮光膜の端部の下の前記層間絶縁膜に所定の
溝を形成しこの溝に第２の遮光膜を埋め込んだことを特
徴とする薄膜トランジスタ。 - 【請求項２】 基板上に形成されソース領域，ドレイン
領域およびチャネル領域となる能動層と、前記能動層上
にゲート絶縁膜を介して形成したゲート電極と、前記ゲ
ート電極および前記能動層の上方に第１の層間絶縁膜を
介して形成した信号配線層と、前記信号配線層の上方に
第２の層間絶縁膜を介して形成した第１の遮光膜と、前
記第１の遮光膜上に第３の層間絶縁膜を介して形成した
透明画素電極とを備えた液晶表示素子であって、 前記第１の遮光膜の端部の下の前記第１の層間絶縁膜お
よび前記第２の層間絶縁膜に所定の溝を形成しこの溝に
高融点金属からなる第２の遮光膜を埋め込んだことを特
徴とする液晶表示素子。 - 【請求項３】 第２の遮光膜を構成する高融点金属がタ
ングステンであることを特徴とする請求項２記載の液晶
表示素子。 - 【請求項４】 第２の遮光膜は、高融点金属に代えて、
半導体膜からなることを特徴とする請求項２記載の液晶
表示素子。 - 【請求項５】 第２の遮光膜は、高融点金属に代えて、
絶縁膜からなることを特徴とする請求項２記載の液晶表
示素子。 - 【請求項６】 基板上にソース領域，ドレイン領域およ
びチャネル領域となる能動層を形成し、その上にゲート
絶縁膜を介してゲート電極を形成する工程と、 前記ゲート電極および前記能動層の上方に第１の層間絶
縁膜を介して信号配線層、さらにその上に第２の層間絶
縁膜を形成する工程と、 前記能動層の外側で前記第１の層間絶縁膜および前記第
２の層間絶縁膜に所定の溝を形成する工程と、 前記溝に高融点金属を選択成長させることにより前記溝
に埋め込まれた埋込み遮光膜を形成する工程と、 前記能動層の上方の前記第２の層間絶縁膜上で、かつ端
部が前記埋込み遮光膜上になるように主遮光膜を形成す
る工程と、 前記主遮光膜および前記第２の層間絶縁膜上に第３の層
間絶縁膜を形成する工程と、 前記第３の層間絶縁膜上に透明画素電極を形成する工程
とを含むことを特徴とする液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35919999A JP2001177100A (ja) | 1999-12-17 | 1999-12-17 | 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35919999A JP2001177100A (ja) | 1999-12-17 | 1999-12-17 | 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177100A true JP2001177100A (ja) | 2001-06-29 |
Family
ID=18463270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35919999A Pending JP2001177100A (ja) | 1999-12-17 | 1999-12-17 | 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001177100A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734463B2 (en) | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| KR100700930B1 (ko) * | 2004-09-13 | 2007-03-28 | 일진디스플레이(주) | 액정 디스플레이 패널 및 그 제조 방법 |
| CN100416355C (zh) * | 2006-01-10 | 2008-09-03 | 友达光电股份有限公司 | 液晶显示装置及其下基板 |
| US7709969B2 (en) * | 2003-11-17 | 2010-05-04 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| CN105097941A (zh) * | 2015-05-28 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
| US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2020168560A1 (zh) * | 2019-02-22 | 2020-08-27 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
| JP7505352B2 (ja) | 2020-09-29 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
-
1999
- 1999-12-17 JP JP35919999A patent/JP2001177100A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734463B2 (en) | 2001-05-23 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a window |
| US7095046B2 (en) | 2001-05-23 | 2006-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10249665B2 (en) | 2003-11-17 | 2019-04-02 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| US7709969B2 (en) * | 2003-11-17 | 2010-05-04 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| US7785981B2 (en) | 2003-11-17 | 2010-08-31 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| US8283746B2 (en) * | 2003-11-17 | 2012-10-09 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| US8420434B2 (en) | 2003-11-17 | 2013-04-16 | Sony Corporation | Solid-state imaging device and method of manufacturing solid-state imaging device |
| KR100700930B1 (ko) * | 2004-09-13 | 2007-03-28 | 일진디스플레이(주) | 액정 디스플레이 패널 및 그 제조 방법 |
| CN100416355C (zh) * | 2006-01-10 | 2008-09-03 | 友达光电股份有限公司 | 液晶显示装置及其下基板 |
| CN105097941A (zh) * | 2015-05-28 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 |
| US10340389B2 (en) | 2015-05-28 | 2019-07-02 | Boe Technology Group Co., Ltd. | Multi-gate thin film transistors, manufacturing methods thereof, array substrates, and display devices |
| US10620494B2 (en) | 2017-12-27 | 2020-04-14 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| WO2020168560A1 (zh) * | 2019-02-22 | 2020-08-27 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
| JP7505352B2 (ja) | 2020-09-29 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5036370A (en) | Thin film semiconductor array device | |
| US6927088B2 (en) | Electrooptical substrate device and manufacturing method for same, electrooptical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| US6256077B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same using four photolithography steps | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US6490019B2 (en) | Reflective liquid crystal display device and the fabricating method thereof | |
| TW439297B (en) | Liquid crystal display device | |
| JP2000330132A (ja) | アクティブマトリクス型表示装置 | |
| JP3149793B2 (ja) | 反射型液晶表示装置及びその製造方法 | |
| JP2001177100A (ja) | 薄膜トランジスタとそれを用いた液晶表示素子およびその製造方法 | |
| JP3463007B2 (ja) | 液晶表示装置 | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| JP2000047254A (ja) | 液晶表示装置 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| JP3463005B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP2002196362A (ja) | 液晶表示装置およびその製造方法 | |
| JP3035263B2 (ja) | 液晶表示装置 | |
| JP3433192B2 (ja) | 半導体装置の製造方法及び表示装置 | |
| JPH06175158A (ja) | 液晶表示装置 | |
| US5801395A (en) | Thin film transistor having a buffering pad layer for a liquid crystal display and a method for manufacturing the same | |
| JP2003229573A (ja) | 半導体装置およびその製造方法 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 |